专利名称：制造半导体器件中的晶体管的方法
技术领域：
本发明涉及一种制造半导体衬底的方法，特别涉及制造具有抬高的源和漏区的晶体管。
集成电路制造技术一直力求增大电路密度，并因此减小场效应晶体管的尺寸和沟道长度。技术上的改进引起了场效应晶体管尺寸的减小，器件从长沟道器件(即，一般大于2微米的沟道长度)变为短沟道器件(即，一般小于2微米的沟道长度)。
由于场效应晶体管沟道长度(即，栅宽)变得小于约3微米，所谓的短沟道效应开始变得越来越严重。结果，考虑到这些效应，不得不改进器件设计和相应的工艺技术，以便不断得到优化的器件性能。例如，随着器件尺寸减小，且电源电压保持不变，衬底内产生的横向电场增大。如果该电场变得足够大，则会导致所谓的热载流子效应。如果它们的沟道长度小于2微米，则热载流子效应会引起具有常规源结构的n型晶体管器件不能接受的性能退化。
克服该问题的优选方法是，在源和漏区之前，相对沟道区，在衬底内提供轻掺杂漏(“LDD”)区。所提供的LDD区的掺杂比源和漏区轻。与没有LDD的n型晶体管中发生的沟道上的绝对压降相反，这有助于由沟道区中的该漏分担压降。该LDD区将一些压降电位吸收到该漏中，所以减轻了热载流子效应。于是可以增大器件的稳定性。
然而，由于栅宽进一步减小(即更短的沟道长度)，致使常规晶体管的LDD区的作用较小。例如，较短的沟道长度要求LDD的长度减小，以确保两扩散区之间的足够半导体材料，用以防止栅电压载止时的传导。解决这些问题的一个途径是通过抬高源和漏区，将源和漏区的主要部分设置为从衬底起向外。例如，可以在外延反应器内，由暴露的单晶源和漏衬底区选择性生长薄单晶硅外延层(例如200nm)，并使该层具有足够高的导电性，掺杂成有效地提供源和漏区。轻掺杂LDD区可以设于衬底内直接位于抬高的源和漏下面。于是，不管栅宽是否较小，都可以有效地提供足够的沟道长度。所得晶体管具有充分减轻的短沟道效应。
图1A至1D是介绍制造具有抬高的漏和源区的晶体管的常规方法的剖面图。参见图1A，在硅衬底10上形成场氧化隔离结构11，以限定有源和无源区。在有源区内，在硅衬底10的一部分上形成具有栅氧化膜12、栅极13和掩蔽绝缘膜14的栅结构。通过离子注入步骤，在硅衬底10内形成轻掺杂区15。形成具有氧化膜16a和氮氧化膜16b的双栅间隔层16(图1B)。利用不掺杂的化学汽相淀积工艺，在硅衬底10的暴露部分上选择性生长外延硅层17(图1C)。该外延硅层17以比别处的生长速率低的速率在邻近双栅间隔层16的位置上生长，而不在别处。结果，在外延硅层17与双栅间隔层16相遇的结合部形成很大的刻面18。在刻面18形成时，在双栅间隔层16的下面形成了自对准外延硅毛刺(SESS)19。进行离子注入步骤，重掺杂硅层17(图1D)。然后，进行退火步骤，以激活注入到硅层17的离子，从而完全形成源和漏区。
参见图2，这样制造的常规晶体管会在栅间隔层16下具有与沟道相邻的一部分轻掺杂区15，而且该区延伸到衬底中比希望的深度更深。这是由于进行离子注入步骤以掺杂外延硅层17时，与其它区中的离子相比，通过刻面18注入到硅层17中的离子一般会被更深地推进到硅层17中。因此，大的刻面18会造成晶体管的短沟道特性和热载流子抑制能力的退化。此外，退火工艺期间，大量杂质离子会扩散到自对准外延硅毛刺19中，导致丧失在重掺杂硅层17和沟道间界面处具有轻掺杂区15的某些有益作用。
解决上述问题的一种方法是平面化硅层17，以去掉刻面18，重新构造结结构，从而减轻热载流子效应。然而，在器件缩小到0.13微米以下时，这种方法难以实施。
在一个实施例中，一种在衬底中制造具有抬高的漏的晶体管的方法包括在衬底上形成栅结构。提供邻近所说栅结构一端的第一掺杂区，第一掺杂区具有第一掺杂剂浓度水平。在第一掺杂区上形成第二掺杂区，第二掺杂区具有第二掺杂剂浓度水平。在第二掺杂区上形成第三掺杂区，第三掺杂区具有不同于第二掺杂剂浓度水平的第三掺杂剂浓度水平。
图1A至1D是说明制造晶体管的常规方法的剖面图；图2是图1D所示部分“A”的放大示图；图3A至3D是说明根据本发明一个实施例的制造晶体管的方法的剖面图；图4示出了比较常规晶体管与根据本发明一个实施例制造的晶体管的电聚集现象的曲线图。
图3A至3D示出了制造根据本发明一个实施例的具有抬高的源和漏区的晶体管的方法。参见图3A，在硅衬底20上形成场氧化隔离结构21，以限定有源区和无源区。形成于有源区上的栅结构包括设置于硅衬底上栅氧化膜22、叠置栅氧化膜上的栅极23、及叠置于栅极上的掩蔽绝缘膜24。
然后，邻近栅结构的端部，在衬底20中形成中度掺杂区25。为此，在一个实施例中，在低能量下进行离子注入步骤。例如，为制造NMOS晶体管，以约5Kev至约10keV的低能量，向衬底的要求区中注入砷离子。离子注入一直进行到目标区达到约1014/cm3至约7×1012/cm3的杂质浓度，以形成中度掺杂的区25。区25的结深约为600埃。在不同的实施方式中，可以用不同的方法。例如，如果在用除砷离子外的离子进行离子注入时，需要用不同的能量水平、不同的杂质浓度、不同的结深或它们的组合。
参见图3B，形成了中度掺杂区25后，在衬底上依次淀积氧化膜26a和氮化膜26b，每个膜的厚度为约100到约300埃。一般说，希望氧化膜26a形成为100到200埃厚，而氮化膜26b形成为200到300埃厚。此后，选择地去掉氧化和氮化膜，形成双栅间隔层26。一般用毯式干法腐蚀选择性去除这些膜，并形成栅间隔层26。
参见图3C，形成轻掺杂硅层27首先包括去掉衬底上的自然氧化膜(未示出)。根据一个实施例，利用非现场清洗法去掉自然氧化，该方法包括从处理室中取出衬底，并将衬底浸入例如HF等清洗液，并进行RCA或UV臭氧清洗。然后，再将衬底放入处理室。在氢气氛中烘烤衬底，即，在约800到900℃的温度下，进行1-5分钟的氢烘焙，从而防止在衬底上生长氧化物。控制非现场清洗方法和氢烘焙，用以去掉氮化膜26b下的氧化膜26a的选定部分，从而在氮化膜下形成底切。该底切从栅氧化膜22的一端起停止在约100埃处。
氢烘焙后，在中度掺杂区25上形成轻掺杂硅层或轻掺杂外延硅层27。在一个实施例中，通过利用低压汽相淀积法(“LPCVD”)，在硅衬底20的暴露部分上选择性生长外延层，形成轻掺杂硅层27。LPCVD工艺的工艺方法包括使约30sccm到约300sccm的二氯硅烷(DCSSiH2Cl2)、约30sccm到约200sccm的HCl和约100sccm到约300sccm磷化氢流入处理室用于掺杂。处理室保持在约10乇到约50乇的压力下，约750到950℃的温度下。淀积工艺进行约10分钟，从而提供厚约500到约2000埃的轻掺杂外延硅层27。
如图3C所示，邻接双栅间隔层26生长的外延硅层27低于其它区。结果，邻接双栅间隔层26，在外延硅层27的表面处形成刻面28。然而，由于本实施例下，在LPCVD方法期间，轻掺杂外延硅层即自对准外延硅毛刺29(“SESS”)生长于底切内，所以，刻面28比常规方法下形成的刻面18小许多。首先，由于与常规SESS的约1/4的氧化物/氮化物厚度比相比，氧化物/氮化物厚度之比增大到高达约2/3，第二，由于轻掺杂选择性外延生长可以使所说刻面的生长速率较低，所以，该轻掺杂SESS29有助于减小刻面28的尺寸。一般说，根据本发明一个实施例的刻面28的尺寸小于100埃。
参见图3D，进行离子注入步骤，在外延硅层27上形成重掺杂区27a。在一个实施例中，为制造NMOS晶体管，离子注入步骤包括以约5keV到约10keV的低能量，向外延硅层注入砷离子，深度约300埃。能量水平选择为使离子不会在外延硅层中推进得太远，以便该外延硅层的下部保持轻掺杂。该离子注入一直进行到目标区达到约1015/cm3到约5×1015/cm3的杂质浓度水平。达到希望的杂质浓度水平后，进行预定时间的退火工艺，激活注入到外延硅层中的离子，形成厚度约为外延硅层1/2的重掺杂区27a。1/2以下的厚度保持轻掺杂。
在一个实施例中，可以不用离子注入步骤形成重掺杂区27a和轻掺杂区27b。例如，可以通过进行第一CVD法生长轻掺杂区27b，然后，变为第二CVD法生长重掺杂区27a，形成这些区。
再参见上述实施例，控制退火工艺，使外延硅层27的上部变为重掺杂，而下部保持轻掺杂。在一个实施例中，在反应炉中进行退火工艺时，在约800到约950℃的温度下，在氮气氛中，进行约10到30分钟退火。在另一实施例中，在快速热退火炉中进行该退火工艺，在约900到约1050℃的温度下，在含N2的气氛中进行退火约1到30秒，其中温度以约每秒30到200℃的增幅升高。
由上述工艺，可以形成具有带结257的抬高源和漏区的晶体管。结257包括依次叠置的中度掺杂区25、轻掺杂区27b和重掺杂区27a。
图4比较了常规晶体管和根据本发明上述方法形成的晶体管(“新晶体管”)的电聚集现象。x轴示出了从栅的中心起的距离，y轴示出了电场强度。如图所示，在常规晶体管和新晶体管中，在栅和漏结附近都观察到了电场中的尖峰。然而，新晶体管一般具有幅度低于常规晶体管的尖峰。结果，新晶体管更有效地抑制了热载流子，减小了短沟道阈值电压滑离。相信这些效果是由于形成轻掺杂的自对准外延硅毛刺29，并使形成的刻面最小的缘故。
尽管充分介绍了特定实施例，但可以使用各种改进、替代结构和等效结构等。因此，上述介绍和附图不应限制由所附权利要求书限定的本发明的范围。
权利要求
1．一种在衬底中制造具有抬高的漏的晶体管的方法，该方法包括在衬底上形成栅结构；邻近所说栅结构一端提供第一掺杂区，第一掺杂区具有第一掺杂剂浓度水平；在第一掺杂区上形成第二掺杂区，第二掺杂区具有第二掺杂剂浓度水平；及在第二掺杂区上形成第三掺杂区，第三掺杂区具有不同于第二掺杂剂浓度水平的第三掺杂剂浓度水平，其中抬高的漏包括第三掺杂区，第二掺杂剂浓度水平低于第三浓度水平。
2．根据权利要求1的方法，其中第一掺杂剂浓度水平高于第二掺杂剂浓度水平，但低于第三掺杂剂浓度水平。
3．根据权利要求1的方法，其中第一掺杂区形成于衬底内，是利用低能量，通过向第一掺杂区注入离子形成的，第一掺杂剂浓度水平为1E14-5E14，第一掺杂区具有约500埃的结深。
4．根据权利要求1的方法，形成第二和第三掺杂区包括在第一掺杂区上生长外延硅层，该外延硅层具有上部和下部，上部和下部都具有第二掺杂剂浓度水平；在外延硅层上部内，向外延硅层注入离子到特定深度；及将衬底退火，以激活注入的离子，将外延硅层的上部变为具有第三浓度水平的第三掺杂区。
5．根据权利要求4的方法，还包括形成具有第一绝缘层和不同于第一绝缘层的第二绝缘层的栅间隔层；去掉部分第一层，形成底切；及在底切内形成具有第二掺杂剂浓度水平的自对准外延硅毛刺。
6．根据权利要求5的方法，其中控制退火，使自对准外延硅毛刺没有第三掺杂剂浓度水平。
7．根据权利要求5的方法，其中生长外延硅层期间邻接栅间隔层形成的刻面的尺寸小于100埃。
8．根据权利要求7的方法，其中第一绝缘膜是氧化膜，第二绝缘膜是氮化膜，第一绝缘膜厚约100埃至约200埃，第二绝缘膜厚约200埃至约300埃。
9．根据权利要求5的方法，其中底切从栅结构算起横向约为100埃。
10．根据权利要求4的方法，其中外延硅层厚约500埃至约2000埃。
11．根据权利要求4的方法，生长外延硅层的步骤包括使约30sccm至约300sccm的DCS、约30sccm至约200sccm的HC1和约100sccm至约300sccm的磷化氢流入处理室；淀积压力保持在约10乇至约50乇；淀积温度保持在约750至950℃。
12．根据权利要求4的方法，其中退火工艺包括将衬底装入反应炉；在炉内提供氮气氛；炉内温度保持在约800至约959℃；及在炉内处理衬底约10分钟至约30分钟。
13．根据权利要求4的方法，其中退火工艺包括将衬底装入快速热退火炉；在炉内提供氮气氛；炉内温度保持在约900℃至约1050℃；及在炉内处理衬底约1秒至约30秒，其中温度以每秒约30℃至约200℃的增幅升高。
14．根据权利要求1的方法，其中第三掺杂剂浓度水平的离子浓度为1E15/CM至5E15/CM，第三掺杂区厚约为外延层的1/2。
15．一种在衬底中制造具有抬高的源和漏的晶体管的方法，该方法包括在衬底上形成栅结构，以限定栅结构下的沟道；在所说衬底内，邻近所说沟道形成第一掺杂区，第一掺杂区具有第一掺杂剂浓度水平；在第一掺杂区上生长具有上部和下部的外延硅层，所说外延硅层具有第二掺杂剂浓度水平；向外延硅层的上部注入掺杂剂，将该上部的掺杂剂浓度水平提高到高于下部的掺杂剂浓度水平的水平。
16．根据权利要求15的方法，还包括将衬底退火，以激活注入到所说上部的离子，同时不会将注入的离子明显扩散到下部中，以便所说上部具有高于所说下部的第二掺杂剂浓度水平的第三掺杂剂浓度水平。
17．根据权利要求16的方法，还包括邻接栅结构提供栅间隔层；及在栅间隔层下形成具有第二掺杂剂浓度水平的自对准外延硅毛刺。
全文摘要
一种在衬底中制造具有抬高的漏的晶体管的方法以下步骤:在衬底上形成栅结构;邻近所说栅结构一端提供第一掺杂区,第一掺杂区具有第一掺杂剂浓度水平;在第一掺杂区上形成第二掺杂区,第二掺杂区具有第二掺杂剂浓度水平:在第二掺杂区上形成第三掺杂区,第三掺杂区具有不同于第二掺杂剂浓度水平的第三掺杂剂浓度水平,其中抬高的漏区包括第三掺杂区,第二掺杂剂浓度水平低于第三浓度水平。
文档编号H01L29/78GK1284743SQ0010971
公开日2001年2月21日 申请日期2000年6月29日 优先权日1999年6月29日
发明者李政昊 申请人:现代电子产业株式会社