专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件及其制造方法，特别是涉及形成在高频输出用晶体管等单体管芯中的MOS晶体管的电容成分的适当化。
背景技术：
以往，高频放大电路等中使用的高频高输出用MOSFET这样的半导体器件在低耐压和高频化的进展中，要求基于定标法则的器件的高性能化。因此，由于元件的微细化成为必要，尺寸偏移的影响增大，对器件具有的电容成分也产生了影响。
图19是具有形成在单体管芯中的MOS晶体管的以往技术的半导体器件的平面图，图20是沿着图19的XX-XX线的MOS晶体管的剖视图，图21是图20的MOS晶体管的电路图。
如图19、图20所示，在由硅半导体等构成的p型半导体衬底1的表面区域形成了n型杂质扩散区域。在该n型杂质扩散区域中形成了彼此相对的源区域2和漏区域3。源区域2与电连接了源极(S)8的p+型杂质扩散区域10电连接。漏区域3与电连接了漏极(D)9的n+型杂质扩散区域11相连。栅区域5隔着栅绝缘膜4，形成在源区域2和漏区域3之间的上面。而且，栅绝缘膜4和栅区域5被由氧化硅膜等构成的绝缘膜6覆盖。
由铝等构成的栅极(G)7和由铝等构成的漏极9形成在绝缘膜6之上。由铝等构成的源极8形成在半导体衬底1的背面上，同时也形成在半导体衬底1的主面的元件区域中与栅区域5相邻的区域中。栅极7不形成在配置在元件区域上的栅区域5的正上方，而是配置在半导体衬底1的表面中在平面上隔开的位置。另外，在栅极7附属设置了与外部电路连接的铝等的栅接合部12。漏极9形成在配置在元件区域中的漏区域3上，另外，在半导体衬底1的表面中，沿着平面上隔开的位置形成。在该漏极9中，附属设置了与外部电路连接的由铝等构成的漏极接合部13。
在形成在这样的半导体衬底1上的MOS晶体管中，如图21所示，形成了寄生电容C3、C4。该寄生电容C3、C4是布线间或电极间产生的静电电容，在元件形成时必然产生。
高频输出用的MOS晶体管为了取得高输出，在输入输出部中需要匹配电路。可是，在晶体管中产生的电容成分由于布线和电极等的位置和大小等而产生偏移，该偏移对匹配电路产生影响。结果，在各匹配电路中产生不匹配，存在很难取得高输出的问题。因此，以往，按照必要，通过外加电容器，连接MOS晶体管，调整所述偏移。可是，该电容器的形成不但制造步骤复杂，而且很难正确调整电容。
发明内容
本发明是鉴于这样的事实而提出的，特别是提供即使不附加外带的元件，也没有半导体元件的电容成分的偏移，抑制输入输出调整电路的不匹配，能实现高输出的半导体器件及其制造方法。
在本发明的某实施例中，在高频高输出MIS晶体管中(例如MOSFET)，在半导体衬底上设置调整电容的电极。另外，在本发明的某实施例中，在形成栅区域时，对形成栅区域的导电膜构图，形成电容调整用电极，再在电容调整用电极上使栅极或漏极延伸，并电连接，然后从栅极或漏极分离给定数量的电容调整用电极。据此，能正确调整半导体元件的电容成分的偏移，另外，管理在工艺中引起电容偏移的步骤，根据它进行微调，使成为所述电容成分的电极或布线变为最佳，或通过变更各电极图案，能使半导体元件具有的电容成分最佳化。
即本发明的第一视点的半导体器件包括具有第一主面和与该第一主面相对的第二主面的第一导电型半导体衬底；形成在所述半导体衬底的所述第一主面一侧的所述半导体衬底内的表面上的第二导电型源极层；形成在所述半导体衬底的所述第一主面一侧的所述半导体衬底内的表面上，与所述源极层具有给定间隔，与所述源极层相对的第二导电型的漏极层；形成在所述半导体衬底的所述第一主面上的栅绝缘膜；形成在所述源极层和所述漏极层之间的所述栅绝缘膜上的栅极层；形成在所述半导体衬底的所述第一主面上，并且与所述源极层电连接的源极；形成在所述半导体衬底的所述第一主面上，并且与所述漏极层电连接的漏极；形成在所述半导体衬底的所述第一主面上，并且与所述栅极层电连接的栅极；形成在所述栅绝缘膜上的电容调整用电极。
本发明的第二视点的半导体器件的制造方法包括在具有第一主面和与该第一主面相对的第二主面的第一导电型半导体衬底的所述第一主面一侧的所述半导体衬底内的表面上，形成第二导电型源极层以及与该源极层具有给定间隔而相对的第二导电型漏极层的步骤；在所述半导体衬底的所述第一主面上形成栅绝缘膜的步骤；在所述栅绝缘膜上形成导电膜的步骤；对所述导电膜构图，在所述源极层和所述漏极层之间的所述栅绝缘膜上形成栅极层和电容调整用电极的步骤；在所述半导体衬底的所述第一主面上形成电连接所述源极层的源极的步骤；在所述半导体衬底的所述第一主面上形成电连接所述漏极层的漏极的步骤；在所述半导体衬底的所述第一主面上形成电连接所述栅极层的栅极的步骤；所述栅极或所述漏极在所述电容调整用电极上延伸，并且电连接所述电容调整用电极。
本发明的第三视点的半导体器件的制造方法包括在具有第一主面和与该第一主面相对的第二主面的第一导电型半导体衬底的所述第一主面一侧的所述半导体衬底内的表面上，形成第二导电型源极层以及与该源极层具有给定间隔而相对的第二导电型漏极层的步骤；在所述半导体衬底的所述第一主面上形成栅绝缘膜的步骤；在所述栅绝缘膜上形成导电膜的步骤；对所述导电膜构图，在所述源极层和所述漏极层之间的所述栅绝缘膜上形成栅极层和第一、第二电容调整用电极的步骤；在所述半导体衬底的所述第一主面上形成电连接所述源极层的源极的步骤；在所述半导体衬底的所述第一主面上形成电连接所述漏极层的漏极的步骤；在所述半导体衬底的所述第一主面上形成电连接所述栅极层的栅极的步骤；所述栅极在所述第一电容调整用电极上延伸，并且电连接了所述第一电容调整用电极，所述漏极在所述第二电容调整用电极上延伸，并且电连接了所述第二电容调整用电极。
下面简要说明附图。
图1是本发明实施例1的半导体器件的平面图。
图2是沿着图1的II-II线的半导体器件的剖视图。
图3是沿着图1的III-III线的半导体器件的剖视图。
图4是沿着图1的IV-IV线的半导体器件的剖视图。
图5是图2所示的半导体器件的MOS晶体管的电路图。
图6是沿着图1的III-III线的其他半导体器件的剖视图。
图7是沿着图1的III-III线的其他半导体器件的剖视图。
图8是沿着图1的IV-IV线的其他半导体器件的剖视图。
图9是沿着图1的IV-IV线的其他半导体器件的剖视图。
图10是本发明实施例2的半导体器件的平面图。
图11是沿着图10的XI-XI线的半导体器件的剖视图。
图12是沿着图10的XII-XII线的半导体器件的剖视图。
图13是沿着图10的XIII-XIII线的半导体器件的剖视图。
图14是沿着图10的XIV-XIV线的半导体器件的剖视图。
图15是沿着图10的XIII-XIII线的其他半导体器件的剖视图。
图16是沿着图10的XIII-XIII线的其他半导体器件的剖视图。
图17是沿着图10的XIV-XIV线的其他半导体器件的剖视图。
图18是沿着图10的XIV-XIV线的其他半导体器件的剖视图。
图19是以往技术的半导体器件的平面图。
图20是沿着图19的XX-XX线的其他半导体器件的剖视图。
图21是图20所示半导体器件的MOS晶体管的电路图。
具体实施例方式
下面，参照
用于实现本发明的形态。在说明时，在所有图中，对于公共部分采用了公共的参照符号。
实施例1是在半导体衬底的表面和背面形成了源极的半导体器件，在该半导体器件中设置了电容调整用电极。
图1是本发明实施例1的半导体器件的平面图，图2是沿着图1的II-II线的半导体器件的剖视图，图3是沿着图1的III-III线的半导体器件的剖视图，图4是沿着图1的IV-IV线的半导体器件的剖视图，图5是图2所示的半导体器件的MOS晶体管的电路图。
首先，参照图1和图2，说明成为本发明实施例1的半导体器件的基础的构造。
如图1和图2所示，在由硅半导体等构成的p型半导体衬底101的表面区域中，形成了n型杂质扩散区域。在该n型杂质扩散区域中形成了彼此相对的源区域102和漏区域103。这里，源区域102电连接了p+型的杂质扩散区域110，而漏区域103与n+型的杂质扩散区域111连续形成。在这些源区域102和漏区域103之间之上隔着例如由热氧化硅膜构成的栅绝缘膜104，形成了例如由多晶硅构成的栅区域105。而且，栅绝缘膜104和栅区域105通过例如由氧化硅膜等构成的绝缘膜106覆盖。
另外，在绝缘膜106之上，形成了例如由铝等构成的栅极(G)107。该栅极107不形成在形成了元件的区域(以下称作元件区域)的栅区域105的正上方，在半导体衬底101的平面中，形成在平面上从元件区域隔开的位置上。在栅极107上附属设置了与外部电路连接的栅接合部112，该栅接合部112例如由铝等构成。
另外，在接近栅区域105的区域中，形成了例如由铝等构成的源极(S)108。在形成在元件区域中的源区域102上，添加形成了该源极108，并且与p+型的杂质扩散区域110电连接。源极108也形成在半导体衬底101的背面，该背面的源极108接地。
另外，在绝缘膜106上形成了例如由铝等构成的漏极(D)109。该漏极109在半导体衬底101的表面中，形成在平面上从元件区域分隔的位置，并且还形成在与栅区域105接近的区域中。另外，在形成在元件区域中的漏区域103上添加形成了漏极109，并且与n+型的杂质扩散区域111电连接。在漏极109上附属设置了与外部电路连接的漏接合部113，该漏接合部113例如由铝等构成。
下面，参照图1、图3乃至图5，说明成为本发明实施例1的半导体器件的特征的构造。
在本发明实施例1中，在栅绝缘膜104上，形成接近栅极107的第一电容调整用电极114和接近漏极109的第二电容调整用电极115。这里，第一电容调整用电极114形成具有第一电容C1的第一电容元件120。另外，第二电容调整用电极115形成具有第二电容C2的第二电容元件121。须指出的是，图5所示的电容C3、C4表示寄生电容。下面，具体说明这样的第一和第二电容调整用电极114、115。
如图3所示，第一电容调整用电极114接近栅区域105，配置在栅绝缘膜104上。该第一电容调整用电极114由第一～第四电极114a、114b、114c、114d构成。而且，通过在栅极107中形成分离部107a，形成了调整电容的第一电容元件120。该第一电容元件120由第三和第四电极114c、114d构成的电容调整用电极114、栅绝缘膜104、图2所示的源区域102构成。有以下的方法形成了这样的第一电容元件120。
首先，在半导体衬底101的表面区域形成了各种扩散区域后，在半导体衬底101上形成了栅绝缘膜104，在该栅绝缘膜104上形成了例如多晶硅等的导电膜。然后，通过对该导电膜构图，形成了栅区域105，并且形成了由多个电极114a、114b、114c、114d构成的第一电容调整用电极114。接着，在栅区域105和第一电容调整用电极114上形成了绝缘膜106，用该绝缘膜106覆盖了栅区域105和第一电容调整用电极114。然后，通过除去绝缘膜106的一部分，形成了露出栅区域105和第一电容调整用电极114的表面一部分的接触孔106a。接着，在接触孔106a内和绝缘膜106上形成了例如铝膜。然后，通过对铝膜构图，形成了栅极107。这样，栅区域105和第一电容调整用电极114通过接触孔106a连接了栅极107。
接着，为了调整晶体管的电容成分，对栅极107，通过激光束等进行了微调。据此，从栅极107的表面到绝缘膜106的表面除去了栅极107的一部分，在栅极107的所需位置形成了分离部107a。结果，多个第一电容调整用电极114中，第一以及第二电极114a、114b从栅极107电分离。这样，形成了由与栅极107电连接的第三以及第四电极114c、114d、栅绝缘膜104、源区域102构成的第一电容元件120。
如图4所示，第二电容调整用电极115配置在栅绝缘膜104上。该第二电容调整用电极115由第一～第四电极115a、115b、115c、115d构成。然后，通过在漏极109中形成分离部109a，形成了调整电容的第二电容元件121。该第二电容元件121由第一以及第二电极115a、115b构成的电容调整用电极115、栅绝缘膜104、图2所示的漏区域103构成。用以下的方法形成了第二电容元件121。
首先，在半导体衬底101的表面区域形成了各种扩散区域后，在半导体衬底101上形成了栅绝缘膜104，在该栅绝缘膜104上例如形成了多晶硅等的导电膜。然后，通过对该导电膜构图，形成了由多个电极115a、115b、115c、115d构成的第二电容调整用电极115。形成该第二电容调整用电极115的多晶硅与第一电容调整用电极114或栅区域105是同一材料。接着，在第二电容调整用电极115上形成了绝缘膜106，用该绝缘膜106覆盖了第二电容调整用电极115。然后通过除去绝缘膜106的一部分，形成了露出第二电容调整用电极115的表面一部分的接触孔106a。接着，在接触孔106a内和绝缘膜106上例如形成了铝膜，通过对该铝膜构图，形成了漏极109。这样，第二电容调整用电极115通过接触孔106a连接了漏极109。
为了调整晶体管的电容成分，对漏极109，通过激光束等进行了微调。据此，从漏极109的表面到绝缘膜106的表面除去了漏极109的一部分，在漏极109的所需位置形成了分离部109a。结果，多个第二电容调整用电极115中，第三以及第四电极115c、115d从漏极109电分离。这样，形成了由与漏极109电连接的第一以及第二电极115a、115b、栅绝缘膜104、漏区域103构成的第二电容元件121。
通过栅绝缘膜104的膜厚，能调整以上形成的第一和第二电容元件120、121的电容，但是在本发明的实施例1中，用电连接栅极107的第一电容调整用电极114的数量和电连接漏极109的第二电容调整用电极115的数量调整。
即第一电容元件120的电容值由第一电容调整用电极114和栅绝缘膜104的接触面积决定。因此，如果增加连接栅绝缘膜104的第一电容调整用电极114数量，第一电容调整用电极114和栅绝缘膜104的总接触面积就增加，所以能增大即第一电容元件120的电容值。
同样，第二电容元件121的电容值由第二电容调整用电极115和栅绝缘膜104的接触面积决定。因此，如果增加连接漏极109的第二电容调整用电极115的数量，第二电容调整用电极115和栅绝缘膜104的接触面积就增加，第二电容元件121的电容值也能增大。
根据所述实施例1，通过调整形成在栅极107上的分离部107a的位置，变更连接栅极107的第一电容调整用电极114数量，能使第一电容元件120的电容值C1变化。同样，通过调整形成在漏极109上的分离部109a的位置，变更连接漏极109的第二电容调整用电极的数量，能使第二电容元件121的电容值C2变化。
这样，通过形成具有电容C1、C2的第一和第二电容元件120、121，能容易地把晶体管的电容成分调整为给定值。因此，能正确调整电容，并且能避免匹配电路的不匹配问题。
第一和第二电容调整用电极114、115能在形成栅区域105的同时，通过与栅区域105相同的导电膜形成。因此，制造步骤不会变得复杂，就能形成第一和第二电容元件120、121。
须指出的是，电容调整用电极114、115的电容调整并不局限于在栅极107和漏极109上形成分离部107a、109a的方法，例如也可以是变更电容调整用电极114、115的图案，变更电容调整用电极114、115的面积等方法。
即变更图3所示的电容调整用电极114的各电极114a、114b、114c、114d的大小，通过增大这些电极114a、114b、114c、114d和栅绝缘膜104的接触面积，增大第一电容元件120的电容值，或通过减小接触面积，能减小第一电容元件120的电容值。
同样，变更图4所示的电容调整用电极115的各电极115a、115b、115c、115d的大小，通过增大这些电极115a、115b、115c、115d和栅绝缘膜104的接触面积，增大第二电容元件121的电容值，或通过减小接触面积，能减小第二电容元件121的电容值。
另外，当变更电容调整用电极114、115的图案，改变电容调整用电极114、115的面积时，可以不把电容调整用电极114、115分为多个电极。
即如图6所示，进行构图，使电容调整用电极114的面积增大，通过增大电容调整用电极114和栅绝缘膜104的接触面积，能增大第一电容元件120的电容值。而如图7所示，进行构图，使电容调整用电极114的面积减小，通过减小电容调整用电极114和栅绝缘膜104的接触面积，能减小第一电容元件120的电容值。
同样，如图8所示，进行构图，使电容调整用电极115的面积增大，通过增大电容调整用电极115和栅绝缘膜104的接触面积，能增大第二电容元件121的电容值。而如图9所示，进行构图，使电容调整用电极115的面积减小，通过减小电容调整用电极115和栅绝缘膜104的接触面积，能减小第二电容元件121的电容值。
实施例2是只在半导体衬底表面形成了源极的半导体器件，在该半导体器件上设置了电容调整用电极。
图10是本发明实施例2的半导体器件的平面图，图11是沿着图10的XI-XI线的半导体器件的剖视图，图12是沿着图10的XII-XII线的半导体器件的剖视图，图13是沿着图10的XIII-XIII线的半导体器件的剖视图，图14是沿着图10的XIV-XIV线的半导体器件的剖视图。
首先参照图10、图11和图12，说明成为本发明实施例2的半导体器件的基础的构造。
如图10、图11和图12所示，由硅半导体等构成的p型半导体衬底201接地，在该半导体衬底201的表面区域形成了n型杂质扩散区域。在该n型杂质扩散区域中，形成了彼此相对的源区域202和漏区域203。这里，源区域202电连接了p+型杂质扩散区域210，而漏区域203与n+型杂质扩散区域211连续形成。在这些源区域202和漏区域203之间之上，隔着由热氧化硅膜等构成的栅绝缘膜204形成了例如由多晶硅等构成的栅区域205。而且，栅绝缘膜204和栅区域205被由例如氧化硅膜等构成的绝缘膜206覆盖。
另外，在绝缘膜206之上，分别形成例如由铝等构成的栅极(G)207、例如由铝等构成的漏极(D)209、例如由铝等构成的源极(S)217。这些栅极207、漏极209、源极217由形成在半导体衬底201上的第一层铝膜(1AL)构成。
源极217形成在元件区域的源区域202的正上方，在半导体衬底201的表面中，也在从元件区域分隔的位置形成。源极217电连接源区域202和p+型杂质扩散区域210。在源极217上，附属设置了具有与外部电路连接的源极焊盘216a的源接合部216。该源接合部216形成在元件分离区域上，由形成在第一层铝膜上的第二层铝膜(2AL)形成。
漏极209形成在元件区域的漏区域203的正上方，在半导体衬底201的表面中，也形成在平面上从元件区域分隔的位置。漏极209电连接n+型杂质扩散区域211。在漏极209上，附属设置了具有与外部电路连接的漏极焊盘213a的漏接合部213。该漏接合部213形成在元件分离区域上，由形成在第一层铝膜上的第二层铝膜(2AL)形成。
栅极207不形成在元件区域的栅区域205的正上方，在半导体衬底201的表面中，形成在平面上从元件区域分隔的位置。在栅极207上附属设置了具有与外部电路连接的栅极焊盘212a的栅接合部212。该栅接合部212形成在元件分离区域上，由形成在第一层铝膜上的第二层铝膜(2AL)形成。
下面，参照图10、图13和图14，说明成为本发明实施例2的半导体器件特征的构造。
在本发明的实施例2中，在栅绝缘膜204上形成了接近栅极207的第一电容调整用电极214和接近漏极的第二电容调整用电极215。这里，第一电容调整用电极214形成具有第一电容(C1)的第一电容元件220。另外，第二电容调整用电极215形成具有第二电容(C2)的第二电容元件221。下面，具体说明这样的第一和第二电容调整用电极214、215。
如图13所示，第一电容调整用电极214配置在栅绝缘膜204上。该第一电容调整用电极214由第一～第三电极214a、214b、214c构成。而且，通过在栅极207上形成分离部207a，在第一电容调整用电极214内，使第一电极214a从栅极207电分离。据此，形成了由第二以及第三电极214b、214c构成的电容调整用电极214、栅绝缘膜204、由图11所示的源区域202构成的第一电容元件220。该第一电容元件220由与实施例1同样的方法形成，所以省略了说明。
须指出的是，在形成第一电容调整用电极214的栅绝缘膜204的正下方，形成了到达半导体衬底201的背面的p+型的杂质扩散区域210，但是在本发明中，也可以在电容调整用电极214的正下方不形成这样的杂质扩散区域210。
如图14所示，第二电容调整用电极215配置在栅绝缘膜204上。该第二电容调整用电极215由第一～第三电极215a、215b、215c构成。而且，通过在漏极209上形成分离部209a，在第二电容调整用电极215内，使第三电极215c从漏极209电分离。据此，形成了由第二和第二电极215a、215b构成的电容调整用电极215、栅绝缘膜204、由图11所示的漏区域203构成的第二电容元件221。这样的第二电容元件221由与实施例1同样的方法形成，所以省略了说明。
另外，源极217电连接p+型杂质扩散区域210。这里，能采用在p+型杂质扩散区域210和源极217的接触区域以及该接触区域附近形成n+型杂质扩散区域，该n+型杂质扩散区域与p+型杂质扩散区域210短路，与源极217接触的结构。
须指出的是，在形成第二电容调整用电极215的栅绝缘膜204的正下方，形成了到达半导体衬底201的背面的p+型杂质扩散区域210，但是当然，在本发明中，可以不在第二电容调整用电极215的正下方形成这样的杂质扩散区域210。
如上所述而形成的第一和第二电容元件220、221的电容能由栅绝缘膜204的膜厚调整，但是在本发明实施例2中，用电连接栅极207的第一电容调整用电极214的数量和电连接漏极209的第二电容调整用电极215的数量调整。
根据所述实施例2，通过调整形成在栅极207上的分离部207a的位置，变更连接栅极207的第一电容调整用电极214数量，能使第一电容元件220的电容值C1变化。同样，通过调整形成在漏极209上的分离部209a的位置，变更连接漏极209的第二电容调整用电极的数量，能使第二电容元件221的电容值C2变化。
这样，与实施例1同样，通过形成具有电容C1、C2的第一和第二电容元件220、221，能容易地把晶体管的电容成本调整为给定值。因此，能正确调整电容，并且能避免匹配电路的不匹配问题。
第一和第二电容调整用电极214、215能在形成栅区域205的同时，通过与栅区域205相同的导电膜形成。因此，制造步骤不会变得复杂，就能形成第一和第二电容元件220、221。
须指出的是，电容调整用电极214、215的电容调整并不局限于在栅极207和漏极209上形成分离部207a、209a的方法，例如也可以是变更电容调整用电极214、215的图案，变更电容调整用电极214、215的面积的方法。
即与实施例1同样，通过变更图13所示的电容调整用电极214的各电极214a、214b、214c和栅绝缘膜204的接触面积，能调整第一电容元件220的电容值。同样，通过变更图14所示的电容调整用电极215的各电极215a、215b、215c和栅绝缘膜204的接触面积，能调整第二电容元件221的电容值。
另外，与实施例1同样，当变更电容调整用电极214、215的图案，改变电容调整用电极214、215的面积时，可以不把电容调整用电极214、215分为多个电极。
即如图15所示，通过增大电容调整用电极214和栅绝缘膜204的接触面积，能增大第一电容元件220的电容值。而如图16所示，通过减小电容调整用电极214和栅绝缘膜204的接触面积，能减小第一电容元件220的电容值。
同样，如图17所示，通过增大电容调整用电极215和栅绝缘膜204的接触面积，能增大第二电容元件221的电容值。而如图18所示，通过减小电容调整用电极215和栅绝缘膜204的接触面积，能减小第二电容元件221的电容值。
另外，本发明并不局限于所述各实施例，在实施阶段中，在不脱离其宗旨的范围中，能进行各种变形。在所述各实施例中包含有各种阶段的发明，通过描述的多个构造要件中的适当组合，能抽出各种发明。例如，即使从实施例中表示的所有构成要件中删除几个构成要件，也能解决在发明内容的栏目中描述的课题，当取得了发明效果的栏目中描述的效果是，把删除了该构成要件的结构作为发明而抽出。
如上所述，根据本发明，即使不特别附加附带的元件，也能提供可以使半导体元件的电容成分的偏移消失，抑制输入输出匹配电路的不匹配，能实现高输出的半导体器件及其制造方法。
权利要求
1.一种半导体器件，其特征在于包括具有第一主面和与该第一主面相对的第二主面的第一导电型半导体衬底；形成在所述半导体衬底的所述第一主面一侧的所述半导体衬底内的表面上的第二导电型源极层；形成在所述半导体衬底的所述第一主面一侧的所述半导体衬底内的表面上，与所述源极层具有给定间隔，与所述源极层相对的第二导电型的漏极层；形成在所述半导体衬底的所述第一主面上的栅绝缘膜；形成在所述源极层和所述漏极层之间的所述栅绝缘膜上的栅极层；形成在所述半导体衬底的所述第一主面上，并且与所述源极层电连接的源极；形成在所述半导体衬底的所述第一主面上，并且与所述漏极层电连接的漏极；形成在所述半导体衬底的所述第一主面上，并且与所述栅极层电连接的栅极；形成在所述栅绝缘膜上的电容调整用电极。
2.根据权利要求1所述的半导体器件，其特征在于所述源极形成在所述半导体衬底的所述第一和第二主面上。
3.根据权利要求1或2所述的半导体器件，其特征在于所述电容调整用电极电连接所述栅极。
4.根据权利要求1或2所述的半导体器件，其特征在于所述电容调整用电极电连接所述漏极。
5.根据权利要求1或2所述的半导体器件，其特征在于所述电容调整用电极具有第一电极和第二电极；所述第一电极电连接所述栅极，所述第二电极电连接所述漏极。
6.根据权利要求1或2所述的半导体器件，其特征在于所述电容调整用电极由多个电极构成。
7.根据权利要求6所述的半导体器件，其特征在于由所述多个电极构成的所述电容调整用电极的至少一个所述电极电连接所述栅极。
8.根据权利要求6所述的半导体器件，其特征在于由所述多个电极构成的所述电容调整用电极的至少一个所述电极电连接所述漏极。
9.根据权利要求1或2所述的半导体器件，其特征在于所述电容调整用电极具有多个第一电极和多个第二电极；至少1个以上的所述第一电极电连接所述栅极，至少一个以上所述第二电极电连接了所述漏极。
10.根据权利要求1或2所述的半导体器件，其特征在于对同一导电膜构图，形成了所述电容调整用电极和所述栅极层。
11.根据权利要求1或2所述的半导体器件，其特征在于在所述电容调整用电极的下方的所述半导体衬底内，形成了第一导电型的杂质扩散层。
12.根据权利要求1或2所述的半导体器件，其特征在于形成了由所述电容调整用电极、所述栅绝缘膜和所述源极层构成的第一电容元件。
13.根据权利要求1或2所述的半导体器件，其特征在于形成了由所述电容调整用电极、所述栅绝缘膜和所述漏极层构成的第二电容元件。
14.一种半导体器件的制造方法，其特征在于包括在具有第一主面和与该第一主面相对的第二主面的第一导电型半导体衬底的所述第一主面一侧的所述半导体衬底内的表面上，形成第二导电型源极层以及与该源极层具有给定间隔而相对的第二导电型漏极层的步骤；在所述半导体衬底的所述第一主面上形成栅绝缘膜的步骤；在所述栅绝缘膜上形成导电膜的步骤；对所述导电膜构图，在所述源极层和所述漏极层之间的所述栅绝缘膜上形成栅极层和电容调整用电极的步骤；在所述半导体衬底的所述第一主面上形成电连接所述源极层的源极的步骤；在所述半导体衬底的所述第一主面上形成电连接所述漏极层的漏极的步骤；在所述半导体衬底的所述第一主面上形成电连接所述栅极层的栅极的步骤；所述栅极或所述漏极在所述电容调整用电极上延伸，并且电连接所述电容调整用电极。
15.根据权利要求14所述的半导体器件的制造方法，其特征在于在所述半导体衬底的所述第一和第二主面上，形成所述源极。
16.根据权利要求14或15所述的半导体器件的制造方法，其特征在于形成由所述电容调整用电极、所述栅绝缘膜和所述源极层构成的第一电容元件、或由所述电容调整用电极、所述栅绝缘膜和所述漏极层构成的第二电容元件。
17.根据权利要求16所述的半导体器件的制造方法，其特征在于至少一个以上所述电容调整用电极从所述栅极或所述漏极分离，把所述第一电容元件或所述第二电容元件的电容调整为给定值。
18.根据权利要求16所述的半导体器件的制造方法，其特征在于通过把所述电容调整用电极和所述栅绝缘膜的接触面积变更为给定大小，把所述第一电容元件或所述第二电容元件的电容调整为给定值。
19.一种半导体器件的制造方法，其特征在于包括在具有第一主面和与该第一主面相对的第二主面的第一导电型半导体衬底的所述第一主面一侧的所述半导体衬底内的表面上，形成第二导电型源极层以及与该源极层具有给定间隔而相对的第二导电型漏极层的步骤；在所述半导体衬底的所述第一主面上形成栅绝缘膜的步骤；在所述栅绝缘膜上形成导电膜的步骤；对所述导电膜构图，在所述源极层和所述漏极层之间的所述栅绝缘膜上形成栅极层和第一、第二电容调整用电极的步骤；在所述半导体衬底的所述第一主面上形成电连接所述源极层的源极的步骤；在所述半导体衬底的所述第一主面上形成电连接所述漏极层的漏极的步骤；在所述半导体衬底的所述第一主面上形成电连接所述栅极层的栅极的步骤；所述栅极在所述第一电容调整用电极上延伸，并且电连接了所述第一电容调整用电极；所述漏极在所述第二电容调整用电极上延伸，并且电连接了所述第二电容调整用电极。
20.根据权利要求19所述的半导体器件的制造方法，其特征在于在所述半导体衬底的所述第一和第二主面上，形成所述源极。
21.根据权利要求19或20所述的半导体器件的制造方法，其特征在于形成由所述第一电容调整用电极、所述栅绝缘膜和所述源极层构成的第一电容元件、由所述第二电容调整用电极、所述栅绝缘膜和所述漏极层构成的第二电容元件。
22.根据权利要求21所述的半导体器件的制造方法，其特征在于所述第一和第二电容调整用电极分别由多个电极构成；至少一个以上的所述第一电容调整用电极从所述栅极电分离，把所述第一电容元件调整为给定值；至少一个以上的所述第二电容调整用电极从所述漏极电分离，把所述第二电容元件调整为给定值；
23.根据权利要求21所述的半导体器件的制造方法，其特征在于通过把所述第一电容调整用电极和所述栅绝缘膜的接触面积变更为给定大小，把所述第一电容元件的电容调整为给定值；通过把所述第二电容调整用电极和所述栅绝缘膜的接触面积变更为给定大小，把所述第二电容元件的电容调整为给定值。
全文摘要
半导体器件包括第一导电型半导体衬底(101)；形成在所述半导体衬底(101)内的表面上的第二导电型源极层(102)；形成在所述半导体衬底(101)的所述表面上，与所述源极层(102)具有给定间隔，与所述源极层(102)相对的第二导电型的漏极层(103)；形成在所述半导体衬底(101)上的栅绝缘膜(104)；形成在所述源极层(102)和所述漏极层(103)之间的所述栅绝缘膜(104)上的栅极层(105)；形成在所述半导体衬底(101)上，并且与所述源极层(102)电连接的源极(108)；形成在所述半导体衬底(101)上，并且与所述漏极层(103)电连接的漏极(109)；形成在所述半导体衬底(101)上，并且与所述栅极层(105)电连接的栅极107；形成在所述栅绝缘膜(104)上的电容调整用电极(114)。
文档编号H01L29/40GK1476639SQ01819251
公开日2004年2月18日 申请日期2001年10月24日 优先权日2000年10月30日
发明者菊池浩二 申请人:株式会社东芝