专利名称：半导体器件及其制造方法
背景技术：
发明领域本发明涉及半导体器件领域。更具体地讲，本发明涉及半导体光源，光检测器和谐振隧道器件，它们在衬底和有源区之间有大的点阵失配。
相关技术描述在半导体异质结构中组成材料的点阵匹配问题是十分重要的。用点阵失配的GaAs-GaAsP材料实现的第一个双异质结构激光器，其性能还没有好到足于用于实际应用中。只是在发展了点阵匹配的异质结构以后，在该领域才有了进展，得到具有低的室温阈值电流密度的激光器，实现了室温下的连续波运作。
在高性能器件，例如在一个GaAs-AlGaAs异质结构中，只能够容忍相当小的点阵失配。在小的点阵失配的情况下，发生层的伪晶生长，或不规则生长，而该层积累大的应变能。例如，W.T.Tsang，在Applied Physics(etlers 3819)，May 1，1981，PP.661-663，描述了一种GaAs/AlGaAs异质结构激光器，它有一层InGaAs有源层。为了把输出波长提高到0.94μm，铟被加进有源层。然而在达到某个厚度或组份以后，应变能变得非常高，从而开始形成位错，它损坏了器件性能。位错形成的临界厚度随着点阵失配的增加而迅速减小。对于InGaAs-GaAs层而言，在对应于实际重要的1.3-1.6μm波长范围的InGaAs层厚度上，导致发光性质的快速退化。
位错只占有塑性松驰层(plastically relaxed layer)小得可以忽略的表面积。在位错之间的区域可以仍然保持光学的完美，其尺寸可以接近微米尺度，即使有高的晶格失配和厚的塑性松驰层。
位错形成所需的精确厚度，在塑性松驰以后形成的位错密度，以及光学性质退化的程度可以依赖于具体的表面形态和淀积条件。在某个生长顺序下，用高应变的InGaAs量子阱，可以在室温下实现高达1.35μm范围内的亮的发光，而用在GaAs衬底上更厚的分级组份InGaAs层可以高达1.7μm。用中间插入GaAs的形变的超薄InGaAs缓冲层的顶部生长InGaAs量子阱，已经展示了在1.17μm上的注入激光发射。用InGaAs量子阱来进一步扩张激光发射波长的原先的努力已经失败。因而，为了用GaAs衬底得到更长的波长，有必要或者用不同的材料系统，如象InGaAsN-GaAs或GaAsSb-GaAs，或者用不同的生长方法，如象在Stranski-Krastanow生长方式中用弹性应变松驰的效应。这个过程，伴随着形成的岛的过生长(overgrowth)，可以导致应变相干纳米小区，也称为量子点，的形成，发射达到并超过1.3μm的光。
然而，这些方法没有产生一种具有实际可以接受参数的，成本合宜的以及技术可靠的器件，并且还导致位错和其他缺陷(例如位错环，缺陷偶极子，位错原子簇)的形成。
许多专利已经试图来克服制造半导体导质结构器件中晶格失配的问题。例如，美国专利，专利号5,960,018，5,075,774,和5,719,894用在器件的有源区内部或附近的应变补偿区的方法，其他专利，如象美国专利，专利号5,019,874，5,208,182，5,927,995和5,091,767，每个专利都用了位错过滤技术，以防止位错在有源层中的传播或减小其密度。美国专利，专利号5,156,995，5,859,864和4,806,996用在具有分布的衬底上复杂的生长方法。然而，所有这些方法只导致有限的成功，或者成本昂贵。
因而，本技术领域需要这样一种方法，它能够原地(in situ)消除松驰半导体结构在位错附近的局部区域，而不需要已有技术所需的附加处理步骤。
发明概述本发明公开了从生长在适宜进行外延生长的半导体表面上的塑性松驰层，原地(现场)制造无位错结构的一种方法。该方法解决晶格失配生长的问题。
本方法从相对于下面的衬底晶格失配的，原先位错和/或有众多缺陷的层中产生相干地缺陷区域，本方法不包含在形成无缺陷区之前或之后的任何处理步骤。本方法最好用在位错层的顶部原地形成一层帽层的步骤。该帽层最好有一个晶格常数，它接近于下面衬底的晶格常数，而不同于晶格失配外延层在无应变状态下的晶格常数。在这些条件下，帽层受位错附近的区域的弹性排斥，该处晶格参数与衬底的晶格参数差别最大。在这些区域内帽层不复存在。当帽层的热蒸发率小于下面位错层的热蒸发率时，该位错层在位错附近的区域在足够高的温度下被选择性地蒸发，而只有原先位错的外延层的相干无缺陷区仍留在表面上。在本发明的一个实施方案中，无缺陷区的尺寸被优选地调到30-1000nm的范围，这取决于退火条件，帽层的厚度，和晶格失配。本发明还公开了用本方法制造的器件。
附图简述
图1给出本发明的一个优选实施方案中本方法的流程图。
图2(a)给出在本发明的一个优选实施方案中的一衬底，或在某个衬底顶上生长的外延层，它们的表面适宜于作进一步外延生长。
图2(b)给出在本发明的一个优选实施方案中图2(a)在开始淀积一层晶格失配层后的结构。
图2(c)给出在本发明的一个优选实施方案中，图2(b)在晶格失配层中，在某个临界厚度，应变已经引起位错和局部缺陷出现后的结构。
图2(d)给出在本发明的一个优选实施方案中，图2(c)在器件的晶格失配层顶部已经淀积一层帽层以后的结构。
图2(e)给出在本发明的一个优选实施方案中，图2(d)在已经进行高温退火以后的结构图2(f)给出在本发明的一个优选实施方案中，图2(e)上，用一层与衬底有相同晶格常数材料的附加层来进一步过生长缺陷消除层区域后的结构。
图3(a)给出在本发明的一个优选实施方案中，在淀积帽层以前，器件的位错晶格失配层典型的位错分布平面图。
图3(b)给出在本发明的一个优选实施方案中，在淀积帽层以后，器件的位错晶格失配层典型的位错和组分分布的平面图。
图3(c)给出在本发明的一个优选实施方案中，器件在经过热处理步骤后，再以与衬底有相同晶格常数的材料淀积一薄层后，器件缺陷消除层中典型的位错和组分分布的平面图。
图3(d)给出在本发明的一个优选实施方案中，在淀积一帽层，再经过热处理步骤(接着再以一种和衬底有相同晶格常数的材料过生长)以后，器件的缺陷消除层的典型的位错和组分分布的截面图。
图4(a)给出在淀积一层帽层以后，再经受具有和衬底相同晶格常数的材料厚层过生长及热处理步骤，在器件的位错层中位错和组成分布的典型平面图。
图4(b)给出与图3c中所示相同器件的位错和组分分布的平面图，只是在没有帽层情况下经受退火处理。
图5给出生长时用了缺陷区蒸发步骤(点划线)和不用缺陷区蒸发步骤(虚线)器件的发光光谱。
图6给出在本发明的一个实施方案中注入激光器结构的一种优选设计。
图7给出在本发明的一个优选实施方案中器件的电致发光光谱。
发明详述基于晶格常数有很大差别的无位错外延层上制造半导体器件的一种方法解决了晶格失配生长的问题。并公开了用这种方法制造的器件。
参照图1和图2(a)-(f)，本方法基本上基于几个效应。在步骤(100)，准备好基于适应于外延生长的材料(1)上的晶体表面，如图2(a)所示。材料(1)的晶格表面最好由GaAs，或其他III-V族，II-VI族化合物半导体或它们的合金，或IV族元素半导体和它们的合金，或氧化物(例如Al2O3)组成。该晶体表面有一个无应变情况下的第一晶格常数。无应变状态能够在大块材料或自由支撑薄膜中实现。在无应变状态下所有有关材料的晶格参数在手册上可以查到。
在步骤(110)中，一个具有无应变状态下第二晶格常数的晶格失配层(2)在表面材料(1)的顶部生长，形成如图2(b)所示的中间器件结构。晶格失配层(2)最好由III-V族，或II-VI族化合物半导体，或SiGe材料组成，它通常在初始表面(1)的整个面积上外延生长，其中晶格失配层(2)在无应变状态下的晶格常数和初始表面(1)的晶格常数不同。该生长一开始按赝晶(pseudomorphically)生长，生成薄膜的侧向晶格参数等于表间的晶格常数。在该阶段，因为第二晶格常数与衬底材料(1)的晶格常数不同，在晶格失配层(2)中积累显著的应变能量。在某个临界厚度上，该应变能量在步骤(120)中通过位错(4)，如象位错网络，局部缺陷和位错三维原子簇的形成，导致晶格失配层(2)的局部的塑性松驰(paitial plastic relaxation)。该临界厚度能够用类似于J.W.Mattheus和A.E.Blackslee，在J.Cryst.Growth 27，118(1974)中所报告的方法来估计。这些位错在图2(c)中画出。在步骤(130)中继续淀积晶格失配位错层(2)直到达到所需厚度。位错层(2)可以有一种波纹表面，以及/或者表示一种组份上被调制的内部结构。
在步骤(110)到(130)期间，晶格失配层(2)最好用向反应室提供组成III-V族化合物半导体，或II-VI族半导体或IV族半导体材料的III族和V族元素，II族和VI族元素或VI族元素来形成。接着开始先形成一薄层半导体材料，而每一种元素在一确定的时间周期内提供。位错层(2)的总厚度超过位错(3)形成所需要的临界厚度。能够被使用的生长技术的某些例子是分子束外延，金属-有机化学蒸汽淀积，或有关生长技术。步骤(100)到(130)能选择重复进行，优选的是2次到24次。
在得到位错层(2)所需的平均厚度以后，在步骤(140)中，淀积一层具有在无应变状态下第三晶格常数的帽层(4)，第三晶格常数最好和起始表面的晶格常数接近，或者至少比起位错层(2)无应变状态下的晶格常数，更接近于起始表面(1)的晶格常数，或者在无应变状态下帽层对于起始层的晶格失配相对于在无应变状态下位错层对于起始表面的晶格失配具有不同的符号。在帽层(4)生长时的温度允许帽层(4)材料的原子向能量有利位置迁移。作为这些条件的结果，位错层(2)在位错(3)附近的区域开始时没有被帽层(4)所覆盖。在这些区域中的晶格常数是接近于位错层(2)在无应变状态下的晶格常数，因而对于与在无应变状态下半导体表面没有或者只有小的晶格失配的帽层(4)或者帽层(4)与无应变状态的半导体表面的晶格失配具有相反的符号，这些区域对于帽层(4)的成核在能量上是更不利的。该层总的厚度被保持在这样一个程度，使得帽材料的积累离开位错层(2)靠近位错(3)开口的区域。帽层(4)的热蒸发率最好低于位错层(2)的热蒸发率。而起始表面的热蒸发率最好小于帽层(4)的热蒸发率。
在外延生长时衬底(1)的温度通常足以使在高温下在表面上具有某个浓度的半导体材料的吸附原子扩散进入能量上有利的位置，从而导致在外延淀积时或外延淀积后帽层(4)的重新分布。因为第三晶格常数最好接近于衬底(1)的晶格常数，帽层(4)淀积最好集中在离开位错层(2)在位错(3)和/或局部缺陷附近的区域，因为在这些区域的晶格常数是接近于第二晶格常数，因而当在这些区域内形成帽层(4)时，帽层(4)淀积有更大应变。因而，位错层(2)在位错(3)附近的区域最好没有被覆盖。帽层(4)的一个优选的分布如图2(d)中所示。
帽层(4)最好由III-V族，或II-IV族化合物半导体，或SiGe组成。然而，帽层(4)最好有和位错层(2)不同的组成元素的组份比。帽层(4)最好有和无应变状态初始表面材料(1)相同的晶格常数也可以这样。在无应变状态下帽层(4)的晶格常数与初始表面(1)的晶格常数不同，但无应变状态下帽层(4)的晶格常数和初始表面(1)的晶格常数的差小于位错层(2)在无应变状态下的晶格常数和初始表面(1)的晶格常数的差。在一个第三实施方案中，帽层(4)和初始表面(1)在无应变状态下的晶格失配最好具有位错层(2)和初始表面(2)在无应变状态下的晶格失配相反的符号。
在帽层4被淀积以后，在步骤(150)中，衬底温度被增加到这样一个温度，使得位错层(2)的蒸发变得显著。包含位错和局域缺陷(3)并没有被帽层(4)覆盖的区域被选择性地腐蚀掉。而被帽层(4)所覆盖的位错层(2)的区域保持在表面上。如图2(e)所示的这样得到的结构，表示出一个消除了缺陷的层(2′)的多个区域的阵列，它被帽层(4)所覆盖，并由槽(5)所分开，而槽的宽度由腐蚀的时间和温度确定。
腐蚀时间最好选择得使热腐蚀导致缺陷的完全蒸发。在一个实施方案中，位错层(2)的各个区域的侧向尺寸减小到约20-100nm。
在此情况下，晶格失配缺陷消除层的顶部区域可以通过侧向扩展进槽而弹性松驰。沿着缺陷消除层区域高度的方向，应变分布变得不均匀，而靠近初始表面的区域积累最高的应变能量。这样腐蚀方案导致缺陷消除层(2′)靠近和初始表面交界处，由于在该区域高的残余应变而优先腐蚀，从而导致为进一步外延生长的蘑菇状基座。也可以这样选择腐蚀温度和时间，使得缺陷消除层(2)的各个区域的热腐蚀导致该层(2′)的相当大一部份的蒸发。
在一个第三实施方案中，退火步骤在足以使位错(3)倍增的温度上进行。在这个实施方案中该区域最好是20-100nm。
在另一个实施方案中，在某些条件和生长顺序下，用源材料的一种组份来淀积位错层(2)，通过局部形成缺陷偶极子，位错原子簇或其他局部缺陷，从而在其邻近影响在该步骤中形成的半导体材料的平面内晶格参数，来实现一个发生塑性松驰的区域。在该实施方案中，步骤(140)和步骤(150)导致在缺陷消除层(2′)中的局域孔。
在步骤(160)中，用和初始表面一样的材料组成的附加层(6)被淀积在器件上，以使它过生长在帽层(4)上。得到的结构如图2(f)所示。或者，附加层(6)也可以和初始表面材料(1)不一样，而是有和初始表面材料(1)的晶格常数接近的晶格常数，而进行生长，或者该无缺陷区被用作模板以进一步外延生长具有任意晶格参数的半导体材料。在两种情况下，该生长都是按照实际器件所要求的几何尺寸来完成的。附加层(6)最好由III-V族或II-VI族化合物半导体或SiGe，或多层结构组成。从步骤(110)到步骤(160)，依据要制造的器件最好在步骤(170)中重复2到40次。在一个实施方案中，该层被掺杂以在缺陷消除层(2′)中提供自由电子或空穴浓度，最好在1017-1019cm-3范围内。
步骤140-160被选择性地重复最好在2-40次，以提供缺陷的最佳消除。
或者，也可以采用这样的方法，通过在这样的条件下供应原材料来淀积附加层(6)，以实现一种组成，其晶格常数不同于无应变状态下半导体表面的晶格常数，其厚度允许在小区边界上形成的应变弹性松驰。在这个实施方案中，附加层(5)以后的生长在淀积的边缘界面上发生得更快，它导致在所有的槽和孔被填以附加层(5)的材料以前，附加层(5)的侧向合并。
在本发明的一个优选实施方案的一个例子中，初始表面(1)最好由AlYGa1-YAs组成，并淀积在一个最好由GaAs组成的衬底上。位错层(2)和帽层(3)最好分别由InXGa1-X和AlZGa1-ZAs组成。在步骤(100)中，在GaAs衬底的顶部进行AlYGa1-YAs层(1)的初始生长来产生一个AlYGa1-YAs表面(1)，以适应于进一步的外延生长。
在步骤(110)中，InXGa1-XAs层(2)被淀积在AlYGa1-YAs层(1)上。该生长开始以赝晶方式生长，而弹性应变在层内积累。在某个临界厚度，在InXGa1-XAs层(3)中积累的应变，在步骤(120)中，通过位错(3)形成塑性地松驰。或者该应变也可以又是塑性地，又是弹性地松驰，既形成位错，又形成InGaAs表面波纹或位错InGaAs原子簇。
在步骤(130)中塑性地松驰的InXGa1-XAs层(2)的进一步生长被继续下去。在淀积了所需厚度的InXGa1-XAs层(2)以后，在步骤(140)中，在表面的顶部淀积一层AlZGa1-ZAs层(5)。因为AlZGa1-ZAs层(4)的晶格常数和塑性松驰InXGa1-XAs层(2)的晶格常数不同，该AlZGa1-ZAs层(4)主要在离开位错(3)的区域中成核。
在获得AlZGa1-ZAs层(4)的所需厚度后，在步骤(150)中进行高温退火步骤。InXGa1-XAs层(2)被AlZGa1-ZAs层(4)所覆盖的区域保持着，而没有被覆盖的InXGa1-XAs区域(3)从表面蒸发。位错(3)在结构中不复存在。
该相干小区的系统可以用作进一步外延生长。在本例中，可以生长一层厚的AlYGa1-YAs层(7)，覆盖在相干的InGaAs之上，并导致一个相干外延结构。在步骤(170)中步骤(110)-(160)可选择性地重复。
这样得到的小区的尺寸和形状依赖于选择的具体退火条件，而退火步骤可选择重复多次，用不同的帽半导体材料和退火时间，以消除不同类型的位错和局部缺陷，包括，但不限于位错偶极子和自发形成的位错原子簇。
所得到的结构可以在平面和截面透射电子显微镜学，和高分辨率透射电子显微镜学，扫描隧道显微镜学和原子力显微镜学中从表面侧或在截面几何下观察。
作为另一个例子，一个III-V族化合物初始表面1最好由AlXGa1-XAs构成，其中X＝0-0.3。位错层(2)是InXGa1-XAs，其中X＝0.3-0.45，并有一10-20nm的优选总厚度。或者，位错层(2)的淀积分三个阶段执行。首先，最好生长5nm厚的InXGa1-XAs层，其中X＝0.1-0.15。接着在第二阶段，最好生长10nm厚的InXGa1-XAs层，其中X＝0.3-0.45，在第三阶段，最好生长5nm厚的InXGa1-XAs层，其中X＝0.1-0.15。这三步过程导致在室温下光发射和电致发光发射的波长为1.3-1.4μm。如果InXGa1-XAs层掺以最好为1-5％的氮，那么在室温下光发射及电致发光发射的波长为1.3-1.6μm。
在本例中，帽层(4)最好由AlXGa1-XAs组成，其中X＝0.3-1。帽层(4)有一个4nm的优选厚度。位错层(2)是InXGa1-XAs，其中X＝0.3-0.45，并有一个10-20nm的优选总厚度。分别在步骤(110)(130)和(140)中位错层(2)和帽层(3)的淀积是在最好为450°-600℃的生长温度下进行的，而退火和蒸发步骤(150)是在最好为650°-750℃下进行约1分钟。含砷材料或者被连续供应或间断供应。在步骤(160)中的附加层的淀积最好在600°-750℃下执行。在这一步骤中形成的层是AlXGa1-XAs，其中X＝0-0.3。这样的淀积导致室温下光发射或电致发光发射的波长为1.2-1.3μm。用这种方法形成的器件最好置于夹在作为分布式布拉格反射器的二个多层结构之间的p-n结的内部，并作为一个垂直-腔表面-发射激光器，最好在1.3到1.55μm范围内发射。在这个例子中，步骤(110)到(160)最好在多层布拉格反射器的顶部进行。
在另外的情况下，用这种方法形成的器件最好置于夹在具有较低折射系数包层之间的p-n结内，并作为一个边缘发射激光器，最好在1.3到1.55μm范围内发射。
在这个例子中，步骤(110)到步骤(160)最好在一个多层结构的顶部进行。该多层结构包括一片GaAs衬底，掺杂到最好为1018cm-3的自由电子浓度。一AlXGa1-XAs层，其中X＝0.4-0.8，厚度最好为1-2μm，掺杂到最好为5×1017cm-3的自由电子浓度。一第二AlXGa1-XAs层，其中X＝0-0.3，最好为0.1-0.4μm厚，掺杂到最好低于5×1016cm-3的自由电子或自由空穴的浓度。由步骤(110)到步骤(160)形成的半导体区域被以下各层所覆盖一层AlXGa1-XAs层，最好为0.1-0.4μm的厚度，最好X＝0-0.3的组份，掺杂到最好低于5×1016cm-3的自由电子或自由空穴浓度，一AlXGa1-XAs层，最好为1-2μm的厚度，最好X＝0.4-0.8的组份，掺杂到最好为5×1017cm-3的自由空穴浓度，以及一层GaAs帽层，掺杂到高于1018cm-3的自由空穴浓度。在这个实施方案中，金属接触层被淀积和被退火，以形成与n-GaAs衬底和顶部的p-接触层的金属接触，从而形成一个工作在室温下的注入激光器器件，其波长范围等于或超出1.3μm。
按照所提出的生长顺序给出了本方法的另一个例子。同样参照图3(a)和(b)，它们给出了位错和组成图，这二张图是按照器件的截面(a)和平面(b)透射电子显微学(TEM)象得到的，该器件有一个初始20nm厚的In0.3Ga0.7As层(2)，它淀积在一个Al0.2Ga0.8As表面(1)上，其覆盖了一层2nm厚的AlAs层(4)。该器件在原地(in situ)金属-有机化学蒸汽淀积(MOCVD)反应器内，在氢气氛中，在没有砷化三氢(AsH3)流的情况下，在750℃下经受高温退火，并覆盖一层Al0.2Ga0.8As层(6)。该结构在(100)取向的GaAs衬底上生长。对于其他方面相同，只是用分子束外延制造的样品得到类似的分布图。在位错In0.3Ga0.7As层生长以后的分布图如图3(a)所示。观察到一个象沿着{100}方向传播的位错网络。还观察由于局部缺陷引起的局部暗色的缺陷。带有淀积帽AlAs层结构的分布图如图3b所示。在图中可以看到，AlAs离开位错和缺陷区域成核。对带有AlAs帽层(4)的样品腐蚀导致包含位错的InGaAs区域局部地腐蚀掉，如图3(c)所示。无位错InGaAs区域的侧向尺寸小于在图3(a)中没有退火样品中位错的平均距离，这是因为在退火时的腐蚀效应和位错倍增效应。易受退火和AlGaAs过生长的样品的截面组份图在图3(d)中给出。无缺陷InGaAs区有一种蘑菇状，因为In0.3Ga0.7As层(3)在靠近和初始表面1的界面处的区域，以更高的速率被热腐蚀，这是因为这些区域的应变能是最高的。位错(3)已经消失，而In0.3Ga0.7As层(2)的被腐蚀掉的区域已被填充以Al0.2Ga0.8As(5)。形成的区域的对称性与主轴沿着(001)和(010)方向初始位错网络的对称性是不同的，但与R，Beauland，M.A.Loureuco，K.P.Homewood，Microscopy.fSemiCouduetor Mateyi′al.EdsA.G.Gullis，J.L.Hutchinson，Inst.phys.couf.Series，1997，V157，Iop，pp，145-148关于承受高温退火的位错层导致位错(3)的倍增，所报告的相同。因而在本发明中位错(3)的倍增是被容忍的，因为AlGaAs帽层(4)会在位错倍增阶段新位错部份上重新分布。另一方面，该效应可以有意地用来调整相干区的尺寸到所需的侧向尺寸。
图4(a)给出按照和在图3(c)中所示相同的器件，不过在淀积了厚的附加AlGaAs层(5)以后再退火，这样一个器件的平面透射电子显微镜象所得到的组份和位错图。在这个情况下，比起在图3a中刚淀积的位错InGaAs层，位错和缺陷的密度增加了。这是由于众所周知的位错倍增过程引起的。因而只是退火在处理步骤中的顺序不对，即与在本发明中所述的步骤(100)-(170)相违背，只会导致器件的恶化。
图4(b)给出按照这样一个器件的平面透射电子显微镜象得到的组成和位错图，该器件与在图3(c)中所示的相同，不过在没有AlAs帽层(5)下退火，以表明生长帽层的步骤对于无缺陷相干区的形成是决定性的。该退火是在如图2(c)所示的阶段上进行的。这个结构在所有其生长顺序上都和图3所讨论的相同，只是在没有AlGaAs帽层(5)下退火。这时有明显的表面恶化以及铟滴(6)的局部形成。因而戴以一个具有温度稳定性的帽层(5)，例如，一个AlGaAs层是保护下面相干区的关键点，而这个相干区是为了减少缺陷的蒸发过程中从原来位错层形成的。
在另一个实施方案中，还包含进一步外延生长。在缺陷消除层的相干区在表面上形成以后，再按照实际器件的所需几何，生长另一层半导体材料或多层结构，其平均晶格常数接近于下面半导体表面的晶格常数。在此情况下，相干区被插在具有和表面相同晶格参数的单晶基体中间。这样的方法是，例如，有利于在GaAs衬底上制造长波长激光器，它是用相干应变InGaAs区嵌入到(Al)GaAs基体中，并作为器件的有源介质。
在图5中，给出这样一个结构的室温光致发光(PL)谱，该结构是一层6nm厚的InXGa1-XAs层(3)，其平均铟组份X＝0.3-0.35，它处于GaAs(1，5)基体内，该基体用分子束外延在衬底温度为500℃下生长的。没有缺陷消除步骤生长的结构的PL谱用虚线给出。按照建议的顺序(100)-(160)生长的结构的PL谱在图5中用点划线给出，其中用2nm AlAs帽层，用700℃的退火温度，时间为1分钟，不通以砷的通量流，再覆盖以30nm厚的GaAs层。显然缺陷消除技术导致PL的强度增加超过四个数量级。
本发明还公开了其他实际应用。例如，本技术的一个具体应用是用以制造二极管激光器。在二极管激光器中，位错和其他缺陷，象缺陷偶极子和局部形成的位错原子簇是特别有害的。它们起着注入载流子非幅射复合通道的作用，导致器件性能的恶化和使用寿命的下降。图6给出一个具有分开的电子和光学约束的双异质结构激光器。该注入激光器结构包括一个最好为1-2μm厚掺Si(最好掺到3-5·1017cm-3)的AlXGa1-XAs(X＝0.3-0.8)的包层(9)，它在750℃下用分子束外延生长在一片掺Si(最好掺到2-3·1018cm-3)的GaAs衬底(8)上。在Al0.5Ga0.5As包层(9)的顶部，在600℃下，生长一层最好为0.3μm厚(最好掺杂到小于1-5·1016cm-3)的n型GaAs层(1)，它提供了为晶格失配InGaAs层(3)生长的起始表面。一层InGaAs位错层(2)，其平均铟组份最好为30-35％，而厚度最好为5-10nm，最好在温度450-550℃淀积，并覆盖以一层4nm厚的AlAs层(4)。InGaAs位错层(2)的厚度超过了赝晶生长的临界厚度。再用按照步骤110-160的缺陷退火步骤，如此重复最好三次(170)，而附加GaAs层(5)厚度最好为20-30nm。在这以后，在顶部再生长一层最好为0.3μm厚，最好有低于5·1016cm-3空穴浓度的附加GaAs层。在其顶上生长一层AlXGa1-XAs(X＝0.3-0.8)的包层(10)，最好为1-2μm厚，p型掺杂(最好掺杂到3-5·1017cm-3)，再覆盖以一层p掺杂GaAs层(最好掺杂到3-5·1018cm-3)(13)。用光刻工艺得到一个脊条结构，并用了SiNx隔离层(11)和p-金属接触(12)层(Ti-Pt-Au)。在衬底侧，则淀积一层Ni-Au-Ge金属接触层(7)并加以退火。
用此方法制得的典型注入式激光器结构的激光器谱如图7所示。器件的腔体长度是2mm，用了没有涂覆的面(facet)。激光发射的波长典型地位于1.26-1.29μm。
把本技术用于发射1.3-1.55μm激光的，在GaAs上的长波长激光器也是重要的。该应用不能用已有技术的应变层方法来实现，这是由于应变层的塑性松驰导致非常高的缺陷密度。然而，用上述方法，制造了在GaAs衬底上发射1.3μm激光的无缺陷注入式激光器。其阈值电流密度在300K时，在边缘几何结构中是约70A/cm2，而在垂直腔体表面发射激光器几何结构下＜1.5KA/cm2。在室温下输出功率分别约3W和0.8mW CW。
在另一个实施方案中，通常由于位错之间的弹性相互作用而有序化的位错网络的式样，不受蒸发步骤的影响。当衬底温度和加热时间只是以蒸发在位错附近位错层的非常窄的区域时就出现这种情况。在此情况下，相干应变区与由原来的位错网络所确定的区域有相同的尺寸和形状。
在又一个实施方案中，当帽层足够厚以保持位错层开口表面区域小时，用了高的衬底温度和长的退火时间。在这个实施方案中，在退火时位错倍增，导致小的侧向尺寸的小区的形成。这些小区通过弹性-应变衬底相互作用。对于第一种和第二种半导体材料和衬底材料的适当的带隙对准情况下，可以形成量子尺寸纳米结构的有序排列。对于与衬底有高的晶格失配的层并有高的退火温度，这个实施方案是优选的。
在另一个实施方案中，无缺陷区域用作具有任意晶格参数的半导体材料进一步外延生长的模板，而器件是在该结构的顶部形成的。例如，这个实施方案对于在红宝石或SiC衬底上，形成无位错的(Al)GaN区，并用于以后过生长无位错的(Al)GaN薄膜是有利的。
用本发明的方法能够制造的器件的一些例子包括二极管激光器，光发射二极管，光放大器，隧道二极管，光探测器，远红外带间检测器，带间远红外发射器，太阳能电池，和光学双稳态器件。
相应地，应当理解到，此处所描述的本发明的实施方案只是来说明本发明原理的应用。此处对于所述实施方案的细节的参照并不对权利要求的范围形成限制，而权利要求书陈述了发明人认为本发明基本的特征。
权利要求
1.一种制造半导体器件的方法，该器件被淀积在适宜进行外延生长的一个表面上，该表面具有一个第一晶格常数和一个第一热蒸发率，该方法包含以下步骤a)淀积一晶格失配层，它有在无应变状态下的一个第二晶格常数，该常数不同于所述表面的晶格常数，其中晶格失配层有一个第二热蒸发率，其中晶格失配层被淀积直到在晶格失配层内至少产生一个位错并达到所需的厚度为止；b)淀积一帽层，它有一个第三晶格常数和一个第三热蒸发率，其中第三热蒸发率低于第二蒸发率，以使帽层至少在晶格失配层的一个区域内形成晶核，以使至少一个位错不被帽层所覆盖；以及c)在一定温度下和持续时间内对该器件退火，以使该至少一个位错由于晶格失配层附近区域的局部蒸发而消除。
2.权利要求1的方法，还包含在步骤(a)之前，在该表面上淀积一外延层的步骤。
3.权利要求2的方法，还包含在步骤(c)以后，在器件上过生长一外延层的附加层的步骤。
4.权利要求1的方法，其中该至少一个位错是从包括下述各项的组中选出a)至少一个位错网络；b)至少一个局部位错；c)至少一个局部缺陷偶极子；以及d)至少一个位错三维原子簇。
5.权利要求1的方法，其中帽层在无应变状态下的晶格常数和该表面的晶格常数之间的差小于晶格失配层的晶格常数和该表面的晶格常数之间的差，或者与它符号相反。
6.权利要求1的方法，其中步骤(a)用从包括下述各项的组中选出的生长技术来完成的a)分子束外延淀积；以及b)金属-有机化学蒸汽淀积。
7.权利要求1的方法，其中步骤(a)和(b)被重复2次到20次。
8.权利要求1的方法，其中步骤(b)和(c)被重复2到40次。
9.权利要求1的方法，其中步骤(a)到(c)被重复2到40次。
10.权利要求1的方法，其中半导体器件从包括下述各项的组中选出a)二极管激光器；b)光发射二极管；c)光检测器；d)光放大器；e)远红外带内检测器；f)带内远红外发射器；g)异质结双极晶体管；h)共振隧道二极管；i)太阳能电池j)光学双稳态器件k)电流注入边缘发射激光器；以及l)垂直腔表面发射激光器。
11.一种半导体器件，该器件被淀积在适宜进行外延生长的一个表面上，该表面具有一个第一晶格常数和一个第一热蒸发率，该器件包括以下步骤的方法制造a)淀积一晶格失配层，它有在无应变状态下的一个第二晶格常数，该常数不同于所述表面的晶格常数，其中晶格失配层有一个第二热蒸发率，其中晶格失配层被淀积直到在晶格失配层内至少产生一个位错并达到所需的厚度为止；b)淀积一帽层，它有一个第三晶格常数和一个第三热蒸发率，其中第三热蒸发率低于第二蒸发率，以使帽层至少在晶格失配层的一个区域内形成晶核，以使至少一个位错不被帽层所覆盖；以及c)在一定温度下和持续时间内对该器件退火，以使该至少一个位错由于晶格失配层附近区域的局部蒸发而消除。
12.权利要求11的半导体器件，其中制造方法还包含在步骤(a)之前，在该表面上淀积一外延层的步骤。
13.权利要求12的半导体器件，其中制造方法还包含在步骤(c)以后，在器件上过生长一外延层的附加层的步骤。
14.权利要求11的半导体器件，其中该至少一个位错是从包括下述各项的组中选出a)至少一个位错网络；b)至少一个局部位错；c)至少一个局部缺陷偶极子；以及d)至少一个位错三维原子簇。
15.权利要求11的半导体器件，其中帽层在无应变状态下的晶格常数和该表面的晶格常数之间的差小于晶格失配层的晶格常数和该表面的晶格常数之间的差，或者与它符号相反。
16.权利要求11的半导体器件，其中步骤(a)用从包括下述各项的组中选出的生长技术来完成的a)分子束外延淀积；以及b)金属-有机化学蒸汽淀积。
17.权利要求11的半导体器件，其中步骤(a)和(b)被重复2次到20次。
18.权利要求11的半导体器件，其中步骤(b)和(c)被重复2到40次。
19.权利要求11的半导体器件，其中步骤(a)到(c)被重复2到40次。
20.权利要求11的半导体器件，其中半导体器件从包括下述各项的组中选出a)二极管激光器；b)光发射二极管；c)光检测器；d)光放大器；e)远红外带内检测器；f)带内远红外发射器；g)异质结双极晶体管；h)共振隧道二极管；i)太阳能电池j)光学双稳态器件k)电流注入边缘发射激光器；以及l)垂直腔表面发射激光器。
全文摘要
本发明的方法从生长在有不同晶格常数的衬底顶部的，原来位错和/或富于缺陷的晶格失配层，产生相干无位错区域，而不包含在晶格失配层生长之前或以后的任何处理步骤。该过程优选地在位错层的顶部原地形成一层帽层。该帽层最好有和下面衬底接近的晶格参数，而与在无应变状态下的晶格失配层的晶格参数不同。在这些条件下，该帽层在位错附近的区域受到弹性排斥，因为在该处晶格参数和衬底的晶格参数差别最大。在这些区域帽层不复存在。当帽层比起下面的晶格失配层有一个较低的热蒸发率时，晶格失配层包含位错的那些区域就在足够高的温度下被选择性地蒸发，而在衬底上只留下原先富于位错的晶格失配层的相干、无缺陷区。在本发明的一个实施方案中，在无衬底上形成的无缺陷区的尺寸被优选地调到30－1000nm范围，这依赖于退火条件，帽层的厚度和晶格失配。也同时公开了用本方法制作的器件。
文档编号H01L21/20GK1529902SQ02809544
公开日2004年9月15日 申请日期2002年5月7日 优先权日2001年5月9日
发明者尼古拉·尼古拉耶维奇·列坚佐夫, 尼古拉 尼古拉耶维奇 列坚佐夫 申请人:尼古拉·尼古拉耶维奇·列坚佐夫, 尼古拉 尼古拉耶维奇 列坚佐夫