专利名称：可编程导体随机存取存储器以及向其中写入的方法
背景技术：
1.发明领域本发明涉及集成存储电路。更具体来讲，它涉及用于把数据写入可编程导体随机存取存储器(PCRAM)单元的方法。
2.先有技术的说明DRAM集成电路阵列已经存在了三十年以上，通过半导体制造技术和电路设计技术的进步，已经实现了它们在存储容量上的显著增加。这两种技术的极大进步也实现了越来越高的集成度，这允许显著减小存储阵列尺寸和成本，以及增加加工产量。
作为基本元件，DRAM存储单元通常包括存取晶体管(开关)和电容器，用于存储电荷形式的二进制数据比特。一种极性的电荷通常存储在电容器中以表示逻辑“高”(例如二进制“1”)，而相反极性的存储电荷表示逻辑“低”(例如二进制“0”)。DRAM的基本缺陷在于，电容器中的电荷最终会泄漏，必须采取预防措施来“刷新”电容器电荷，否则存储单元所存储的数据比特会丢失。
另一方面，作为基本元件，传统SRAM的存储单元包括一个或多个存取晶体管以及经过互连而用作双稳锁存器的两个或两个以上集成电路器件形式的存储元件。这种双稳锁存器的一个实例是一对交叉耦合反相器。双稳锁存器不需要象DRAM存储单元那样被“刷新”，只要它们持续接收电源电压，便会长时期可靠地存储数据比特。但是，这种存储单元需要更大量的晶体管，从而要求比简单DRAM单元更多的硅资源，而且比DRAM单元汲取更多功率。
继续尝试识别能够存储数据状态且不需要大量刷新的其它形式的存储元件。最近的研究集中于可经过编程以呈现高或低稳定欧姆状态的电阻材料。这种材料的可编程电阻元件可编程(设置)为高阻态以存储例如二进制“1”数据比特，或者可编程为低阻态以存储二进制“0”数据比特。然后，通过检测提供由存取器件经由电阻存储元件切换的电流的读出电压的幅度，从而指明先前已经被编程到的稳定阻态，可取回所存储的数据比特。
一种特别有前景的可编程双稳电阻材料称为可编程金属化材料，又称作可编程导体材料。由这种材料组成的存储元件具有稳定静止高阻态，但可通过在存储元件上施加适当电压而编程为稳定低阻态。施加到存储元件上的适当幅度的反向电压可恢复高阻态。通过在可编程导体材料的表面上或穿过该表面生长导电枝晶来产生低阻态。可编程导体存储元件是非易失性的，因为低阻态不需要被刷新，或者如果需要刷新，则要经过较长时期，例如数天或数星期。
一种示范可编程导体材料包括具有扩散在其中的金属离子的硫属玻璃材料。具体实例是扩散有银(Ag)离子的锗硒(GexSe1-x)。把银离子扩散到锗硒材料中的一种方法是首先蒸发锗硒玻璃，然后例如通过溅射、物理汽相淀积或本领域已知的其它技术，在玻璃上淀积薄的银层。银层最好是用小于600纳米的波长的电磁能量来照射，使得能量透过银并传送到银/玻璃分界面，从而破坏硫属材料的硫属键。因此，Ge:Se玻璃掺杂了银。在硫属玻璃上间隔的位置设置电极，以便提供用于写入和读取存储元件的电压。
目前，用于把数据写入可编程导体存储元件的电路正在开发中。与从高阻态到低阻态写入可编程导体存储元件相关的一个问题在于，驱动器用来以高电流提供写入电压，一旦存储元件转换到低阻态，则驱动器仍然提供高电流。这导致功率浪费。
发明概述本发明提供一种改进的写入电路和方法，用于写入可编程导体随机存取存储器(PCRAM)单元，它减少了浪费的功率。这通过利用贮存在位线的寄生电容中的能量提供用于可编程导体存储元件的写入电压来实现。第一预定电压被施加到可编程导体存储元件的第一端子，位线被充电至第二预定电压。存取晶体管把预充电位线耦合到存储元件的第二端子，以及第一和第二电压的幅度和极性使存储元件被写为预期阻态。如果第一预定电压保持恒定，则把存储元件写到表示二进制值的特定电阻可通过把两个不同的电压用于第二电压来控制。由于没有提供电流的驱动器用来写入存储元件，因此减少了浪费的电流。
附图简介通过以下参照附图提供的对本发明的优选实施例的详细说明，本发明的上述及其它优点和特点将变得更加明显，其中
图1说明根据本发明的一个示范实施例、采用多个PCRAM存储单元的存储器阵列；图2说明图1的PCRAM存储单元；图3A表示描述根据本发明的一个示范实施例的操作流程的流程图；图3B说明图1的PCRAM存储单元上的电压配置；图4说明根据本发明的一个备选实施例、采用多个PCRAM存储单元的存储器阵列；以及图5说明根据本发明的一个示范实施例、包含PCRAM存储器的基于处理器的系统的框图。
优选实施例的详细说明参照图1-5所示的示范实施例来描述本发明。可以实现其它实施例，并且可对所公开的实施例进行其它变更，只要没有背离本发明的精神或范围。
术语“银”不仅用来包括元素银，而且包括具有其它痕量金属的银或者与半导体工业中已知的其它金属的各种合金组合中的银，只要这种银合金是导电的并且银的物理和电特性保持不变。同样，术语“锗”和“硒”不仅用来包括元素锗和硒，而且包括具有其它痕量金属的锗和硒或者与半导体工业中已知的其它金属的各种合金组合中的锗和硒，只要锗和硒的物理和电特性保持不变。
图1说明具有多个行线110、112、114和位(列)线116、118、120的存储器阵列100。在行和位线的各交叉点上，形成了PCRAM单元、如存储单元122。各存储单元(如122)包含存取晶体管124和可编程导体存储元件126。可编程导体存储元件可由掺杂Ag的Se:Ge的硫属玻璃成分构成。在题为“可用于存储器件及形成方法的硫属玻璃的化学计量”的美国申请序号09/941544中描述了用于元件126的适当的材料成分，通过引用将其公开结合于本文中。根据本发明的示范实施例，用作存储元件的锗硒玻璃是从一系列锗硒玻璃中选取的，其化学计量处于第一化学计量范围R1，包括Ge18Se82(在掺杂约为30％或以下时具有Ag的最大原子百分率)一直到Ge28Se72(在掺杂约为20％或以下时具有Ag的最大原子百分率)，而且具有通式(Gex1Se1-x1)1-y1Agy1，其中18≤x1≤28，y1表示适合的银(Ag)原子百分率，这是将玻璃保持在玻璃形成区域的最大量。
可编程导体存储元件126的第一端子150耦合到公共单元板128。各存取晶体管124的一个源/漏端子耦合到相应的位线(如118)，各存取晶体管124的另一个源/漏端子耦合到可编程导体存储元件126的第二端子152。各位线116、118、120还耦合到预充电电路130，使得位线可被预充电到两个预定值(例如为或者大约为Vdd以及为或者大约为地电压)其中之一，下面将会描述。另外还对列线(如图1的118)表示了寄生电容132，用来例如写入存储单元122。寄生电容具有约500fF的值，但这个值可随位线和存储器阵列体系结构而改变。
参见图2，较为详细地说明存储单元122的示意图。位线118耦合到预充电电路130，并且还耦合到存取晶体管124的第一源/漏端子，以及耦合到多个其它存取晶体管的相应的第一源/漏端子。存取晶体管124以及其它存取晶体管表示为n型互补金属氧化物半导体(CMOS)晶体管。但是，存取晶体管124可方便地由p型CMOS晶体管代替，只要其它元件和电压的相应极性进行相应的修改。可编程存储元件126的第一端子150耦合到公共单元板128。晶体管124的第二源/漏端子耦合到可编程导体存储元件126的第二端子。如上所述，可编程导体存储元件126可由掺杂了银的Ge:Se硫属玻璃制成，但也可使用本领域的技术人员已知的其它可编程导体材料。可编程导体存储元件126耦合到多个存储单元的公共单元板128。单元板128连接到用于向单元板128提供预定电压电平(例如为或者约为Vdd/2)的电压端子。图2所示的各存取晶体管124的栅极连接到相应的行线114。当足够的电压施加到行线、例如114时，使相关的存取晶体管124导通并导电。按照以下所述方式选择行线114、位线118和单元板128的电压，从而启用可编程导体存储元件126的读和写操作。
图3A和3B分别表示描述根据本发明的一个示范实施例的存储单元122的写操作的流程图和电压图表。在此示范处理流程中，假定可编程导体存储单元的以下参数(i)从低阻态写到高阻态所需的元件126两端的电压为0.25V；(ii)所需电流约为10μA；(iii)从高阻态写到低阻态所需的元件126两端的电压为-0.25V；(iv)所需电流约为10μA；(v)低阻态约为10KΩ；以及(vi)高阻态为大于10MΩ的任何值。应该十分清楚，根据可编程导体存储元件126的材料成分和尺寸，可为PCRAM单元选择其它参数，只要未背离本发明的精神和范围。
参照图3A和图3B，写入过程在处理阶段300开始。在阶段302，位线、如位线118首先被预充电为或者大约为GND或Vdd，取决于该单元被编程为高阻态还是低阻态。如果单元转为高阻态，则位线118需要被预充电为地电压，如果单元转为低阻态，则位线需要被预充电为或者大约为Vdd。位线118经由分别耦合到位线118的预充电电路130被预充电为预定电压。为了此示范描述，假定位线电压为V1，存取晶体管124上的电压降为V2，存储元件126两端的电压为V3，单元板电压为V4，以及字线(晶体管124的栅极)电压为V5，如图3B所示。另外还假定Vdd为2.5V。因此，单元板128连接到V4的预定电压，该电压为或者约为Vdd/2、例如1.25V。注意，可编程导体存储元件126已经根据存储元件被写为低阻态(其中V3＝-0.25V)或者被写为高阻态(其中V3＝0.25V)对电压写入极性V3进行反向。另外，写为高阻态也被视为擦除操作。因此，如果单元122转为低阻态，则需要把位线118预充电为或者约为Vdd。但是，如果单元转为高阻态，则位线118需要被预充电为或者约为地电压。
一旦位线被预充电，则通过把预定电压V5施加到所选行线上来在处理阶段304烧制该行线。处理阶段300还表明，单元板保持为或者大约为Vdd/2。在本例中，为或者约为2.5V(Vdd)的预定行线电压V5足以使存取晶体管124导通。由于V1＝2.5V、V4＝1.25V，因此存取晶体管上的电压降V2约为1V(即伏特加上晶体管的电阻)。这留下存储元件126两端的0.25V的电压V3，足以把它从高阻态编程为低阻态，或者保持先前编程的低阻态不变。
如果位线118被预充电到V1，等于或者约为地电压，晶体管上的电压降V2约为0.2V，则存储元件126两端的电压V3为-1.05V，足以把它从低阻态编程为高阻态(又称作擦除)或保持先前编程的高阻态不变。
处理阶段308表明，存储元件126两端施加的电压通过存储元件放电，从而在其中写入所选电阻值。通过采用位线118的寄生电容132来保持预充电电压，消除了采用连接到电压源的晶体管驱动位线118的需要，从而在写操作过程中减少电流消耗。最后，在处理阶段310，在写操作结束时的位线118的电压下降到小于施加的单元板电压V4的值，例如，＜等于或约等于Vdd/2。
为了读取存储单元122的内容，或者更具体来讲，为了读取存储单元122的可编程导体存储元件126的电阻值，低于+0.25V的电压差被施加到可编程导体存储元件126的两端。例如，0.2V的电压可用于读操作。这可通过读操作期间适当选择电压来实现。例如，2.45V的位线118的电压V1和1伏的电压降V2将在存储元件126两端产生0.2V。
现在参照图4，采用多个可编程导体存储单元122的存储阵列400表示为包括寄生电容132以及电容器134和晶体管136。前面结合图1所述的那些项目具有同样的参考标号，因此这里不再进行描述。电容器134被添加到列线118，以便在例如由电容132提供的列线118上的寄生电容不是高到足以存储预充电电压时提供附加电容。因此，可根据需要为写操作提供一个或多个附加电容器134。晶体管136在预充电操作之前或者在预充电操作时被启用，从而把一个或多个添加的电容器134耦合到位线118。在写操作之后，晶体管136“截止”，从而消除位线118上的附加电容，以免干扰存储器阵列100的其它操作的定时。
图5说明一种处理器系统500的框图，其中包括结合图1-4所述的可编程导体随机存取半导体存储器。例如，结合图1-4所述的PCRAM存储器阵列100可以是可配置为插入式存储器模块的随机存取存储器(RAM)508的组成部分。基于处理器的系统500可以是计算机系统或其它任何处理器系统。系统500包括中央处理器(CPU)502、例如微处理器，它通过总线520与软盘驱动器512、CD ROM驱动器514和RAM 508进行通信。必须指出，总线520可以是常用于基于处理器的系统的一系列总线和桥接器，但只是为了便于说明，总线520被表示为单一总线。输入/输出(I/O)装置(如监视器)504、506也可连接到总线520，但不是实施本发明所必需的。基于处理器的系统500还包括只读存储器(ROM)510，它也可用来存储软件程序。虽然图5的框图仅说明一个CPU 502，但图5的系统也可配置为用于执行并行处理的并行处理器机器。
虽然已经结合当时已知的优选实施例详细描述了本发明，但应该容易理解，本发明不限于所公开的实施例。相反，本发明可修改为结合前面没有说明的任何数量的变化、改变、替换或等效配置，但它们与本发明的精神和范围一致。例如，虽然已经结合具体的电压电平来描述本发明，但应该十分清楚，可使用与本文所述的那些电压电平极为不同的电压电平。另外，虽然已经结合存储元件126的具体极性来描述本发明，但本领域的技术人员理解，该极性可以反向，为写操作产生施加到晶体管、单元板和数字线上的不同电压电平。因此，本发明不受上述说明或附图的限制，而只受所附权利要求的范围的限制。
权利要求
1.一种用于写入存储元件的方法，所述方法包括把导体预充电为第一电压值，所述第一电压通过与所述导体相关的电容保持在所述导体上；把可编程导体存储元件耦合在所述导体上的所述第一电压与第二电压之间，以便在所述存储元件中写入预定阻态。
2.如权利要求1所述的方法，其特征在于，所述第一电压高于所述第二电压，以便在所述存储元件中写入预定阻态。
3.如权利要求1所述的方法，其特征在于，所述第一电压低于所述第二电压，以便在所述存储元件中写入预定阻态。
4.如权利要求1所述的方法，其特征在于，所述相关电容包括所述导体的寄生电容。
5.如权利要求1所述的方法，其特征在于，所述相关电容包括耦合到所述导体的电容器。
6.如权利要求1所述的方法，其特征在于，所述相关电容包括所述导体的寄生电容以及耦合到所述导体的电容器。
7.如权利要求1所述的方法，其特征在于，所述可编程导体存储元件通过启用存取晶体管耦合到所述导体。
8.如权利要求2所述的方法，其特征在于，所述第一电压为或者约为Vdd，而所述第二电压为Vdd/2。
9.如权利要求3所述的方法，其特征在于，所述第一电压为地电压，而所述第二电压为或者约为Vdd/2。
10.如权利要求1所述的方法，其特征在于，所述导体是与所述存储元件相关的位线。
11.如权利要求1所述的方法，其特征在于，所述存储元件包括硫属玻璃存储元件。
12.如权利要求11所述的方法，其特征在于，所述硫属玻璃存储元件包括掺杂了银的锗:硒玻璃成分。
13.一种用于写入半导体存储单元的方法，所述方法包括把第一预定电压施加到可编程导体存储元件的第一端子；把所述存储单元所属的存储器阵列的位线充电为第二预定电压，所述位线具有贮存所述第二预定电压的寄生电容；把第三预定电压施加到晶体管的栅极，以便启用所述晶体管以及把所述位线耦合到所述可编程导体存储元件的第二端子；以及在所述晶体管被启用时采用所述存储元件两端的电压来建立所述存储元件的阻态。
14.如权利要求13所述的方法，其特征在于，所述第二预定电压大于所述第一预定电压。
15.如权利要求13所述的方法，其特征在于，所述第一预定电压大于所述第二预定电压。
16.如权利要求13所述的方法，其特征在于，所述存储元件两端的所述电压通过所述存储元件放电，以便建立所述阻态。
17.如权利要求13所述的方法，其特征在于，所述第一预定电压为或者约为Vdd/2，而所述第二预定电压为或者约为Vdd。
18.如权利要求13所述的方法，其特征在于，所述第一预定电压为或者约为Vdd/2，而所述第二预定电压为或者约为地电压。
19.如权利要求13所述的方法，其特征在于，施加第一预定电压的所述操作包括把与所述第一端子耦合的单元板耦合到所述第一预定电压的源。
20.如权利要求13所述的方法，其特征在于还包括有选择地把至少一个电容器耦合到所述位线以贮存所述第二预定电压的步骤。
21.如权利要求20所述的方法，其特征在于还包括使晶体管能够有选择地把至少一个电容器耦合到所述位线。
22.如权利要求13所述的方法，其特征在于，所述寄生电容具有大约500fF的值。
23.如权利要求13所述的方法，其特征在于，所述可编程导体存储元件包括硫属玻璃。
24.如权利要求23所述的方法，其特征在于，所述硫属玻璃包括掺杂了银的Ge:Se玻璃成分。
25.一种操作存储单元的方法，所述方法包括把位线预充电为第一电压；把第二电压施加到硫属存储元件的第一端子；以及把所述硫属存储元件的第二端子连接到所述位线，以便在所述存储元件两端产生足以把预定阻态写入所述存储元件的电压。
26.如权利要求25所述的方法，其特征在于，所述第二电压大于所述第一电压。
27.如权利要求25所述的方法，其特征在于，所述第一电压大于所述第二电压。
28.如权利要求25所述的方法，其特征在于，所述第一电压通过寄生电容保持在所述位线上。
29.如权利要求25所述的方法，其特征在于还包括有选择地把至少一个电容器耦合到所述位线，以便接收和贮存所述第一电压。
30.如权利要求29所述的方法，其特征在于还包括操作晶体管以有选择地把所述至少一个电容器耦合到所述位线。
31.如权利要求25所述的方法，其特征在于，所述位线具有大约500fF的寄生电容。
32.如权利要求25所述的方法，其特征在于，所述硫属存储元件包括掺杂了银的Ge:Se玻璃成分。
33.如权利要求25所述的方法，其特征在于，所述连接还包括使晶体管能够把所述第二端子连接到所述位线。
34.如权利要求33所述的方法，其特征在于，所述晶体管由施加到所述晶体管的栅极的字线电压来启用。
35.一种存储器结构，包括具有相关电容的导体；预充电电路，用于把所述导体预充电为第一电压，所述第一电压通过所述相关电容保持在所述导体上；可编程导体存储元件，具有连接到第二电压的一个端子；以及存取器件，用于有选择地把所述存储元件的第二端子耦合到所述导体，所述存取器件使所述第一和第二电压能够在所述可编程元件上建立足以把所述存储元件编程为高或低阻态之一的电压。
36.如权利要求35所述的存储器结构，其特征在于，所述存取器件为晶体管。
37.如权利要求35所述的存储器结构，其特征在于，所述预充电电路提供第一值作为所述第一电压，以便把高阻态编程到所述存储元件中，以及提供第二值作为所述第一电压，以便把低阻态编程到所述存储元件中。
38.如权利要求37所述的存储器结构，其特征在于，所述第一值为或者约为Vdd，所述第二值为地电压，以及所述第二电压为或者约为Vdd/2。
39.如权利要求35所述的存储器结构，其特征在于，所述相关电容包括所述导体的寄生电容。
40.如权利要求35所述的存储器结构，其特征在于，所述相关电容包括耦合到所述导体的至少一个电容器。
41.如权利要求35所述的存储器结构，其特征在于，所述相关电容包括所述导体的寄生电容以及耦合到所述导体的至少一个电容器。
42.如权利要求35所述的存储器结构，其特征在于，所述导体是位线，以及所述存取器件由施加到字线上的电压来启用。
43.如权利要求35所述的存储器结构，其特征在于，所述存储元件包括硫属玻璃存储元件。
44.如权利要求43所述的存储器结构，其特征在于，所述硫属玻璃存储元件包括掺杂了银的Ge:Se玻璃成分。
45.一种半导体存储器，包括具有相关电容的位线；具有第一和第二端子的可编程导体存储元件；预充电电路，用于根据所述存储元件的电阻编程的预期状态把所述位线预充电到两个可能的电压值之一，所述相关电容把预充电电压值保持在所述位线上；单元板，耦合到所述存储元件的第一端子，用于把第三电压值提供给所述第一端子；以及存取晶体管，响应字线上的电压而有选择地把所述位线耦合到所述存储元件的所述第二端子，从而根据所述单元板和位线上的电压值把所述存储元件编程为一种阻态。
46.如权利要求45所述的半导体存储器，其特征在于，所述两个可能的电压值其中之一高于所述第三电压值，而所述两个可能的电压值中另一个低于所述第三电压值。
47.如权利要求45所述的半导体存储器，其特征在于，所述相关电容包括所述导体的寄生电容。
48.如权利要求45所述的半导体存储器，其特征在于，所述相关电容包括耦合到所述导体的至少一个电容器。
49.如权利要求45所述的半导体存储器，其特征在于，所述相关电容包括所述导体的寄生电容以及耦合到所述导体的至少一个电容器。
50.如权利要求48所述的半导体存储器，其特征在于还包括开关器件，用于有选择地把所述至少一个电容器耦合到所述位线。
51.如权利要求49所述的半导体存储器，其特征在于包括开关器件，用于有选择地把所述至少一个电容器耦合到所述位线。
52.如权利要求45所述的半导体存储器，其特征在于，所述存储元件包括硫属玻璃存储元件。
53.如权利要求52所述的半导体存储器，其特征在于，所述硫属玻璃存储元件包括掺杂了银的Ge:Se玻璃成分。
54.如权利要求47所述的存储器，其特征在于，所述寄生电容具有大约500fF的值。
55.一种存储单元，包括具有第一和第二端子的硫属存储元件；第一存储器线；用于有选择地把所述第一存储器线预充电为第一或第二电压的电路；用于把第三电压提供给所述硫属元件的所述第一端子的电路；以及用于在所述第一存储器线已经被预充电之后可转换地把所述硫属存储元件的所述第二端子耦合到所述第一存储器线的器件，所述器件使电压被施加到所述硫属存储元件上，所述电压足以在所述硫属元件中写入两个预定阻态之一，这要根据在所述存储器线上预充电到所述第一电压还是第二电压而定。
56.如权利要求55所述的存储单元，其特征在于，所述第三电压处于所述第一和第二电压之间。
57.如权利要求55所述的存储单元，其特征在于，所述存储器线还包括用于保持所施加的预充电电压的寄生电容。
58.如权利要求55所述的存储单元，其特征在于还包括至少一个电容器，所述至少一个电容器耦合到所述存储器线，以便接收和保持所述预充电电压。
59.如权利要求58所述的存储单元，其特征在于还包括开关器件，用于有选择地把所述至少一个电容器耦合到所述存储器线。
60.如权利要求57所述的存储器，其特征在于，所述存储器线具有大约500fF的寄生电容。
61.如权利要求55所述的存储器，其特征在于，所述硫属存储元件包括掺杂了银的锗:硒玻璃成分。
62.一种处理器系统，包括处理器；以及耦合到所述处理器的半导体存储器，所述半导体存储器包括具有相关电容的导体；预充电电路，用于把所述导体预充电为第一电压，所述第一电压通过所述相关电容保持在所述导体上；可编程导体存储元件，具有连接到第二电压的一个端子；以及存取器件，用于有选择地把所述存储元件的第二端子耦合到所述导体，所述存取器件使所述第一和第二电压能够在所述可编程元件上建立足以把所述存储元件编程为高或低阻态之一的电压。
63.如权利要求62所述的处理器系统，其特征在于，所述存取器件为晶体管。
64.如权利要求62所述的处理器系统，其特征在于，所述预充电电路提供第一值作为所述第一电压，以便把高阻态编程到所述存储元件中，以及提供第二值作为所述第一电压，以便把低阻态编程到所述存储元件中。
65.如权利要求64所述的处理器系统，其特征在于，所述第一值为或者约为Vdd，所述第二值为或者约为地电压，以及所述第二电压为或者约为Vdd/2。
66.如权利要求62所述的处理器系统，其特征在于，所述相关电容包括所述导体的寄生电容。
67.如权利要求62所述的处理器系统，其特征在于，所述相关电容包括耦合到所述导体的至少一个电容器。
68.如权利要求62所述的处理器系统，其特征在于，所述相关电容包括所述导体的寄生电容以及耦合到所述导体的至少一个电容器。
69.如权利要求62所述的处理器系统，其特征在于，所述导体是位线，以及所述存取器件由施加到字线上的电压来启用。
70.如权利要求62所述的处理器系统，其特征在于，所述存储元件包括硫属玻璃存储元件。
71.如权利要求70所述的处理器系统，其特征在于，所述硫属玻璃存储元件包括掺杂了银的Ge:Se玻璃成分。
全文摘要
本发明提供一种改进的写入电路和方法，用于写入可编程导体随机存取存储器(PCRAM)单元。该方法包括把位线预充电为第一电压以及把第二电压施加到硫属存储元件的第一端子。把硫属存储元件的第二端子有选择地耦合到位线，以便在存储元件上产生足以把预定阻态写入该元件的电压。第一电压可采用两个不同的值来把两个不同的阻态编程到存储元件中。
文档编号H01L45/00GK1620699SQ02828147
公开日2005年5月25日 申请日期2002年12月16日 优先权日2001年12月20日
发明者G·哈斯 申请人:微米技术有限公司