专利名称：半导体装置及其制造方法
技术领域：
本发明涉及半导体装置，其中特别涉及具有存储节点的DRAM(动态随机存取存储器Dynamic Random-Access Memory)。
首先按照众所周知的技术制作
图11所示的构造。在图11所示的构造中，在硅基片1的主表面上形成传输门电极2，其上侧覆盖层间绝缘膜5。但是为了上下贯通层间绝缘膜5，设置位线接触孔和存储节点接触孔，由于其上部露出的高度与层间绝缘膜5的上面相同而分别成为位线触台(bit line pads)3和存储节点触台(storage nodepad)4。
如图12所示，形成层间绝缘膜9，覆盖上侧。如图13所示，形成光致抗蚀剂膜31，覆盖层间绝缘膜9的上侧，为了仅在位线触台的正上方的部分开口，将光致抗蚀剂膜31形成图案，然后以光致抗蚀剂膜31作为掩模蚀刻层间绝缘膜9。这样如图13所示，仅位线触台3的上面，而不是存储节点触台4的上面在纵孔的底部露出。如图14所示，除去光致抗蚀剂膜31，然后形成导电膜12，覆盖上部。导电膜12也在纵孔内部形成。然后形成绝缘膜13，覆盖在导电膜12的上面。再形成光致抗蚀剂膜32，覆盖其上部。与配置位线的图案一致地将光致抗蚀剂膜32形成图案，如图15所示，以光致抗蚀剂膜32作为掩模蚀刻绝缘膜13。绝缘膜13按照要配置位线的图案残留成形。如果再除去光致抗蚀剂膜32，以绝缘膜13作为掩模蚀刻导电膜12，则得到图16所示的构造。这样从图15中作为导电膜12的部分就可获得位线接触孔6和位线14。
如图17所示，在上侧覆盖层间绝缘膜11。然后形成光致抗蚀剂膜33，覆盖层间绝缘膜11的上侧。将光致抗蚀剂膜33形成图案，仅在存储节点触台4的正上方的部分开口。为了贯通层间绝缘膜11和层间绝缘膜9，以光致抗蚀剂膜33为掩模进行蚀刻。结果如图18所示，在纵孔底部露出存储节点触台4。如图19所示，在纵孔内埋入导电体而形成存储节点接触孔7，存储节点接触孔7和层间绝缘膜11的上侧以层间绝缘膜15覆盖。再形成光致抗蚀剂膜34，覆盖其上面。将光致抗蚀剂膜34形成图案，仅在存储节点接触孔7的正上方的部分开口。以光致抗蚀剂膜34作为掩模进行蚀刻，形成纵孔。如图20所示，在覆盖此纵孔内部的圆筒部上形成存储节点电极16，再形成绝缘膜(图中省略)以覆盖节点电极16，再形成单元板极17，覆盖此纵孔内部的绝缘膜表面和层间绝缘膜15的上面。这样就获得有圆筒状存储节点18的半导体装置。
如上所述，在传统的制造方法中如图11所示从层间绝缘膜5的上面露出位线触台3和存储节点触台4的状态到如图20所示最后完成存储节点18的状态之间总共需使用4次光致抗蚀剂膜31、32、33、34。由于至完成半导体装置的光致抗蚀剂膜的使用次数直接关系到工序数的增多和所使用的光致抗蚀剂膜材料的增加，因此希望尽量减少光致抗蚀剂膜的使用次数。
另外在传统的构造中要贯通的存储节点接触孔7的层间膜厚，即层间绝缘膜11、9的总膜厚约为600nm，由于一下子要形成的纵孔的纵横比大，为了蚀刻这样深的纵孔，存在开口径会被扩大20nm的问题。再有，这种场合的蚀刻是各向异性的干法蚀刻。
为了实现上述目的，依据本发明的半导体装置制造方法包括为了覆盖第一导电层上侧而形成层间绝缘膜的工序；为了贯通上述层间绝缘膜而同时形成多个贯通上述第一导电层上面的接触孔的工序；通过将上述多个接触孔中的一部分接触孔的上部的宽度扩大而设置第二导电层用沟的工序；以及在上述多个接触孔和上述第二导电层用沟的内部设置导电体的工序。
又，为了实现上述目的，依据本发明的半导体装置设有覆盖第一导电层上侧的层间绝缘膜，内部配置导电体的多个接触孔，以及宽度大于上述多个接触孔的第二导电层。多个接触孔贯通上述层间绝缘膜，开通到上述第一导电层的上面。第二导电层与上述多个接触孔之中的部分接触孔的上侧相连接。上述第二导电层的上面的高度与上述多个接触孔中未形成上述第二导电层的接触孔的上面的高度大致相同。
图2是依据本发明的实施例1中半导体装置制造方法的第二工序的说明图。
图3是依据本发明的实施例1中半导体装置制造方法的第三工序的说明图。
图4是依据本发明的实施例1中半导体装置制造方法的第四工序的说明图。
图5是依据本发明的实施例1中半导体装置制造方法的第五工序的说明图。
图6是依据本发明的实施例1中半导体装置制造方法的第六工序的说明图。
图7是依据本发明的实施例1中半导体装置制造方法的第七工序的说明图。
图8是依据本发明的实施例1中半导体装置制造方法的第八工序的说明图。
图9是依据本发明的实施例1中半导体装置制造方法的第九工序的说明图，也是依据本发明的实施例2中半导体装置的断面图。
图10是依据本发明的实施例3中半导体装置的断面图。
图11是根据传统技术的半导体装置制造方法的第一说明图。
图12是根据传统技术的半导体装置制造方法的第二说明图。
图13是根据传统技术的半导体装置制造方法的第三说明图。
图14是根据传统技术的半导体装置制造方法的第四说明图。
图15是根据传统技术的半导体装置制造方法的第五说明图。
图16是根据传统技术的半导体装置制造方法的第六说明图。
图17是根据传统技术的半导体装置制造方法的第七说明图。
图18是根据传统技术的半导体装置制造方法的第八说明图。
图19是根据传统技术的半导体装置制造方法的第九说明图。
图20是根据传统技术的半导体装置制造方法的第十说明图。
如图4所示，以光致抗蚀剂膜36为掩模进行蚀刻，形成位线用沟43。如图5所示，形成导电膜12，埋入在位线用沟43的内部。通过这一步，就获得了位线8。在这种状态下对上面进行CMP(化学机械抛光)处理，如图6所示的那样使层间绝缘膜露出。这时，在位线接触孔6的上侧设置的位线8的上面和存储节点接触孔7的上面在最上面露出。
如图7所示，在其上侧形成层间绝缘膜15，然后形成光致抗蚀剂膜34，覆盖其上面。将光致抗蚀剂膜34形成图案，其上要形成存储节点的地方被开口。因此，如图7所示，在与存储节点接触孔7的正上方对应的位置上光致抗蚀剂膜34成为开口形。以该光致抗蚀剂膜34为掩模蚀刻层间绝缘膜15，如图8所示，获得存储节点用的纵孔19。存储节点接触孔7的上端露出于纵孔19的底部。如图9所示，在覆盖纵孔19内部的圆筒部上形成存储节点电极16，再形成绝缘膜(图中省略)，覆盖存储节点电极16，然后形成单元板极17，覆盖该纵孔内部的绝缘膜表面和层间绝缘膜15的上面。这样，就获得具有圆筒状存储节点18的半导体装置。
在上述的制造方法中，如图11所示的那样，从层间绝缘膜5的上面露出位线触台3和存储节点触台4的状态到如图9所示最后完成存储节点18的状态之间总共只要用3次光致抗蚀剂膜35、36、34。也就是说，与按照传统的制造方法必须使用4次光致抗蚀剂膜相比，光致抗蚀剂膜的使用次数可以减少1次。
由于只要贯通层间绝缘膜11就可形成存储节点接触孔7，因此要贯通的层间绝缘膜的厚度与传统的制造方法相比，可以减少30％，从而可以减轻因蚀刻引起的开孔径扩大的问题。
在形成位线时，不是象传统的制造方法中在位线接触孔6上形成的层间绝缘膜11之中形成(参照图15、图16)，而是通过蚀刻包含作为一次形成的位线接触孔6(参照图3)的上端的一部分并加以扩大，作为位线8，因此位线8和位线触台3之间的位线接触孔6的长度与传统的制造方法相比，纵横比可以减小。这样可以更精确地进行加工。在图中由于厚度和长度都夸大进行描述，虽然大小关系不正确，纵横比的大小也许反映不真实，但是如果考虑制造方法，上述说明仍是明确的。
在上述例子中，由图5的构造变为图6的构造采用了CMP方法，也可以采用导电膜干蚀刻方法代替CMP方法。采用导电膜干蚀刻方法，也可以同时形成位线接触孔、存储节点接触孔和位线。
实施例2参照图9说明依据本发明实施例2的半导体装置。该半导体装置可作为DRAM使用，是通过实施例1中所说明的半导体装置制造方法而获得的。该半导体装置设有存储节点18和第一导电层。第一导电层包含位线触台3和存储节点触台4。在第一导电层的上侧覆盖层间绝缘膜11，为了上下贯通层间绝缘膜11，形成多个接触孔。多个接触孔通到第一导电层的上面，通过在内部设置导电体分别形成位线接触孔6和存储节点接触孔7。但位线接触孔6连接于第一导电层内的位线触台3，而存储节点接触孔7连接于第一导电层内的存储节点触台4。在位线接触孔6的上例配置位线8作为第二导电层。位线8的宽度比位线接触孔6要宽。并且，位线8的上面与存储节点接触孔7的上面高度大致相等。
上述的构造，也可以采用在实施例1中所说明的半导体装置的制造方法而获得。也就是说，可以用比按照传统的制造方法少的光致抗蚀剂膜的使用次数进行制造，因此可以获得以较少工序进行制造的半导体装置。因此与传统的制造方法相比，可以廉价、迅速地制造。
实施例3在本发明的实施例3中，以可用实施例1中所说明的半导体装置的制造方法制造的其它半导体装置的构造为例进行说明。在实施例1中所说明的半导体装置的制造方法也可适用于图10所示的构造。图10所示的半导体装置在某些层上设有第一布线101，在第一布线101的上方隔着层间绝缘膜106配置第二布线102。第二布线102的一部分和第一布线101的一部分通过贯通层间绝缘膜106的第一通路孔104a进行电气连接。在第二布线102的上方隔着层间绝缘膜107配置第三布线103。第三布线103的一部分通过贯通层间绝缘膜107的第二通路孔105a与第二布线102的一部分进行电气连接。并且，第三布线103的另一部分通过贯通层间绝缘膜107的第二通路孔105b和贯通层间绝缘膜106的第一通路孔104b与第一布线101的一部分进行电气连接。第二通路孔105b的下端不间隔布线层而直接与第一通路孔104b的上端连接。从第一布线101上面开始到第二布线102上面的高度T1和到第一通路孔104b上面的高度T2大致相同。
这样，采用实施例1中所说明的半导体装置的制造方法可以形成第二布线。并且，采用这种半导体装置的构造，在进行如图10所示的第一布线101和第三布线103那样、上下距离较远的导电层之间的电气连接时，其间不需特别设计其它的导电层，而可通过各接触孔之间的直接连接实现电气连接，因此能以较小的空间实现连接。
再有，图10所示的半导体装置的构造也适用于存储器件、逻辑器件和混合器件的铜布线等。
依据本发明的半导体装置的制造方法，光致抗蚀剂膜的使用次数比传统的制造方法可以减少。另外在一道工序中贯通的层间绝缘膜的厚度比传统的制造方法小，从而可以减轻因蚀刻引起的开孔径扩大的问题。另外在半导体装置中采用本发明的构造，就能够采用上述制造方法制成半导体装置。也就是说，能够用比传统的制造方法少的光致抗蚀剂膜的使用次数进行制造，从而实现能以较少工序制造的半导体装置。
权利要求
1.一种半导体装置的制造方法，包括为了覆盖第一导电层的上侧而形成层间绝缘膜的工序；贯通所述层间绝缘膜，同时形成多个连通到所述第一导电层的上面的接触孔的工序；通过将所述多个接触孔中的一部分接触孔的上部扩宽而形成第二导电层用沟的工序；以及在所述多个接触孔和所述第二导电层用沟的内部配置导电体的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于所述第一导电层包含位线触台和存储节点触台；所述多个接触孔包含连通到所述位线触台的上面的位线接触孔和连通到所述存储节点触台上面的存储节点接触孔；所述多个接触孔中的所述一部分接触孔是所述位线接触孔，所述第二导电层用沟是用以形成位线的沟。
3.一种半导体装置，其中设有覆盖第一导电层的上侧的层间绝缘膜；贯通所述层间绝缘膜而连通到所述第一导电层的上面的、内部配有导电体的多个接触孔；以及与所述多个接触孔中的一部分接触孔的上侧相连接的、其宽度大于所述多个接触孔的第二导电层；所述第二导电层的上面和所述多个接触孔中未形成所述第二导电层的那些接触孔的上面具有大致相同的高度。
4.如权利要求3所述的半导体装置，其特征在于所述第一导电层包含位线触台和存储节点触台，所述多个接触孔包含与所述位线触台的上面连接的位线接触孔和与所述存储节点触台的上面连接的存储节点接触孔；所述多个接触孔中设有所述第二导电层的接触孔是所述位线接触孔，所述第二导电层是位线。
全文摘要
一种半导体装置的制造方法，包括形成将作为第一导电层的位线触台(3)和存储节点触台(4)的上侧覆盖的层间绝缘膜(11)的工序；贯通所述层间绝缘膜(11)而同时形成连通于所述第一导电层的上面的多个接触孔的工序；通过将所述多个接触孔中一部分接触孔的上部扩宽而形成第二导电层用沟的工序；以及在所述多个接触孔和所述第二导电层用沟的内部配置导电体的工序。如此，就获得了位线接触孔(6)、存储节点接触孔(7)和作为第二导电层的位线(8)。
文档编号H01L21/8242GK1467825SQ03106649
公开日2004年1月14日 申请日期2003年2月24日 优先权日2002年6月17日
发明者横山雄一 申请人:三菱电机株式会社