专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件及其制造方法，在该半导体器件中，元件与布线通过硅化物膜相互连接。特别地，本发明涉及含有在低电压下工作的晶体管和在高电压下驱动的晶体管的半导体器件，如闪存，并涉及该半导体器件的制造方法。
背景技术：
半导体器件如闪存，由混合安装的在5V低压下工作的低压晶体管和在大约20V高压下工作的高压晶体管构成。
图1是显示传统半导体器件中高压晶体管和布线的连接部分的剖视图。下面参考图1，对传统半导体器件的制造方法进行说明。
首先，在半导体基片10的预确定部位处形成沟槽。用绝缘材料如SiO2(氧化硅)填充该沟槽，从而形成元件绝缘膜11。然后对半导体基片10的表面进行氧化，从而形成栅绝缘膜(未显示)。在栅绝缘膜上，以预先确定的模式形成栅电极12。
之后，以栅电极12作为掩模，将相对低浓度的杂质引入到半导体基片10的表面，从而形成轻掺杂漏(LDD)层13。该LDD层13在栅电极12的两侧上形成，但图1中只显示了一个LDD层13。
在半导体基片10的整个上表面上，形成例如SiO2的绝缘膜。对该绝缘膜进行各向异性蚀刻，使之只存在于栅电极12的两侧作为侧壁14。
在半导体基片10的整个上表面上，沉积一层例如SiO2的绝缘材料，从而形成夹层绝缘膜15。栅电极12、LDD层13、元件绝缘膜11和类似物均由该夹层绝缘膜15覆盖。
随后，用光刻对夹层绝缘膜15进行选择性蚀刻，从而形成到达LLD层13的接触孔15h。然后，通过该接触孔15h将高浓度的杂质离子注入(ion-implanted)到半导体基片10的表面，从而形成源/漏层13a。
然后，用电导体如金属填充接触孔15h，从而形成接触栓15a。随后，在夹层绝缘膜15上形成金属膜，而后用光刻使之成型，从而形成布线16。
在以这种方式制造的半导体器件中，晶体管的耐电压与源/漏层13a和栅电极12之间的距离相关。该距离越长，晶体管的耐电压越高。
近些年，半导体器件小型化的趋势以日益加速。伴随着小型化，布线与栅电极和源/漏层中任何一个之间的接触部分的面积也要减小。因此，为了进一步提高接触部分的性能，现已开始使用通过硅化物处理而形成的硅化物膜。
图2是显示另一个传统半导体器件实例的剖视图。下面参考图2，对传统的包括硅化物处理的半导体器件制造方法进行说明。
首先，将高浓度的杂质离子注入到半导体基片20的元件绝缘区域内，从而形成用于元件绝缘的杂质区域21。对元件绝缘区域内的半导体基片20的表面进行氧化，从而形成元件绝缘膜22。
然后，对元件区域内的半导体基片20的表面进行氧化，从而形成栅绝缘膜(未显示)。在栅绝缘膜上，以预先确定的模式形成多晶硅栅电极23。随后，以栅电极23作为掩模，将低浓度的杂质离子注入到半导体基片20内，从而形成LDD层24。该LDD层24在栅电极23的两侧上形成。
然后在半导体基片20的整个上表面上，形成作为硅化物区的SiN(氮化硅)膜25，并以预先确定的形状将之构图。然后，通过SiN膜25的开口将高浓度的杂质离子注入到每一个LDD层24内，从而形成源/漏层24a。在半导体基片20的整个上表面上，形成例如钴和钨的金属膜，然后对其进行热处理，从而在栅电极23和源/漏层24a的表面上分别形成硅化物膜26a和26b。而后通过蚀刻将未反应的金属膜区域除去。
随后，在整个半导体基片20的上表面上沉积一层例如SiO2的绝缘膜，从而形成夹层绝缘膜27。且在夹层绝缘膜27中，形成到达源/漏层24a的接触孔27h，用导电材料填充该接触孔从而形成接触栓27a。
然后，在夹层绝缘膜27上形成金属膜，并用光刻使之成型，从而形成布线28。以这种方式，半导体器件便完成了。
然而，发明者会考虑，在上述半导体器件的传统制造方法中会存在下面所示的问题。
在图2所示的半导体器件中，晶体管的耐电压与栅电极23和源/漏层24a之间的距离相关。另一方面，当通过光刻在夹层绝缘膜27中形成接触孔27h时，边际b是掩模对准所必需的。因此，硅化物膜26b的尺寸需要大于接触孔27h末端c的尺寸。因此，在传统的半导体器件制造方法中，晶体管的尺寸会由于掩模对准所需的边际b而增加，也就是说，会由于源/漏层24a的边缘与接触栓27a之间的距离而增加，从而限制了半导体器件密集度的提高。
发明内容
根据上面的问题，本发明的目的在于提供一种半导体器件及其制造方法，其中该半导体器件在栅电极或源/漏层上含有硅化物膜，且相对于传统的半导体器件而言，允许密集度的进一步提高。
上述问题是通过如下的半导体器件而解决的，该半导体器件包括半导体基片；在该半导体基片上形成的栅电极；通过将低浓度的杂质引入到栅电极每一侧的半导体基片内而形成的低浓度杂质层；至少在低浓度杂质层上形成的第一绝缘膜；设置在第一绝缘膜上使低浓度杂质层部分暴露的开口；通过将浓度高于低浓度杂质层的杂质引入到低浓度杂质层而形成的源/漏层，引入位置与开口对准；通过对源/漏层表面进行硅化处理而形成的硅化物层；在半导体基片上形成的第二绝缘膜，其覆盖栅电极和第一绝缘膜；在与第二绝缘膜的开口对准的位置处形成的宽度比该开口更大的接触孔，该接触孔从第二绝缘膜的上表面经开口到达源/漏层；通过用电导体填充接触孔而形成的接触栓；和在第二绝缘膜上形成的布线，其通过接触栓与硅化物膜相连。
在本发明中，源/漏层在与第一绝缘膜开口对准的位置处形成。在本发明中，第一绝缘膜(硅化物区)开口的宽度小于接触孔的宽度，且源/漏层上的硅化物膜和接触栓通过该开口相互连接。因此，栅电极与源/漏层之间的距离能够最小化，从而在保证所需耐电压的同时，允许半导体器件密集度的上升。
上述问题能够通过如下的半导体器件制造方法而解决，该制造方法包括如下步骤在半导体基片上形成栅电极；以栅电极作为掩模，将低浓度的杂质引入到半导体基片内，从而形成低浓度杂质层；在半导体基片和栅电极上形成第一绝缘膜，并通过对第一绝缘膜进行构图而形成使低浓度杂质层部分暴露的开口；通过开口将浓度高于低浓度杂质层的杂质引入到低浓度杂质层中，从而形成源/漏层；通过对开口内的源/漏层表面进行硅化处理而形成硅化物膜；在半导体基片的整个上表面上形成第二绝缘膜；通过蚀刻第二绝缘膜形成宽度比第一绝缘膜的开口更大的并使硅化物膜暴露的接触孔；用电导体填充该接触孔形成接触栓；和在第二绝缘膜上形成布线，该布线通过接触栓与硅化物膜电连接。
在本发明中，源/漏层是通过将高浓度的杂质经过第一绝缘膜的开口引入到低浓度杂质层中而形成的。因此，源/漏层的尺寸与该开口的尺寸几乎相同。
随后，在半导体基片上形成第二绝缘膜，并通过蚀刻第二绝缘膜形成宽度大于第一绝缘膜开口的接触孔。此时，如果蚀刻在如下条件下进行，即第二绝缘膜的蚀刻速度高于第一绝缘膜的蚀刻速度的话，则第一绝缘膜将难以蚀刻。因此，开口内的空间便成为了基片侧面上的接触孔的末端。
结果，接触孔与源/漏层之间的距离几乎为零，从而接触孔与栅电极之间的距离比传统的半导体器件减小了。这便使得半导体器件能够高度地集成。
此外，上述问题还可以通过如下的半导体器件而解决，该半导体器件包括半导体基片；在半导体基片上形成的栅电极；通过将低浓度杂质引入到栅电极每一侧的半导体基片内而形成的低浓度杂质层；在低浓度杂质层和栅电极上形成的第一绝缘膜；设置在第一绝缘膜内的开口，该开口使栅电极部分地暴露；通过对开口内的栅电极表面进行硅化处理而形成的硅化物膜；在半导体基片上形成的第二绝缘膜，其覆盖栅电极和第一绝缘膜；从第二绝缘膜的上表面到达低浓度杂质层的接触孔；通过将浓度高于低浓度杂质层的杂质引入到低浓度杂质层内而形成的源/漏层，其引入位置与该接触孔对准；通过用电导体填充接触孔而形成的接触栓；和在第二绝缘膜上形成的布线，其与源/漏层通过接触栓电连接。
在本发明中，硅化物膜是以第一绝缘膜作为硅化物区而在栅电极上形成的。并形成了从第二绝缘膜的上表面(夹层绝缘膜)到达低浓度杂质层的接触孔。源/漏层是通过将高浓度的杂质经过接触孔引入到低浓度杂质层中而形成的。因此，接触孔与源/漏层边缘之间的距离几乎为零，从而实现了半导体器件密集度的上升。
再进一步，上述问题能够通过如下的半导体器件制造方法而加以解决，该方法包括如下步骤在半导体基片上形成栅电极；以栅电极作为掩模，将低浓度的杂质引入到半导体基片内而形成低浓度杂质层；在整个半导体基片的上表面上形成第一绝缘膜，然后通过对第一绝缘膜进行构图而形成使栅电极部分暴露的开口；通过对开口内栅电极的表面进行硅化处理而形成硅化物膜；在整个半导体基片的上表面上形成第二绝缘膜；形成从第二绝缘膜的上表面到达低浓度杂质层的接触孔；通过将浓度高于低浓度杂质层的杂质经过接触孔引入到低浓度杂质层内而形成源/漏层；通过用电导体填充接触孔而形成接触栓；和在第二绝缘膜上形成布线，该布线通过接触栓与源/漏层电连接。
在本发明中，硅化物膜是通过以第一绝缘膜作为硅化物区而在栅电极上形成的。在第二绝缘膜(夹层绝缘膜)形成之后，形成了接触孔，其从第二绝缘膜的上表面到达低浓度杂质层。之后，将高浓度的杂质通过接触孔引入到低浓度杂质层中，从而形成源/漏层。因此，接触孔与源/漏层边缘之间的距离几乎为零，从而实现了半导体器件密集度的上升。
图1是显示传统半导体器件中高压晶体管与布线连接部分的剖视图。
图2是显示传统半导体器件另一实例的剖视图。
图3A-3D是显示根据本发明第一个实施例的半导体器件制造方法的剖视图。
图4是概要显示SiN膜的开口和接触孔的形状实例的顶视图。
图5A-5I是显示制造既含有低压晶体管又含有高压晶体管的半导体器件的方法实例的剖视图，其应用的是第一实施例的半导体器件制造方法。
图6A和6B的视图每一个都显示了在第一实施例中高压晶体管形成区域内每一个开口的形状实例。
图7A-7D的视图每一个都显示了在第一实施例中高压晶体管形成区域内每一个接触孔的形状实例。
图8A-8D是显示根据本发明第二实施例的半导体器件制造方法的剖视图。
图9是概要显示接触孔形状实例的顶视图。
图10A-10L是显示制造既含有低压晶体管又含有高压晶体管的半导体器件的方法实例的剖视图，其应用的是第二实施例的半导体器件制造方法。
图11A-11B是顶视图，每一个都显示了第二实施例中每个接触孔的形状实例。
具体实施例方式
下面，参考附图对本发明的实施例进行说明。
(第一实施例)
图3A-3D是以制造顺序显示根据本发明第一实施例的半导体器件制造方法的剖面图。
首先，如图3A所示，在半导体基片30的元件绝缘区域内形成一个沟槽。用绝缘材料如SiO2充填该沟槽，从而形成元件绝缘膜31。然后对元件区域内半导体基片30的表面进行氧化，从而形成栅绝缘膜(未显示)。在该栅绝缘膜上，以预先确定的模式形成多晶硅栅电极32。
随后，以栅电极32作为掩膜，将低浓度的杂质离子注入到半导体基片30的表面内，从而形成LDD层33。在半导体基片30的整个上表面上，形成厚度为例如115nm的作为硅化物区的SiN膜34。通过光刻将SiN膜34构图为预先确定的形状，从而形成使LDD层33部分暴露的开口34a和使栅电极32部分暴露的开口34b。开口34a的宽度为例如180nm，而开口34b的尺寸为例如360nm×360nm。注意，硅化物区可以使用例如由厚度为15nm的SiO2层(下层)和厚度为100nm的SiN层(上层)构成的双层膜。
在本实施例中，在形成SiN膜34的开口34a时，不需要考虑形成接触孔所需的掩模对准边际。换言之，开口34a可以设定为连接接触栓和源/漏层所需的最小尺寸，在下面将对此进行说明。
如图3B所示，通过SiN膜34的开口34a将高浓度的杂质离子注入到LDD层33的表面内，从而形成源/漏层33a。之后，在半导体基片30的整个上表面上形成例如钴或钨的金属膜，并对其进行热处理。这导致金属膜中的金属原子与栅电极32表面的和LDD层33内的硅原子相互发生反应，从而在LDD层33和栅电极32上分别形成硅化物膜36a和36b。然后，通过蚀刻将未反应的金属膜部分除去。
如图3C所示，在半导体基片30的整个上表面上，形成了由绝缘材料如SiO2构成的厚度为例如650nm的夹层绝缘膜37。然后，通过光刻对该夹层绝缘膜37进行蚀刻，从而形成到达源/漏层33上硅化物膜36a的接触孔37h。在本实例中，接触孔37h在与SiN膜34的开口34a对准的位置处形成，且接触孔37h的尺寸是考虑到掩模对准边际而确定的。特别地，接触孔37h的尺寸设定得比SiN膜34的开口34a要大出用于掩模对准的边际尺寸。当夹层绝缘膜37在如下条件下进行蚀刻时，即对SiO2和SiN具有较高的蚀刻选择性，则SiN膜34将难以蚀刻，且接触孔37h的末端位置通过自对准(self-aligningly)确定(也就是，在SiN膜34的开口34a位置)。
接着，如图3D所示，用金属如钨(W)填充接触孔37h，从而形成接触栓37a。特别地，在半导体基片30的整个上表面上，依次形成厚度为例如40nm的钛(Ti)膜和厚度为例如15nm的氮化钛(TiN)膜，且接触孔37h内的壁表面和底表面被Ti膜和TiN膜覆盖。然后，在半导体基片30的整个上表面上沉积钨，从而接触孔37h被钨填充，且在夹层绝缘膜37上形成钨膜。然后，用化学机械抛光(CMP)对钨膜、Ti膜和TiN膜进行抛光和去除，直至暴露出夹层绝缘膜37为止。接触孔37h内余留的钨、Ti膜和TiN膜便构成了接触栓37a。
如顶视4所示，例如，SiN膜34的开口34a作为平行于栅电极32的割缝而形成，且接触孔37h设置为与割缝34a保持恒定间隔。
然后，在夹层绝缘膜37上形成金属膜。该金属膜为层压膜，包括例如厚度为20nm的Ti膜、厚度为50nm的TiN膜、厚度为500nm的铝(Al)膜和厚度为100nm的TiN膜，它们以此顺序进行层压。然后用光刻对该金属膜进行构图，从而形成布线。该布线中预先确定的布线连线38通过接触栓37a和硅化物膜36a与源/漏层33a电连接。这样便完成了该半导体器件。
在本实施例中，利用SiN膜34的开口34a作为硅化物区，接触孔37h的末端位置可以通过自对准而确定。因此，栅电极32与源/漏层33a之间的距离与形成接触孔37h所需的校准边际无关。因此，源/漏层33a与栅电极32之间的距离可以做得很小，从实现了半导体器件密集度的提高。在本实施例中，因为源/漏层33a与栅电极32通过硅化物膜36a而电连接，所以接触性能优越。
图5A-5I是显示制造既含有低压晶体管又含有高压晶体管的半导体器件的方法实例的剖视图，其应用的是第一实施例的半导体器件制造方法。
首先，如图5A所示，在P-型硅半导体基片40的元件绝缘区域内形成沟槽。用绝缘材料如SiO2填充该沟槽，从而形成元件绝缘膜41。注意，除了上述的浅沟槽绝缘(STI)之外，元件绝缘膜也可以通过硅的局部氧化(LOCOS)而形成。
随后，将P-型杂质或N-型杂质选择性地引入到形成N-沟道低压晶体管的区域、形成P-沟道低压晶体管的区域和形成P-沟道高压晶体管的区域内，从而分别形成P壁42a、N壁42b和N壁42c。
然后，对元件区域内的半导体基片40的表面进行氧化，从而形成栅绝缘膜(未显示)。在N-沟道高压晶体管的形成区域、N-沟道低压晶体管的形成区域、P-沟道低压晶体管的形成区域、P-沟道高压晶体管的形成区域的栅绝缘膜上，分别以预先确定的模式形成栅电极43a、43b、43c和43d。
随后，以栅电极43a作为掩模，将低浓度的N-型杂质引入到半导体基片40的表面，从而形成N-沟道高压晶体管的LDD层44a。进一步，以栅电极43b作为掩模，将低浓度的N-型杂质引入到P壁42a的表面，从而形成N-沟道低压晶体管的LDD层44b。
类似地，以栅电极43c作为掩模，将低浓度的P-型杂质引入到N壁42b的表面，从而形成P-沟道低压晶体管的LDD层44c。进一步，以栅电极43d作为掩模，将低浓度的P-型杂质引入到N壁42c的表面，从而形成P-沟道高压晶体管的LDD层44d。
随后，如图5B所示，在半导体基片40的整个上表面上形成SiO2膜45，进一步在上面形成作为硅化物区的SiN膜46。在本实施例中，栅电极43b和43c其中每一个的两侧的侧壁都是由SiO2膜45和SiN膜46形成的，但是该侧壁也能够仅用SiO2膜和SiN膜中的任意一种形成。
随后，在SiN膜46上形成光致抗蚀剂膜，并对其进行暴露和扩展，从而形成覆盖未形成硅化物膜区域的抗蚀膜47，如图5C所示。以抗蚀膜47作为掩模，对SiN膜46和SiO2膜45进行各向异性蚀刻。
通过该各向异性蚀刻，暴露出低压晶体管的栅电极43b和43c及低压晶体管的LDD层44b和44c，且每个LDD层44a的一部分、N-沟道高压晶体管栅电极43a的一部分、每个LDD层44d的一部分和P-沟道高压晶体管栅电极43d的一部分，分别通过抗蚀膜47的开口47a、47b、47c和47d而加以暴露。在栅电极43b和43c每一个的侧面上，形成了由SiO2膜45和SiN膜46构成侧壁(自对准的侧壁)48。
如图6A和6B所示，将开口47a(或开口47c)加工成多个沿栅电极43a(43d)排列的矩形，或者作为选择，加工成沿栅电极43a(43d)成形的割缝。
在除去抗蚀膜47之后，如图5D所示，便形成了光致抗蚀剂膜49，其覆盖P-沟道低压晶体管的形成区域和P-沟道高压晶体管的形成区域。然后，以SiN膜46和侧壁48作为掩模，将高浓度的N-型杂质分别离子注入到N-沟道高压晶体管和N-沟道低压晶体管的LDD层44a和44b，从而分别形成源/漏层50a和50b。然后，除去该抗蚀膜49。
随后，如图5E所示，形成光致抗蚀剂膜51，其覆盖N-沟道低压晶体管的形成区域和N-沟道高压晶体管的形成区域。然后，以SiN膜46和侧壁48作为掩模，将P-型杂质分别离子注入到P-沟道低压晶体管和P-沟道高压晶体管的LDD层44c和44d，从而分别形成源/漏层50c和50d。然后，除去该抗蚀膜51。
在半导体基片40的整个上表面上形成例如钴或钨的金属膜，并对其进行热处理。这导致金属膜中的金属原子与硅膜中的硅原子在金属膜与硅膜相互接触的部分发生相互反应，从而分别在源/漏层50a、50b、50c和50d及栅电极43a、43b、43c和43d上形成了硅化物膜52a、52b、52c、52d、53a、53b、53c和53d，如图5F所示。然后通过蚀刻将未反应的金属膜部分除去。
随后，如图5G所示，在半导体基片40的整个上表面上形成SiO2膜，作为夹层绝缘膜54。
之后，如图5H所示，通过光刻形成接触孔54h，其从夹层绝缘膜54的上表面到达硅化物膜52a、52b、52c和52d。在本实例中，在高压晶体管的形成区域内，接触孔54h的尺寸设定得要比作为硅化物区的SiN膜46的开口大出掩模对准的边际尺寸。从而，接触孔的末端位置自对准地设定在相应的SiN膜46开口的位置。高压晶体管形成区域内的每个接触孔54h都是，例如如图7A-7D所示，割缝形状或者被构图为沿栅电极43a(或栅电极43d)排列的矩形。
如图5I所示，用金属如钨填充接触孔54h，从而分别形成接触栓55a、55b、55c和55d。然后在夹层绝缘膜54上形成金属膜，例如该金属膜包括Ti层、TiN层、Al层和TiN层，它们以此顺序进行层压。然后，通过光刻对金属膜进行构图，从而形成布线。布线中特殊的布线连线56a、56b、56c和56d通过接触栓55a、55b、55c和55d与源/漏层50a、50b、50c和50d电连接。
如上所述，本实施例的半导体器件制造方法能够用于制造含有混合安装的低压晶体管和高压晶体管的半导体器件。同样在本实例中，源/漏层和每个高压晶体管栅电极之间的距离能够做得更小，从而能够实现提高半导体器件密集度的效果。
(第二实施例)图8A-8D是按照制造顺序显示本发明第二实施例半导体器件制造方法的剖视图。
首先，如图8A所示，在半导体基片60的元件绝缘区域内形成沟槽，然后用绝缘材料如SiO2填充沟槽，从而形成元件绝缘膜61。之后，对元件区域内的半导体基片60的表面进行氧化，从而形成栅绝缘膜(未显示)。在栅绝缘膜上，以预先确定的模式形成多晶硅栅电极62。
随后，以栅电极62作为掩模，将低浓度的杂质离子注入到半导体基片60的表面内，从而形成LDD层63。在半导体基片60的整个上表面上，形成厚度为例如115nm的作为硅化物区的SiN膜64。通过光刻将SiN膜64加工成预先确定的形状，从而形成使栅电极62部分暴露的开口64a。
随后，在半导体基片60的整个上表面上形成例如钴或钨的金属膜，然后对其进行热处理。从而，如图8B所示，在栅电极62上形成硅化物膜66。然后除去未反应的金属膜部分。
在半导体基片60的整个上表面上，由绝缘材料如SiO2形成厚度为例如650nm的夹层绝缘膜67。然后用该夹层绝缘膜67覆盖栅电极62、SiN膜64和类似物。
随后，如图8C所示，通过光刻形成接触孔67h，其从夹层绝缘膜67的上表面到达LDD层63。然后将高浓度的杂质通过接触孔67h离子注入到LDD层63的表面，从而形成源/漏层63a。在本实例中，如图9所示，每个接触孔67h都被加工为矩形，且形成的多个接触孔67h沿着栅电极62排列。
随后，如图8D所示，用金属如钨填充接触孔67h，从而形成接触栓67a。特别地，在半导体基片60的整个上表面上，依次形成厚度为例如40nm的Ti膜和厚度为例如15nm的TiN膜，且该Ti膜和TiN膜覆盖接触孔67h内的壁表面和底部表面。之后，将钨沉积在半导体基片60的整个上表面上，从而用钨填充接触孔67h，并在夹层绝缘膜67上形成钨膜。用CMP去除钨膜、Ti膜和TiN膜，直到夹层绝缘膜67暴露出来为止。接触栓67a由余留在接触孔67h内的钨、Ti膜和TiN膜构成。
之后，在夹层绝缘膜67上形成金属膜。该金属膜为层压膜，例如包括厚度为20nm的Ti膜、厚度为50nm的TiN膜、厚度为500nm的Al膜和厚度为100nm的TiN膜，它们以此顺序依次层压。然后用光刻对金属膜进行构图，从而形成布线。布线中预先确定的布线连线68通过接触栓67a与源/漏层63a电连接。该半导体器件便这样完成了。
在本实施例中，在SiN膜64和夹层绝缘膜67形成之后，接触孔67h是通过对夹层绝缘膜67和SiN膜64进行蚀刻而形成的。源/漏层63a是通过接触孔67h将杂质引入到LDD层63a而形成的。因此，源/漏层63a的尺寸与作为硅化物区的SiN膜64的开口相同。因此，源/漏层63a和栅电极62之间的距离能够做得比传统的更小，从而能够实现半导体器件密集度的提高。
图10A-10L是显示制造既含有低压晶体管又含有高压晶体管的半导体器件的方法实例的剖视图，其应用的是第二实施例的半导体器件制造方法。
首先，如图10A所示，在P-型硅半导体基片70的元件绝缘区域内形成沟槽。用绝缘材料如SiO2填充该沟槽从而形成元件绝缘膜71。
随后，将P-型杂质或N-型杂质选择性地引入到N-沟道低压晶体管的形成区域、P-沟道低压晶体管的形成区域和P-沟道高压晶体管的形成区域内，分别形成P壁72a、N壁72b和N壁72c。
然后对元件区域内的半导体器件70的表面进行氧化，从而形成栅绝缘膜(未显示)。在栅绝缘膜上，在N-沟道高压晶体管的形成区域、N-沟道低压晶体管的形成区域、P-沟道低压晶体管的形成区域和P-沟道高压晶体管的形成区域内，分别以预先确定的模式形成多晶硅栅电极73a、73b、73c和73d。
随后，以栅电极73a作为掩模，将N-型杂质引入到半导体基片70的表面，从而形成N-沟道高压晶体管的LDD层74a。进一步，以栅电极73b作为掩模，将N-型杂质引入到P壁72a的表面，从而形成N-沟道低压晶体管的LDD层74b。
类似地，以栅电极73c作为掩模，将P-型杂质引入到N壁72b的表面，从而形成P-沟道低压晶体管的LDD层74c。进一步，以栅电极73d作为掩模，将P-型杂质引入到N壁72c的表面，从而形成P-沟道高压晶体管的LDD层74d。
如图10B所示，SiO2膜75在半导体基片70的整个上表面上形成，并且在其上进一步形成作为硅化物区的SiN膜76。
随后，在SiN膜76上形成光致抗蚀剂膜，并对其进行暴露和扩展从而形成覆盖未形成硅化物膜区域的抗蚀膜77，如图10C所示。以抗蚀膜77作为掩模，对SiN膜76和SiO2膜75进行各向异性蚀刻。
通过该各向异性蚀刻，低压晶体管的栅电极73b和73c便暴露出来，且N-沟道高压晶体管栅电极73a的一部分和P-沟道高压晶体管栅电极73d的一部分也分别通过抗蚀膜77内的开口77a和7b而暴露出来。在每个栅电极73b和73c的侧面上，形成由SiO2膜75和SiN膜76构成的侧壁78。
在除去抗蚀膜77之后，如图10D所示，便形成了光致抗蚀剂膜79，其覆盖了P-沟道低压晶体管的形成区域和P-沟道高压晶体管的形成区域。然后以SiN膜76和侧壁78作为掩模，将高浓度的N-型杂质离子注入到N-沟道低压晶体管形成区域的LDD层74b中，从而形成源/漏层80b。然后除去抗蚀层79。
随后，如图10E所示，形成光致抗蚀剂膜81，其覆盖N-沟道低压晶体管的形成区域和N-沟道高压晶体管的形成区域。然后以SiN膜76和侧壁78作为掩模，将P-型杂质离子注入到P-沟道低压晶体管形成区域的LDD层74c中，从而形成源/漏层80c。而后除去该抗蚀膜81。
在半导体基片70的整个上表面上，形成例如钴或钨的金属膜，并对其进行热处理。这导致金属膜中的金属原子和硅膜中的硅原子在金属膜与硅膜相互接触的地方相互发生反应，从而在栅电极73a、73b、73c和73d上分别形成硅化物膜82a、82b、82c和82d，并在源/漏层80b和80c上分别形成硅化物膜83b和83c，如图10F所示。而后通过蚀刻除去未反应的金属膜部分。
接着，如图10G所示，在半导体基片70的整个上表面上，形成SiO2膜作为夹层绝缘膜84。
之后，如图10H所示，在夹层绝缘膜84上形成光致抗蚀剂膜85，对其进行暴露和扩展从而设置开口，该开口的位置对应于N-沟道低压晶体管源/漏层80b上的硅化物膜83b和P-沟道低压晶体管源/漏层80c上的硅化物膜83c。通过该开口对夹层绝缘膜84进行各向异性蚀刻，从而形成到达N-沟道低压晶体管形成区域上硅化物膜83b的和P-沟道低压晶体管形成区域上硅化物膜83c的接触孔85h。而后除去该抗蚀膜85。
随后，如图10I所示，在夹层绝缘膜84上形成光致抗蚀剂膜86，对其进行暴露和扩展从而设置开口，该开口的位置对应于N-沟道高压晶体管的LDD层74a和P-沟道高压晶体管的LDD层74d。通过该开口对夹层绝缘膜84进行各向异性蚀刻，从而形成到达N-沟道高压晶体管LDD层74a的和P-沟道高压晶体管LDD层74d的接触孔86h。而后除去该抗蚀膜86。
在此过程中，例如如图11A所示，每个接触孔86h都可以呈矩形，且该接触孔可以沿着栅电极82a(或者栅电极82d)排列。作为选择，如图11B所示，接触孔86h可以呈沿栅电极82a(或者栅电极82d)扩展的割缝形状。
随后，如图10J所示，在夹层绝缘膜84上形成光致抗蚀剂膜87，对其进行暴露和扩展从而设置开口，该开口的位置对应于N-沟道高压晶体管的形成区域。然后通过接触孔86h将高浓度的N-型杂质引入到LDD层74a中，从而形成源/漏层88a。而后除去该抗蚀膜87。
随后，如图10K所示，在夹层绝缘膜84上形成光致抗蚀剂膜89，对其进行暴露和扩展从而设置开口，该开口的位置对应于P-沟道高压晶体管的形成区域。然后通过接触孔86h将高浓度的P-型杂质引入到LDD层74d中，从而形成源/漏层88d。而后除去该抗蚀膜89。
如图10L所示，用金属如钨填充接触孔85h和86h，从而分别形成接触栓90a、90b、90c和90d。之后，在夹层绝缘膜84上形成金属膜，其包括例如Ti层、TiN层、Al层和TiN层，这些层以此顺序进行层压。通过光刻将金属膜构图，从而形成布线。在布线中，预先确定的布线连线91a单独通过接触栓90a与N-型高压晶体管的源/漏层88a连接。布线连线91b单独通过接触栓90b和硅化物膜83b与N-型低压晶体管的源/漏层88b连接。布线连线91c单独通过接触栓90c和硅化物膜83c与P-型低压晶体管的源/漏层88c连接。布线连线91d单独通过接触栓90d与P-型高压晶体管的源/漏层88d连接。
如上所述，本实施例的半导体器件制造方法能够作为含有混合安装的低压晶体管和高压晶体管的半导体器件的制造方法。同时在本实例中，每个源/漏层和高压晶体管的栅电极之间的距离能够制得很小，从而能够实现半导体器件密集度提高的效果。
权利要求
1.一种半导体器件，包括半导体基片；栅电极，其在半导体基片上形成；低浓度杂质层，其通过将杂质以低浓度引入到半导体基片中而在栅电极的每一侧上形成；第一绝缘膜，其至少在低浓度杂质层上形成；开口，其设置在第一绝缘膜上以使低浓度杂质层一部分暴露；源/漏层，其通过将浓度高于低浓度杂质层的浓度的杂质在与开口对准的位置处引入到低浓度杂质层而形成；硅化物膜，其通过对源/漏层的表面进行硅化处理而形成；第二绝缘膜，其在半导体基片上形成以覆盖栅电极和第一绝缘膜；接触孔，其宽度大于开口，位置在第二绝缘膜中与开口对准，且该接触孔从第二绝缘膜的上表面经过开口到达源/漏层；接触栓，其通过用电导体填充接触孔而形成；和布线，其在第二绝缘膜上形成，并通过接触栓与硅化物膜电连接。
2.根据权利要求1的半导体器件，其中第一绝缘膜由氮化硅构成，而第二绝缘膜由氧化硅构成。
3.一种半导体器件的制造方法，包括如下步骤在半导体基片上形成栅电极；以栅电极作为掩模，将杂质以低浓度引入到半导体基片而形成低浓度杂质层；在半导体基片和栅电极上形成第一绝缘膜，并通过对第一绝缘膜进行构图而形成使低浓度杂质层一部分暴露的开口；通过开口将浓度高于低浓度杂质层浓度的杂质引入到低浓度杂质层而形成源/漏层；通过对开口内的源/漏层表面进行硅化处理而形成硅化物膜；在半导体基片的整个上表面上形成第二绝缘膜；通过蚀刻第二绝缘膜形成宽度大于第一绝缘膜的开口并使硅化物膜暴露的接触孔；通过用电导体填充接触孔而形成接触栓；和在第二绝缘膜上形成布线，该布线通过接触栓与硅化物膜电连接。
4.根据权利要求3的半导体器件制造方法，其中第一绝缘膜由氮化硅构成，而第二绝缘膜由氧化硅形成。
5.根据权利要求3的半导体器件制造方法，其中在形成接触孔时，第二绝缘膜在第一绝缘膜和第二绝缘膜的高蚀刻选择性条件下被蚀刻。
6.根据权利要求3的半导体器件制造方法，其中开口与栅电极之间的距离根据晶体管所需要耐电压而设定。
7.一种半导体器件，包括半导体基片；栅电极，其在半导体基片上形成；低浓度杂质层，其通过以低浓度引入杂质到半导体基片中而在栅电极的每一侧上形成；第一绝缘膜，其在低浓度杂质层和栅电极上形成；开口，其设置在第一绝缘膜中，该开口暴露栅电极一部分；硅化物膜，其通过对开口内栅电极的表面进行硅化处理而形成；第二绝缘膜，其在半导体基片上形成以覆盖栅电极和第一绝缘膜；接触孔，其从第二绝缘膜的上表面到达低浓度杂质层；源/漏层，其在与接触孔对准的位置，将杂质以浓度高于低浓度杂质层的浓度引入到低浓度杂质层而形成；接触栓，其通过用电导体填充接触孔而形成；和布线，其在第二绝缘膜上形成，并通过接触栓与源/漏层电连接。
8.根据权利要求7的半导体器件，其中第一绝缘膜由氮化硅构成，而第二绝缘膜由氧化硅形成。
9.一种半导体器件的制造方法，包括如下步骤在半导体基片上形成栅电极；以栅电极作为掩模，将杂质以低浓度引入到半导体基片而形成低浓度杂质层；在半导体基片的整个上表面上形成第一绝缘膜，并通过对第一绝缘膜进行构图而形成暴露栅电极一部分的开口；通过对开口内的栅电极表面进行硅化处理而形成硅化物膜；在半导体基片的整个上表面上形成第二绝缘膜；形成从第二绝缘膜的上表面到达低浓度杂质层的接触孔；通过接触孔将浓度高于低浓度杂质层浓度的杂质引入到低浓度杂质层而形成源/漏层；通过用电导体填充接触孔而形成接触栓；和在第二绝缘膜上形成布线，该布线通过接触栓与源/漏层电连接。
10.根据权利要求9的半导体器件制造方法，其中第一绝缘膜由氮化硅构成，而第二绝缘膜由氧化硅构成。
11.根据权利要求9的半导体器件制造方法，其中接触孔和栅电极之间的距离根据晶体管所需要的耐电压而设定。
12.一种包含高压晶体管和低压晶体管的半导体器件的制造方法，包括如下步骤在半导体基片的高压晶体管形成区域内形成第一栅电极，并在其低压晶体管的形成区域内形成第二栅电极；以第一栅电极作为掩模，通过将杂质以低浓度引入到半导体基片而形成第一低浓度杂质层，并以第二栅电极作为掩模，通过将杂质以低浓度引入到半导体基片而形成第二低浓度杂质层；在半导体基片的整个上表面上形成第一绝缘膜；在第一绝缘膜上形成抗蚀膜，该抗蚀膜具有使低压晶体管的整个形成区域和低浓度杂质层上第一绝缘膜的一部分暴露的开口；通过对第一绝缘膜进行各向异性蚀刻而在第一绝缘膜内形成开口，并在第二栅电极的每一侧形成侧壁，该开口与第一低浓度杂质层相联；除去抗蚀膜；以第一绝缘膜和侧壁作为掩模，将浓度高于第一和第二低浓度杂质层浓度的杂质引入到第一和第二低浓度杂质层，从而在第一低浓度杂质层和第二低浓度杂质层内分别形成第一源/漏层和第二源/漏层；通过对第一源/漏层的表面进行硅化处理而形成第一硅化物膜，且通过对第二源/漏层的表面进行硅化处理而形成第二硅化物膜；在半导体基片的整个上表面上形成第二绝缘膜；形成从第二绝缘膜的上表面经过第一绝缘膜的开口到达第一硅化物膜的第一接触孔，和形成从第二绝缘膜的上表面到达第二硅化物膜的第二接触孔；用电导体填充第一和第二接触孔而形成接触栓；和在第二绝缘膜上形成布线，该布线与接触栓相连。
13.一种包含高压晶体管和低压晶体管的半导体器件的制造方法，包括如下步骤在半导体基片的高压晶体管形成区域内形成第一栅电极，并在其低压晶体管的形成区域内形成第二栅电极；以第一栅电极作为掩模，通过将杂质以低浓度引入到半导体基片内而形成第一低浓度杂质层，并以第二栅电极作为掩模，通过将杂质以低浓度引入到半导体基片内而形成第二低浓度杂质层；在半导体基片的整个上表面上形成第一绝缘膜；在半导体基片上形成抗蚀膜，该抗蚀膜具有使低压晶体管的整个形成区域和第一栅电极上第一绝缘膜的一部分暴露的开口；通过对第一绝缘膜进行各向异性蚀刻而在第一绝缘膜内形成开口，并在第二栅电极的每一侧上形成侧壁，该开口到达第一栅电极；除去抗蚀膜；以侧壁作为掩模，将浓度高于第二低浓度杂质层浓度的杂质引入到第二低浓度杂质层，从而形成第一源/漏层；通过对第一源/漏层的表面进行硅化处理而形成第一硅化物膜，且通过对第一栅电极的表面进行硅化处理而形成第二硅化物膜；在半导体基片的整个上表面上形成第二绝缘膜；形成从第二绝缘膜的上表面到达第一硅化物膜的第一接触孔；形成从第二绝缘膜的上表面到达第一低浓度杂质层的第二接触孔；通过第二接触孔将浓度高于第一低浓度杂质层的杂质引入到第一低浓度杂质层而形成第二源/漏层；用电导体填充第一和第二接触孔而形成接触栓；和在第二绝缘膜上形成布线，该布线与接触栓相连。
全文摘要
在上面形成了栅电极和LDD层的半导体基片上，形成作为硅化物区的SiN膜。在SiN膜上设置与LDD层相联的开口。通过该开口将杂质引入到LDD层从而形成源/漏层，并对其表面进行硅化处理而形成硅化物膜。接着形成SiO
文档编号H01L21/8247GK1487596SQ0315435
公开日2004年4月7日 申请日期2003年8月21日 优先权日2002年8月21日
发明者有吉润一, 鸟井智史, 史 申请人:富士通株式会社