专利名称：嵌位二极管结构(二)的制作方法
技术领域：
本发明涉及一种适用于半导体集成电路及分离元器件的嵌位二极管结构。
背景技术：
在EEPEOM或者Flash电路中，为了保证有效的檫写次数与保存时间，需要对电压泵的升压值进行精确控制。现有技术中是采用稳压电路来实现，这种做法的问题是该控制电路的面积过大，特别是对于小容量的存储器问题尤为突出。另外，一般的二极管都存在大的随时间特性偏移问题，即其嵌位电压会随使用时间偏移。
发明内容
本发明解决的技术问题是提供一种嵌位二极管结构，它可减小普通二极管嵌位电压的时间依存性，用来代替电压控制电路，缩小芯片面积，而且工艺上易于实现，成本低。
为解决上述技术问题，本发明嵌位二极管结构是，在Pwell或Nwell上形成扩散区，该扩散区与隔离氧化区分离，并在所述扩散区与隔离氧化区之间加入P-LDD注入区或N-LDD注入区。
由于采用上述结构，通过定义有源区的范围，使二极管扩散区与隔离氧化区分离，而且由于在普通制造工艺中都使用LDD注入，因此可利用LDD浓度低于扩散区的特点来隔离扩散区与隔离氧化区。该结构可以大大减小甚至可以忽略二极管击穿电压的时间依存性。解决了普通反向二极管作为器件使用时的时间劣化问题。在普通逻辑工艺中，无需追加任何光刻及工艺步骤的情况下即可实现用二极管取代稳压电路(BGR)，不仅能够满足对电压泵的升压值进行精确控制，更重要的是大大减小了电路面积。
图1是本发明在Pwell中的嵌位二极管结构示意图；图2是本发明在Nwell中的嵌位二极管结构示意图。
具体实施例方式
如图1所示，本发明在Pwell中的嵌位二极管结构是，在Pwell上形成扩散区N+，该扩散区N+与隔离氧化区1分离，并在所述扩散区N+与隔离氧化区1之间加入N-LDD注入区。
如图2所示，本发明在Nwell中的嵌位二极管结构是，在Nwell上形成扩散区P+，该扩散区P+与隔离氧化区1分离，并在所述扩散区P+与隔离氧化区1之间加入P-LDD注入区。
在实验中可以发现，普通二极管的反向击穿电压在加持续偏压时，反向击穿电压值BV将会发生漂移。这一劣化现象主要发生在有源区与场区的接合部。解决这一问题成为利用二极管对EEPEOM或者Flash电路电压泵的升压值进行精确控制的关键。本发明通过定义有源区的范围，使二极管扩散区域与隔离氧化区分离，而且由于二极管的普通制造工艺都使用LDD注入，利用LDD浓度低于普通二极管扩散区的特点使二极管扩散区与隔离氧化区隔离。
本发明具有以下显著优点1)使电压控制部分电路面积显著缩小，二极管设计面积通常为稳压电路面积的1/100以下。2)通过采用二极管扩散区域与隔离氧化区的隔离，可以大大减小二极管BV的时间依存性，甚至可以忽略。3)在集成电路工艺中非常易于实现。
权利要求
1.一种嵌位二极管结构，在Pwell或Nwell上形成扩散区，其特征在于该扩散区与隔离氧化区分离，并在所述扩散区与隔离氧化区之间加入P-LDD注入区或N-LDD注入区。
全文摘要
本发明公开了一种嵌位二极管结构，在Pwell或Nwell上形成扩散区，该扩散区与隔离氧化区分离，并在所述扩散区与隔离氧化区之间加入LDD注入区使扩散区与隔离氧化区隔离。本发明可代替电压控制电路从而缩小面积，减小二极管BV的时间依存性，工艺上易于实现，成本低。适用于半导体集成电路及分离元器件，在EEPEOM或者Flash电路中可以取代稳压电路(BGR)。
文档编号H01L29/861GK1627538SQ20031010923
公开日2005年6月15日 申请日期2003年12月10日 优先权日2003年12月10日
发明者徐向明 申请人:上海华虹Nec电子有限公司