专利名称：带有氧化层隔离物的dram结构及其制造方法
技术领域：
本发明涉及集成电路和对它们进行的用于制造半导体器件的处理。更具体地说，本发明提供了用于制造互连结构的方法和结构，所述互连结构用于通常被称为DRAM的动态随机访问存储器器件。但是，将看到本发明具有更加广泛的应用范围。
背景技术：
集成电路已经从在单硅片上制造的少量互连器件发展到数百万的器件。传统集成电路的性能和复杂度远远超过了最初的想象。为了实现在复杂度和电路密度(即能够压缩到给定芯片面积上的器件的数量)方面的改进，最小器件特征尺寸(也被称为器件“几何”)随着每一代IC的出现已经变得更小了。
逐渐增加的电路密度不仅改进了集成电路的复杂度和性能，而且还为用户提供了更低的成本部分。集成电路或芯片制造设备可能要花费几亿美元甚至十几亿美元。每一个制造设备将具有确定的晶片吞吐量，并且每一个晶片在其上将具有确定数量的集成电路。因此，通过使集成电路的单独的器件更小，可以在每一个晶片上制造更多的器件，从而增加制造设备的产量。使器件更小是很有挑战性的，因为在集成电路制造中所使用的每一个处理都有界限(limit)。也就是说，一个给定的处理一般只能降低到某一个特征尺寸，然后就需要改变处理或者器件布局了。此外，因为器件需要越来越快的设计，所以传统的处理和材料具有处理限制。
这种处理的一个例子是用于存储器器件的互连结构的制造。这种互连结构在其中包括插栓、金属化和其他设计。虽然已经有了很重大的改进，但是这种设计仍具有许多限制。仅仅作为例子，这些设计应该变得越来越小，但仍要求与特定接触点的精确对准。此外，这些互连设计通常难于制造并且一般需要复杂的制造工艺和结构，这导致低效率并且可能因为“开路”或“短路”而导致低的产量。在本说明书中将进一步描述这些和其他的限制，在下面将更具体地描述。
根据上面所述，可以看出需要一种用于处理半导体器件的改进技术。
发明内容
根据本发明，提供了用于处理用于制造半导体器件的集成电路的技术。更具体地说，本发明提供了用于制造互连结构的方法和结构，所述互连结构用于通常被称为DRAM的动态随机访问存储器器件。但是，将看到本发明具有更加广泛的应用范围。
在一个特定的实施例中，本发明提供了一种用于形成用于如DRAM的动态随机访问器件的位线和存储节点部分的方法。也可以包括其他器件(例如闪存、EEPROM)。该方法包括提供衬底，其具有位线区和电容器接触区。该方法还包括至少形成上覆衬底的第一栅极结构和第二栅极结构。所述第一栅极结构和所述第二栅极结构包括上覆的覆盖层。第一栅极结构与所述第二栅极结构由所述位线区隔开。所述电容器接触区被耦合到第一栅极结构。该方法还包括形成上覆第一栅极结构、第二栅极结构、位线区和电容器接触区的共形介电层。该方法包括形成上覆共形介电层的层间电介质材料和平坦化该层间电介质材料。该方法包括形成上覆被平坦化的层间电介质材料的掩模层，并露出在被平坦化的层间电介质材料的一部分之内的连续公共区，其上覆第一栅极结构的一部分、第二栅极结构的一部分、位线区的一部分和电容器接触区的一部分。进行第一刻蚀处理，以去除被平坦化的层间介电层的露出部分。进行第二刻蚀处理，以去除位线区上的共形介电层，并去除电容器接触区上的共形介电层的一部分，而使用共形层的其他部分作为掩模来防止第一栅极结构的一部分和第二栅极结构的一部分露出。该方法在连续公共区内沉积多晶硅填充材料，并上覆位线区、电容器接触区、第一栅极结构和第二栅极结构，以覆盖位线区、电容器接触区、第一栅极结构和第二栅极结构的一部分到预定的厚度。该方法包括平坦化多晶硅填充材料，以减少预定厚度，同时减少层间电介质材料的一部分的厚度。该方法继续平坦化多晶硅填充材料和层间电介质材料。该方法露出第一栅极结构的一部分、第二栅极结构的一部分，而保留在位线区的一部分和电容器接触区的一部分上的多晶硅填充材料部分，其中，在电容器接触区的一部分上的多晶硅填充材料与在位线区的一部分上的多晶硅填充材料是隔开的。
在一个可替换的实施例中，本发明提供了一种用于形成用于动态随机访问存储器器件的自对准接触区的可替换的方法。该方法包括提供半导体衬底，其具有单元区和周边区。该方法在单元区中至少形成第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构并在周边区中形成栅极结构。所述第一栅极结构的每一个具有覆盖层，其保护栅极结构。所述第二栅极结构与所述第三栅极结构由位线区隔开。所述第一栅极结构与所述第二栅极结构由第一电容器接触区隔开。所述第三栅极结构与所述第四栅极结构由第二电容器接触区隔开。该方法形成共形介电层，其上覆在单元区中的第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构、位线区、第一电容器接触区和第二电容器接触区以及在周边区中的栅极结构。该方法包括形成上覆共形介电层的层间电介质材料以及平坦化层间电介质材料。形成上覆被平坦化的层间电介质材料的掩模层。该方法露出在被平坦化的层间电介质材料的一部分之内的连续公共区，其上覆第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构、位线区、第一电容器接触区和第二电容器接触区，而保留在周边区中的上覆栅极结构的被平坦化的层间电介质材料。该方法包括进行刻蚀处理以去除在连续公共区中被平坦化的层间介电层的露出部分，以露出位线接触部分、第一电容器接触区和第二电容器接触区，而使用共形层的一部分作为掩模来防止第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构的任何导电部分被露出。该方法在连续公共区内沉积多晶硅填充材料，并上覆位线区、第一电容器接触区和第二电容器接触区、第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构到预定的厚度。平坦化多晶硅填充材料，以减少预定厚度，并同时将层间电介质材料的一部分的厚度减少到接近第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构和栅极结构的上部区。该方法继续平坦化多晶硅填充材料和层间电介质材料，以露出第一栅极结构的一部分、第二栅极结构的一部分、第三栅极结构的一部分、第四栅极结构的一部分和栅极结构的一部分，而保留在位线区上、第一电容器接触区和第二电容器接触区上的多晶硅填充材料部分。在第一电容器接触区上的多晶硅填充材料与在位线区上的多晶硅填充材料是隔开的，在第二电容器接触区上的多晶硅填充材料与在位线区上的多晶硅填充材料是隔开的。
与传统技术相比，通过本发明达到了很多优势。例如，本发明使得更容易使用依赖于传统技术的处理。在一些实施例中，本发明提供了在每一个晶片的小片(die)上的更高的器件产量。此外，该方法提供了一种与传统处理相容的处理，该处理基本上没有对传统的设备和处理做出修改。优选地，本发明提供了用于设计标准为0.13微米或更小的改进的工艺集成。此外，晶体管栅极结构之间的距离可以小于0.13微米。优选地，本发明提供了一种用于DRAM和其他集成电路器件的自对准接触部分形成工艺。根据实施例，可以实现这些优势中的一个或多个。在整个说明书中描述了更多的这些和其他的优势，在下面将更加具体地描述。
参照具体的描述和附图可以更加充分地理解本发明的多种其他的目的、特征和优点。
图1到图9图示了根据本发明的实施例的一种用于形成用于动态随机访问存储器器件的互连结构的方法。
具体实施例方式
根据本发明，提供了用于处理集成电路来制造半导体器件的技术。更具体地说，本发明提供了用于制造互连结构的方法和结构，所述互连结构用于通常被称为DRAM的动态随机访问存储器器件。但是，将看到本发明具有更加广泛的应用范围。
根据本发明的实施例，一种用于制造用于动态随机访问存储器器件的互连结构的方法大概可以描述如下1.提供衬底，其具有位线区和电容器接触区；2.至少形成上覆衬底的第一栅极结构和第二栅极结构；3.形成上覆第一栅极结构、第二栅极结构、位线区和电容器接触区的共形介电层；4.形成上覆共形介电层的层间电介质材料；5.平坦化层间电介质材料；6.形成上覆被平坦化的层间电介质材料的掩模层；7.露出在被平坦化的层间电介质材料的一部分之内的连续公共区，其上覆第一栅极结构的一部分、第二栅极结构的一部分、位线区的一部分和电容器接触区的一部分；8.进行第一刻蚀处理，以去除被平坦化的层间介电层的露出部分；9.进行第二刻蚀处理，以去除位线区上的共形介电层，并去除电容器接触区上的共形介电层的一部分，而使用共形层的其他部分作为掩模来防止第一栅极结构的一部分和第二栅极结构的一部分露出；10.在连续公共区内沉积多晶硅填充材料，并上覆位线区、电容器接触区、第一栅极结构和第二栅极结构，以覆盖位线区、电容器接触区、第一栅极结构和第二栅极结构的一部分到预定的厚度；11.平坦化多晶硅填充材料，以减少预定厚度，同时减少层间电介质材料的一部分的厚度；12.继续平坦化多晶硅填充材料和层间电介质材料；13.露出第一栅极结构的一部分、第二栅极结构的一部分，而保留在位线区的一部分和电容器接触区的一部分上的多晶硅填充材料部分，其中，在电容器接触区的一部分上的多晶硅填充材料与在位线区的一部分上的多晶硅填充材料是隔开的；以及14.如果要求，进行其他步骤。
上述顺序的步骤提供了根据本发明实施例的一种方法。如所示出的，该方法使用步骤的组合，所述步骤包括形成用于动态随机访问存储器器件的互连结构的方法。还可以通过添加步骤、去除一个或多个步骤、或者以不同的顺序提供一个或多个步骤来给出其他可替换的方法，而不会脱离这里所要求保护的范围。可以在本说明书中以及下面更进详细地描述中找到本方法的进一步的细节。
图1到图9图示了根据本发明的实施例的一种用于形成用于动态随机访问存储器器件的互连结构的方法。这些图仅仅是示例，而不应该不适当地限制所要求保护的范围。本领域的技术人员将知道许多其他的变化、修改和替换。我们将使用包括单元阵列(cell array)横截面100和周边的横截面103的两个横截面视图来解释本方法。还示出了单元阵列横截面的上视图101。如所示出的，该方法从提供例如半导体晶片的半导体衬底105开始。这个衬底是p型硅晶片，但也可以是其他衬底。该衬底包括上覆氧化物层107，其具有被图案化的氮化物层109。被图案化的氮化物层109具有被图案化的光刻胶掩模111。某些处理细节提供如下1.提供p型硅晶片，包括外延层；2.使用RCA清洗进行预清洗，包括SC1和SC2；3.形成垫片(pad)氧化物；4.形成氮化硅层；5.使用RCA清洗来清洗氮化硅层；6.形成牺牲氧化物；7.图案化氮化硅；以及8.剥离光刻胶膜。
参照图2，该方法使用氮化硅硬模层形成浅槽隔离区201。示出了所得到的结构。在单元和周边区都提供了浅槽隔离区。该方法形成堆叠层300，其将被界定以形成栅极结构。堆叠层包括多晶硅层301、上覆硅化钨层303、上覆抗反射涂层305和上覆氮化硅层307。参照图4，该方法形成单元区和周边区。该方法在单元区中至少形成第一栅极结构402、第二栅极结构404、第三栅极结构406和第四栅极结构408，并且在周边区中形成栅极结构。光刻胶层401使用传统刻蚀技术图案化这种栅极结构。如所示出的，栅极结构中的每一个都具有保护它的上覆覆盖(cap)层。位线区410将第二栅极结构和第三栅极结构分隔开。第一电容器接触区412将第一栅极结构和第二栅极结构分隔开。第二容器接触区414将第三栅极结构和第四栅极结构分隔开。如所示出的，这些结构中的每一个都提供有p型或n型阱区。所示出的是三阱结构。还可以根据应用使用其他阱结构。
该方法形成共形(conformal)介电层501(例如氮化硅、氧化硅或这些物质的任何组合)，该层501上覆在单元区中的第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构、位线区、第一电容器接触区和第二容器接触区以及周边区中的栅极结构，如图5所示出的。使用光刻胶503覆盖单元层。在周边区510中使用各向异性刻蚀技术以在每一个栅极结构上界定侧壁间隔物。刻蚀技术还去除上覆源/漏极区一部分的一部分共形介电层，所述源/漏极区耦合到用于MOS晶体管的栅极结构中的每一个。该方法剥离单元区中的光刻胶层。
参照图6，该方法包括形成层间电介质材料601，其上覆单元区中的共形介电层，并且上覆周边区中的MOS晶体管结构。优选地，介电层可以是氧化物、掺杂氧化物(例如BPSG、PSG)和包括多个材料层的其他材料。优选地，该方法平坦化电介质材料的表面。根据应用，可以使用刻蚀和/或化学机械平坦化技术的任何组合。
如图7所示，形成上覆被平坦化的层间电介质材料700的掩模层701。掩模层露出在被平坦化的层间电介质材料的一部分之内的连续公共区703，其上覆第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构、位线区、第一电容器接触区和第二容器接触区，而保留在周边区中的上覆栅极结构的被平坦化的层间电介质材料。也就是说，掩模层覆盖并保护在周边区中的层间电介质材料和下部结构，如所示出的。该方法包括进行刻蚀处理，以去除703在连续公共区中露出的被平坦化的层间介电层的部分，从而露出位线接触部分、第一电容器接触区和第二容器接触区，而使用共形层的一部分作为掩模来防止第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构的任何导电部分被露出。如所示出的，已经从例如位线、晶体管的接触区去除了共形层。如所示出的，在第一栅极结构和第二栅极结构的一部分上仍然保留层间电介质材料。此外，在一些实施例中，共形层和覆盖层的一部分作为用于每一个栅极结构的停止层，以防止栅极结构的导电区被露出。
参照图8，该方法在连续公共区内沉积多晶硅填充材料801(例如多晶硅、掺杂多晶硅、原位掺杂多晶硅、原位掺杂非晶硅、非晶硅)。优选地，填充材料上覆位线区、第一电容器接触区和第二容器接触区、第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构到预定的厚度。也就是说，多晶硅填充材料在层间电介质材料的一部分上生长，如所示出的。如前面提到过的，共形层和覆盖层的一部分防止多晶硅层与栅极结构的导电区进行物理接触，以在电学上使这些结构彼此绝缘从而防止短路等等。
平坦化900多晶硅填充材料，以减少多晶硅材料的预定厚度，如图9所图示的。平坦化还同时将层间电介质材料的一部分的厚度减少到接近第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构和栅极结构的上部区的水平。该方法继续对多晶硅填充材料和层间电介质材料的平坦化，以露出第一栅极结构的一部分、第二栅极结构的一部分、第三栅极结构的一部分、第四栅极结构的一部分和栅极结构的一部分，而保留在位线区、第一电容器接触区和第二容器接触区上的部分多晶硅填充材料。在第一电容器接触区上的多晶硅填充材料与在第二容器接触区上的多晶硅填充材料是隔开的，并且在第二容器接触区上的多晶硅填充材料901与在位线区上的多晶硅填充材料是隔开的。如所示出的，层间电介质材料的厚度基本上与栅极结构和部分多晶硅填充材料的厚度相同。根据实施例，可以由许多改变、替换和修改。
还可以理解这里所描述的例子和实施例是为了说明的目的，并且本领域的技术人员将想到多种包含在本申请的精神和范围之内以及在所要求保护范围之内的修改或变化。
权利要求
1.一种用于形成用于动态随机访问存储器器件的位线和存储节点部分的方法，该方法包括提供衬底，所述衬底具有位线区和电容器接触区；至少形成上覆衬底的第一栅极结构和第二栅极结构，所述第一栅极结构包括上覆的第一覆盖层，所述第二栅极结构包括上覆的第二覆盖层，所述第一栅极结构与所述第二栅极结构由所述位线区隔开，所述电容器接触区被耦合到第一栅极结构；形成上覆第一栅极结构、第二栅极结构、位线区和电容器接触区的共形介电层；形成上覆共形介电层的层间电介质材料；平坦化层间电介质材料；形成上覆被平坦化的层间电介质材料的掩模层；露出在被平坦化的层间电介质材料的一部分之内的连续公共区，其上覆第一栅极结构的一部分、第二栅极结构的一部分、位线区的一部分和电容器接触区的一部分；进行第一刻蚀处理，以去除被平坦化的层间介电层的露出部分；进行第二刻蚀处理，以去除位线区上的共形介电层，并去除电容器接触区上的共形介电层的一部分，而使用共形层的其他部分作为掩模来防止第一栅极结构的一部分和第二栅极结构的一部分露出；在连续公共区内沉积多晶硅填充材料，并上覆位线区、电容器接触区、第一栅极结构和第二栅极结构，以覆盖位线区、电容器接触区、第一栅极结构和第二栅极结构的一部分到预定的厚度；平坦化多晶硅填充材料，以减少预定厚度，同时减少层间电介质材料的一部分的厚度；继续平坦化多晶硅填充材料和层间电介质材料；以及露出第一栅极结构的一部分、第二栅极结构的一部分，而保留在位线区的一部分和电容器接触区的一部分上的多晶硅填充材料部分，其中，在电容器接触区的一部分上的多晶硅填充材料与在位线区的一部分上的多晶硅填充材料是隔开的。
2.如权利要求1所述的方法，其中，所述第一栅极结构包括上覆的第一硅化钨层，所述第二栅极结构包括上覆的第二硅化钨层。
3.如权利要求1所述的方法，其中，所述共形介电层是氮化硅。
4.如权利要求1所述的方法，其中，所述平坦化包括化学机械抛光处理和/或回蚀处理。
5.如权利要求1所述的方法，其中，所述多晶硅填充材料是原位掺杂多晶硅材料或非晶硅材料或原位掺杂非晶硅材料或多晶硅材料或掺杂多晶硅材料。
6.如权利要求1所述的方法，其中，在所述电容器接触区部分中的多晶硅填充材料与第一栅极结构和第二栅极结构在电学上是绝缘的，在位线区的一部分中的多晶硅填充材料与第一栅极结构和第二栅极结构在电学上是绝缘的。
7.如权利要求1所述的方法，其中，所述连续公共区被形成为“I”形形状。
8.如权利要求1所述的方法，其中，所述连续公共区被形成为“T”形形状。
9.如权利要求1所述的方法，其中，所述第一栅极结构和所述第二栅极结构由所述位线区分隔开，间隔约为0.135微米或更小。
10.如权利要求1所述的方法，其中，所述第一栅极结构的特征为其设计尺寸为0.13微米或更小，所述第二栅极结构的特征为其设计尺寸为0.13微米或更小。
11.一种用于形成用于动态随机访问存储器器件的自对准接触区的方法，该方法包括提供半导体衬底，所述半导体衬底具有单元区和周边区；在单元区中至少形成第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构并在周边区中形成栅极结构，所述第一栅极结构包括上覆的第一覆盖层，所述第二栅极结构包括上覆的第二覆盖层，所述第三栅极结构包括上覆的第三覆盖层，所述第四栅极结构包括上覆的第四覆盖层，所述第二栅极结构与所述第三栅极结构由位线区隔开，所述第一栅极结构与所述第二栅极结构由第一电容器接触区隔开，所述第三栅极结构与所述第四栅极结构由第二电容器接触区隔开；形成共形介电层，其上覆在单元区中的第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构、位线区、第一电容器接触区和第二电容器接触区以及在周边区中的栅极结构；形成上覆共形介电层的层间电介质材料；平坦化层间电介质材料；形成上覆被平坦化的层间电介质材料的掩模层；露出在被平坦化的层间电介质材料的一部分之内的连续公共区，其上覆第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构、位线区、第一电容器接触区和第二电容器接触区，而保留在周边区中的上覆栅极结构的被平坦化的层间电介质材料；进行刻蚀处理以去除在连续公共区中被平坦化的层间介电层的露出部分，以露出位线接触部分、第一电容器接触区和第二电容器接触区，而使用共形层的一部分作为掩模来防止第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构的任何导电部分被露出；在连续公共区内沉积多晶硅填充材料，并上覆位线区、第一电容器接触区和第二电容器接触区、第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构到预定的厚度；平坦化多晶硅填充材料，以减少预定厚度，并同时将层间电介质材料的一部分的厚度减少到接近第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构和栅极结构的上部区；继续平坦化多晶硅填充材料和层间电介质材料；以及露出第一栅极结构的一部分、第二栅极结构的一部分、第三栅极结构的一部分、第四栅极结构的一部分和栅极结构的一部分，而保留在位线区上、第一电容器接触区和第二电容器接触区上的多晶硅填充材料部分，其中，在第一电容器接触区上的多晶硅填充材料与在位线区上的多晶硅填充材料是隔开的，在第二电容器接触区上的多晶硅填充材料与在位线区上的多晶硅填充材料是隔开的。
12.如权利要求11所述的方法，其中，所述第一栅极结构包括上覆的第一硅化钨层，所述第二栅极结构包括上覆的第二硅化钨层，所述第三栅极结构包括上覆的第三硅化钨层，所述第四栅极结构包括上覆的第四硅化钨层，并且所述栅极结构包括上覆的硅化钨层。
13.如权利要求11所述的方法，其中，所述共形介电层包括氮化硅。
14.如权利要求11所述的方法，其中，所述平坦化包括化学机械抛光处理和/或回蚀处理。
15.如权利要求11所述的方法，其中，所述多晶硅填充材料是原位掺杂多晶硅材料或非晶硅材料或原位掺杂非晶硅材料或多晶硅材料或掺杂多晶硅材料。
16.如权利要求11所述的方法，其中，在所述第一电容器接触区中的多晶硅填充材料与第一栅极结构和第二栅极结构在电学上是绝缘的；其中，在位线区中的多晶硅填充材料与第二栅极结构和第三栅极结构在电学上是绝缘的；并且，其中，在所述二电容器接触区与第三栅极结构和第四栅极结构在电学上是绝缘的。
17.如权利要求11所述的方法，其中，所述连续公共区被形成为“I”形形状。
18.如权利要求11所述的方法，其中，所述连续公共区被形成为“T”形形状。
19.如权利要求11所述的方法，其中，所述第二栅极结构和所述第三栅极结构由所述位线区分隔开，间隔约为0.135微米或更小；并且，其中，所述第一栅极结构、所述第二栅极结构、所述第三栅极结构和所述第四栅极结构的特征为其设计尺寸为0.13微米或更小。
全文摘要
本发明提供了一种用于形成用于如DRAM的动态随机访问器件的位线和存储节点部分的方法，包括提供具有位线区和电容器接触区的衬底；至少形成上覆衬底的包括覆盖层的第一栅极结构和第二栅极结构；形成上覆的共形介电层；形成并平坦化层间电介质材料；形成掩模层，露出被平坦化的层间电介质材料的一部分内的连续公共区。进行刻蚀，去除被平坦化的层间介电层的露出部分、位线区上的共形介电层和共形介电层的一部分，用共形层的其他部分作为掩模。该方法在连续公共区内沉积多晶硅填充材料，并上覆位线区、电容器接触区、第一和第二栅极结构，以预定厚度覆盖位线区、电容器接触区、第一和第二栅极结构的一部分。
文档编号H01L21/44GK1635628SQ20031012297
公开日2005年7月6日 申请日期2003年12月30日 优先权日2003年12月30日
发明者三重野文健, 李奉载, 陈国庆 申请人:中芯国际集成电路制造(上海)有限公司