专利名称：纵向环栅非均匀掺杂锗硅沟道cmos器件的制作方法
技术领域：
本发明属于半导体器件领域，特别涉及互补金属氧化物半导体场效应晶体管CMOS器件。
背景技术：
金属氧化物半导体场效应晶体管(MOSFET)是当今集成电路中最重要的基本有源器件。以N型MOSFET与P型MOSFET互补形成的CMOS器件是深亚微米超大集成电路的组成单元。提高MOSFET器件性能，减小其面积，就能够从根本上提高集成电路的性能和集成度。根据恒电场按比例缩小(CE Scaling)原则，如果CMOS器件特征尺寸缩小k倍，面积减小k2倍，功耗降低k2倍。在此原则推动下，今天CMOS器件特征尺寸已经降至100纳米范围内。但是特征尺寸的进一步缩小和性能的继续提高将受到诸如材料、工艺和各种物理因素的潜在限制。
首先，传统MOSFET器件速度受到硅材料电子、空穴迁移率低的制约。特别是空穴与电子迁移率不匹配，使得具有同样电流驱动能力的P型MOSFET其宽长比要数倍于N型MOSFET，这也就限制了CMOS电路集成度的提高。
其次，传统MOSFET器件沟道长度按比例缩小受到光刻精度和工艺的约束。为实现横向亚100纳米器件，可能采用的曝光技术包括X射线、电子束或离子束曝光等，对每种技术而言不但还有一系列技术问题急待解决，而且曝光效率低，设备昂贵，从而必将增加生产成本。
最后，传统MOSFET器件由于极短沟道而凸现出了各种不利物理效应，如短沟道效应(SCE)、漏感应源势垒下降效应(DIBL)、热载流子效应(HCE)，使得器件性能和可靠性退化，限制了特征尺寸的进一步缩小。
采用纵向沟道结构，MOSFET的源、沟道、漏呈垂直排列，应用分子束外延(MBE)或化学气相沉积(CVD)技术纵向生长，因而其沟道长度不受横向光刻技术限制，而由外延层生长厚度和反向刻蚀所决定，同时外延层厚度可精确到原子量级。目前MBE/CVD生长技术均已经达到大规模生产所需要的要求。纵向结构器件的意义在于，即使不具备先进的曝光设备和技术，同样能够将MOSFET器件的沟道长度降到100纳米以内，且具有进一步按比例缩小器件特征尺寸的优势。
现有的纵向金属氧化物半导体场效应晶体管结构(以p型MOSFET为例)，如
图1所示，它采用n型硅作为衬底，衬底上依次是p+型Si源区1、n型Si沟道区2(沟道长度为沟道层的厚度)、p+型Si漏区3；以上三层结构两侧为栅氧化层4和多晶硅层5，器件的栅极9由多晶硅层引出，源极7、漏极8由对应的源、漏区引出；SiO2隔离区6现有器件采用体硅材料，沟道中电子(空穴)的迁移率较低。当器件尺寸下降到深亚微米水平时，器件速度主要受到源端载流子速度的制约。同时由于短沟道效应，热载流子效应等原因而不利于其进一步按比例缩小。
发明内容
本发明的任务是提供一种纵向环栅非均匀掺杂锗硅沟道CMOS器件，它具有较高的电子(空穴)迁移率，并可以抑制短沟道效应和漏感应势垒下降效应；从而获得高速、高性能、高集成度的新型器件。
本发明提供的一种纵向环栅非均匀掺杂锗硅沟道CMOS器件，如图2所示，它包括n型硅衬底，p+型Si源区1、园桶型栅氧化层4、园桶型多晶硅层5、SiO2隔离区6、源极7、漏极8、栅极9；其特征是它还包括n-SiGe隔离层10、渐变n+→n-掺杂SiGe层11、δ型分布p+掺杂SiGe层12、渐变n+→n-掺杂SiGe层13，10、11、12和13层组成圆柱形沟道区；p+型SiGe漏区14、Si盖帽层15；由衬底到漏区依次为n-SiGe隔离层10、渐变n+→n-掺杂SiGe层11、δ型分布p+掺杂SiGe层12、渐变n+→n-掺杂SiGe层13。所述的渐变n+→n-掺杂SiGe层11和渐变n+→n-掺杂SiGe层13中n+的浓度1019-1021/cm3均匀渐变到的n-浓度1014-1016/cm3，所述的Si盖帽层15位于园桶型栅氧化层和沟道区之间。
需要说明的是，
所述的Si盖帽层15可以避免Ge扩散到栅氧化层中，同时能减小界面散射对沟道中载流子迁移率的影响；所述的渐变n+→n-掺杂SiGe层11和渐变n+→n-掺杂SiGe层13，可以通过分子束外延等工艺来制备；可以通过解泊松方程和连续性方程，结合计算机模拟，优化确定渐变沟道浓度梯度、δ掺杂层浓度和厚度、Si/Si1-xGex沟道异质结中Ge的组分x等。
本发明的新型纵向环栅非均匀掺杂锗硅沟道MOSFET结构发明创新点在于(1)提供了一种金属氧化物场效应晶体管，可以适应于硅衬底和/或绝缘体上硅(SOI)衬底；使用应变SiGe材料替代Si作纵向沟道，应变SiGe沟道纵向方向电子、空穴迁移率较之Si沟道都有显著提高，因而不仅可以提高器件工作速度、频率，缩短延迟时间，而且易于CMOS集成并在Soc中应用。
(2)本发明了一种“渐变+δ分布+渐变”掺杂的新型沟道结构。通过非均匀掺杂(可以有2个以上数量级的差异)的自建电场对沟道内电场进行优化调制，从而减小漏端电场以抑制热载流子效应，且提高了漏源击穿电压，同时增大源端电场，应用载流子在高电场下速度过冲效应来提高器件工作速度与频率。
(3)漏源与沟道采用Si/SiGe结构。利用Si/SiGe之间的能带突变来增强载流子的注入电流，减少源漏/沟道pn结耗尽层宽度，抑制耗尽层分享电荷引起的阈值电压波动，从而有效抑制短沟道效应与漏诱生源势垒降低效应。
(4)在沟道层与栅氧化层之间设计Si盖帽层，避免在氧化(即使是低温)时，SiGe沟道层Ge扩散到栅氧化层中，造成氧化层质量降低，导致器件电学性能和可靠性降低。同时Si盖帽层的设计能减小氧化层与SiGe界面散射对SiGe沟道中载流子迁移率的影响，同时保证SiGe沟道层与Si盖帽层之间界面较低的界面态密度。
(5)采用Si作隔离层有效抑制了源区杂质的向沟道区外扩散，有望实现纵向结构MOS器件沟道长度进一步降低。
综上所述，本发明利用自建场和锗硅沟道来加速源端注入电子(空穴)速度并提高其电流密度，从而提高器件和电路速度。增加靠近源端的沟道的掺杂浓度，从而抑制短沟道效应和漏感应势垒下降效应。它可以替代现有的MOS器件，用于SoC中。
附图及图面说明图1是现有的纵向环栅金属氧化物半导体场效应晶体管(以p型MOSFET为例)结构剖面图如图1所示，它采用n型硅作为衬底，衬底上依次是p+型Si源区1、n型Si沟道区2、p+型Si漏区3；以上三层结构两侧为栅氧化层4和多晶硅层5，器件的栅极7由多晶硅层引出，源极8、漏极9由对应的源、漏区引出；SiO2隔离区6，现有器件采用体硅材料。
图2是本发明的新型纵向环栅非均匀掺杂锗硅沟道PMOSFET晶体管剖面图其中，n型硅衬底依次生长p+型Si源区1、n-SiGe隔离层10、渐变n+→n-掺杂SiGe层11、δ型分布p+掺杂SiGe层12、渐变n+→n-掺杂SiGe层13、p+型SiGe漏区14，以上10、11、12、13和14五层结构的四周依次被Si盖帽层15、栅氧化层4和多晶硅层5包围，源极7由源区p+-Si层1引出，漏极8由顶层漏区p+-SiGe层14引出，栅极9由多晶硅层5引出，6为SiO2隔离区。
图3是本发明的新型纵向纵向环栅非均匀掺杂锗硅沟道PMOSFET晶体管示意图其中，p+型Si源区1、SiGe沟道区16(包括n-SiGe隔离层10、渐变n+→n-掺杂SiGe层11、δ型分布p+掺杂SiGe层12、渐变n+→n-掺杂SiGe层13)、p+-SiGe漏区14，它们的四周完全被复合层17(依次为Si盖帽层15、栅氧化层3和多晶硅层5)包围。
权利要求
1.一种纵向环栅非均匀掺杂锗硅沟道CMOS器件，它包括n型硅衬底，p+型Si源区(1)、园桶型的栅氧化层(4)、园桶型的多晶硅层(5)、SiO2隔离区(6)、源极(7)、漏极(8)、栅极(9)；其特征是它还包括n-SiGe隔离层(10)、渐变n+→n-掺杂SiGe层(11)、δ型分布p+掺杂SiGe层(12)、渐变n+→n-掺杂SiGe层(13)，(10)、(11)、(12)和(13)层组成圆柱形沟道区，由衬底到漏区依次为n-SiGe隔离层(10)、渐变n+→n-掺杂SiGe层(11)、δ型分布p+掺杂SiGe层(12)、渐变n+→n-掺杂SiGe层(13)；p+型SiGe漏区(14)、Si盖帽层(15)；所述的渐变n+→n-掺杂SiGe层(11)和渐变n+→n-掺杂SiGe层(13)中n+的浓度1019-1021/cm3均匀渐变到的n-浓度1014-1016/cm3，所述的Si盖帽层(15)位于园桶型栅氧化层和沟道区之间。
全文摘要
本发明提供的一种纵向环栅非均匀掺杂锗硅沟道CMOS器件，其特征是它包括n－SiGe隔离层10、渐变n
文档编号H01L27/085GK1767197SQ20041004092
公开日2006年5月3日 申请日期2004年10月28日 优先权日2004年10月28日
发明者于奇, 杨洪东, 王向展, 李竞春, 杨谟华 申请人:电子科技大学