专利名称：直接连结式芯片封装结构的制作方法
技术领域：
本发明涉及一种芯片封装结构，尤其是涉及一种直接连结式芯片封装结构。属分立半导体器件及集成电路技术领域。
背景技术：
传统的芯片封装一般常用间接引线式结构。其封装结构参见图1～2功能芯片1′置于金属引线框3′的承载基岛上，芯片1′背面与金属引线框3′的承载基岛之间用导电或非导电胶2′连结，芯片1′正面与金属引线框3′的引线脚之间用信号引导金线4′焊接，然后用保护用塑封料体5′将芯片1′、金属引线框3′的承载基岛以及信号引导金线4′封装。其主要存在以下不足1、芯片与金属引线框之间采用金丝焊接，有两个焊接点，接触面积小。缺点是电阻抗率高，电流量限制较大且散热能力较差。
2、基岛与金丝打线脚焊接处均需要镀银。缺点是镀银成本较高，且因镀银不良的报废率也较高。
3、晶片上焊点方式为金球+热+超声波压在芯片上。缺点是各项作业的参数受限较大，稍有不慎即会造成芯片表面及芯片内部线路受损，且因不同芯片厚度及金丝直径不同即要重新修改参数。
发明内容
本发明的目的在于克服上述不足，提供一种能减低电阻抗率、提高电流量和散热能力、降低成本、参数部分可以不用调整、连接牢固的直接连结式芯片封装结构。
本发明的目的是这样实现的一种直接连结式芯片封装结构，包括芯片、引线框和塑封料体，芯片置于引线框的承载基岛上，芯片背面与承载基岛用胶粘合，其特点是引线框的引线脚脚端制成弹簧脚，芯片正面与引线脚脚端用焊料直接焊接，塑封料体将芯片、引线框的承载基岛和引线脚脚端封装。而因为有弹性功能的引线脚，所以可以自动调节封芯片厚薄不均的各种压力。
与传统打线方式相比，本发明具有如下优点1、用引线脚直接与芯片正面焊接，只有一个焊接点，接触面积大。优点是减低电阻抗率，提高电流量，提高散热能力。
2、引线脚焊接处无需镀银。优点是充分节省镀银及因镀银不良的成本费用。
3、弹簧引线脚轻轻的压在芯片表面，并采用铅锡银或锡膏进行焊接。优点一是因弹簧的优点可以克服不同芯片厚度，而参数部分几乎可以不用调整；二是接触面积大，连结牢度强，不易被分开。
图1为一般常用间接引线式芯片封装结构正面图。
图2为图1的A-A剖示图。
图3为本发明直接连结式芯片封装结构正面图。
图4为图3的B-B剖示图。
具体实施例方式如图3～4，本发明为一种直接连结式芯片封装结构。由功能芯片1、芯片与承载基岛连结用导电或非导电胶2、金属引线框3以及保护用塑封料体5组成。
功能芯片1置于金属引线框3的承载基岛3.1上，芯片1背面与承载基岛3.1之间用导电或非导电胶2连结，金属引线框3的信号引导引线脚3.2脚端制成弹簧脚，引线脚3.2脚端开设有连结孔3.2.1，引线脚3.2脚端置于芯片1正面，引线脚3.2脚端与芯片1连结用铅锡银或锡膏4焊接，金属焊料4渗入引线脚3.2脚端连结孔3.2.1内，与引线脚3.2脚端呈铆钉状反扣连接，然后用保护用塑封料体5将芯片1、金属引线框3的承载基岛3.1和引线脚3.2脚端封装。
权利要求
1.一种直接连结式芯片封装结构，包括芯片(1)、引线框(3)和塑封料体(5)，芯片(1)置于引线框(3)的承载基岛(3.1)上，芯片(1)背面与承载基岛(3.1)用胶(2)粘合，其特征在于引线框(3)的引线脚(3.2)脚端制成弹簧脚，芯片(1)正面与引线脚(3.2)脚端用焊料(4)直接焊接，塑封料体(5)将芯片(1)、引线框(3)的承载基岛(3.1)和引线脚(3.2)脚端封装。
2.根据权利要求1所述的一种直接连结式芯片封装结构，其特征在于引线脚(3.2)脚端开设有连结孔(3.2.1)，焊料(4)渗入连结孔(3.2.1)内，与引线脚(3.2)脚端呈铆钉状反扣连接。
全文摘要
本发明涉及一种直接连结式芯片封装结构，属分立半导体器件及集成电路技术领域。包括芯片1、引线框3和塑封料体5，芯片1置于引线框3的承载基岛3.1上，芯片1背面与承载基岛3.1用胶2粘合，其特点是引线框3的引线脚3.2脚端制成弹簧脚，芯片1正面与引线脚3.2脚端用焊料4直接焊接，塑封料体5将芯片1、引线框3的承载基岛3.1和引线脚3.2脚端封装。本发明能减低电阻抗率、提高电流量和散热能力、降低成本、参数部分可以不用调整、连接牢固。
文档编号H01L23/28GK1635635SQ20041006609
公开日2005年7月6日 申请日期2004年12月17日 优先权日2004年12月17日
发明者梁志忠, 刘道明, 周正伟, 茅礼卿, 闻荣福 申请人:江苏长电科技股份有限公司