专利名称：半导体器件的制造方法
技术领域：
本发明涉及半导体器件的制造方法，特别是涉及制造具有微细且高精度地形成的栅极电极的半导体器件的方法。
背景技术：
由于把栅极做得越微细，MOS晶体管的动作速度越快，因此近些年来特别是栅极电极的微细化在不断发展。如果缩短布线长度，则因时间常数的关系而会提高动作速度，而且还有助于低功耗化，因此布线密度也被不断提高。此外，半导体器件的高集成化也因微细且密集度高的图形的形成而得以实现。由此，同时还要求形成微细的栅极图形和微细而且密集的图形。
根据这样的背景，缩短在光刻时使用的光的波长，并提高所使用的透镜的数值孔径(NA)，使得分辨率得以提高。但是，当透镜的数值孔径接近于1，并且曝光波长达到使用了ArF准分子激光的波长193nm这样的真空紫外的区域时，分辨率提高的速度，就不能满足来自器件的要求，必须开展新的研究。
其一个方法就是全面细线化法(Full Area Slimming Method)。所谓全面细线化法，就是首先用通常的光刻形成高密度的微细抗蚀剂图形，然后通过灰化或各向同性刻蚀使尺寸全面地一律变细的方法。用该方法，可以选择适合高密度微细图形的光刻条件，通过使图形节距变密或者变细还可以得到细的栅极。
另外一个方法就是应用以移相器边缘移相曝光法所代表的超分辨率曝光法。所谓移相曝光法，就是在掩模上形成被称为移相器的产生相位差的部件，以使相邻的曝光部的相位反转，并经由该掩模进行曝光的超分辨率曝光法。是利用干涉来提高光学像对比度的分辨率提高法。在制作微细的栅极时，由于有效利用相位相邻的部分的边界，即，移相器的边缘，因此被称为移相器边缘曝光法，通过利用相位变化，与通常曝光的情况相比，可以提高分辨率，使得析像细的栅极图形。在要形成用通常的曝光法难以形成的微细的栅极时，以往，一直使用上述那样的方法。
另外，例如在专利文献1中公开了全面细线化法，此外，对于移相器边缘曝光法，例如，已在专利文献2中公开。
日本特开2001-265011号公报[专利文献2]日本特开平5-158244号公报发明内容用示出了栅极周围的图形布局的图2～图4说明上述全面细线化法和移相器边缘曝光法的问题。图2示出了目的图形的布局。22是栅极布线电极图形，21表示栅极部分。23是导通用电极孔图形。为了使晶体管高速地动作，栅极图形21变成了细的细线。为了防止断线，也为了在一定程度上降低电阻，栅极电极的布线图形被布置成比栅极21粗。此外，为了提高集成度，或缩短布线长度来减小布线电阻，或为了削减成本而减小芯片面积，而缩短栅极布线电极间的距离，提高图形密度。在栅极电极21的两端和栅极电极布线22上，形成用于和在不同层上形成的布线进行电导通的导通用电极孔图形23。
图3示出了用全面细线化法形成的图形的例子。由于用通常的曝光法不能比所要的尺寸小地形成栅极图形21，因此在形成了抗蚀剂图形之后就要进行灰化等，使图形变细。即，进行细线化。这样，虽然栅极图形部分21会变细成为所要的尺寸，但是，栅极电极布线24也会变细。布线部分变得易于断线而导致成品率降低。此外，电阻也会增大。也将发生与栅极布线电极上的导通孔电极23之间的对准宽裕量减小，对准不合格频率升高，电可靠性降低等问题。
图4示出了用移相器边缘曝光法形成的图形布局的例子。栅极图形25，由于用作为强的超分辨率曝光法的移相法形成，因此能用光刻形成所要的细线图形。但是，与通常曝光法不同，因移相器间的干涉或移相器配置的制约等关系，将会受到严格的布局限制。就是说，向任意的部位进行栅极配置受到限制。此外，由于是利用移相器边缘部分的相位变化形成的，因此基本上只用移相器边缘曝光，这样只能形成闭环的图形。因此，要用另外1块掩模进行多重曝光，切断闭环部。与此同时，形成栅极布线电极部分22。由于用2块掩模以多重曝光形成栅极图形25和栅极布线电极部分22，因此其间会产生对准偏差。这样，成为栅极图形25或栅极布线电极部分22中的任一者与导通孔电极23的对准宽裕量减小，成品率低的原因。移相器边缘曝光法存在着上述图形布局受限和对准宽裕量减小的问题。
上述问题，可通过在形成了抗蚀剂图形后，对所要的部分照射DUV或电子束，有选择地使抗蚀剂细线化来解决。
在这里，所谓细线化，指的是使线条宽度比曝光形成的抗蚀剂图形细的情况，特别是在本发明中，还包括通过不除去抗蚀剂而使抗蚀剂材料浓缩，使线条宽度变细的情况。
在使抗蚀剂材料浓缩了的情况下，具有刻蚀耐性提高，能补偿抗蚀剂的刻蚀掩蔽不充分的优点，该抗蚀剂的刻蚀掩蔽不充分是因在细线化工序中产生的抗蚀剂图形膜厚减少而产生的。
根据本申请，可以制造具有极微细的栅极，并且具有微细且高集成的布线，或极微细的逻辑部分的栅极和极高集成的存储器部分的栅极的半导体器件。据此，将提高半导体器件的动作速度，此外，通过提高集成度还会提高功能。
图1是说明本发明结构的概念图。
图2是说明作为本发明的目的图形布局的主要部分平面图。
图3是表示现有方法的第1图形形成例的图形主要部分平面图。
图4是表示现有方法的第2图形形成例的图形主要部分平面图。
图5是表示本发明制造方法的主要部分剖面工序图。
图6是表示本发明制造方法的主要部分平面图。
图7是表示本发明制造方法的主要部分平面图。
图8是表示本发明制造方法的主要部分平面图。
图9是表示本发明制造方法的主要部分平面图。
图10是表示在本发明中使用的装置的结构的装置结构图。
图11是表示本发明特征的特性图。
图12是表示在本发明中使用的第2装置的结构的装置结构图。
图13是表示在本发明中使用的第3装置的结构的装置结构图。
图14是表示本发明半导体器件的概要的结构图。
图15是在本发明中使用的掩模的平面图。
图16是表示本发明装置的结构的装置剖面构造图。
图17是表示本发明处理工序的工序图。
图18是表示本发明适用器件的概要结构的结构图。
图19是表示本发明的逻辑主要部分的图形布局的布局图。
图20是表示本发明的SRAM存储体(mat)主要部分的图形布局的布局图。
图21是表示本发明的SRAM外围电路主要部分的图形布局的布局图。
图22是表示应用了本发明的图形布局的布局图。
具体实施例方式
(实施方式1)首先，边参看图1边说明实施方式1的概要。图1的1是电子束源，2是电子束，3是准直透镜，4是掩模，5是半导体衬底，6是氧化膜，7是多晶硅膜，8和10是抗蚀剂图形，而9是栅极沟道。从电子束源1发出的电子束2，由准直透镜3进行准直，垂直地入射到在栅极部分具有开口的掩模4。掩模4和晶片接近配置，并有选择地向栅极部分的抗蚀剂图形10照射电子束。通过该电子束照射，与栅极部分以外的抗蚀剂图形8相比，栅极部分的抗蚀剂图形10有选择地收缩。
其次，用作为装置主要部分剖面构造图的图16说明细线化用电子束照射装置的概要。本装置粗分起来由电子透镜系统框体401、电子束照射处理室402、晶片储存器403、掩模储存器405构成，用装载室(Loadlock room)404连接晶片储存器403和电子束照射处理室402，此外，用装载室406连接掩模储存器405和电子束照射处理室402。在每个室之间都设置有门407、408、409、410，此外，在电子束照射处理室402、装载室404、406上独自连接有真空泵411、412、413。通过这样的结构，在维持电子束照射处理室402的真空度不变的状态下，形成可以把掩模和晶片从外部传送给电子束处理室的结构。在电子透镜系统框体401内配置电子枪414和电子透镜系统415，在电子束照射处理室402内配置掩模416、晶片417和晶片载置台418。在此，组装有可进行掩模416和晶片417的位置对准以及其接近距离的调整的机构。在晶片储存器403(未示出)内，有晶片搬送器419，并组装有使升降器421上下升降以取出所要的晶片420的机构。此外，在掩模储存器405内，有掩模架422，并组装有使升降器424上下升降以取出所要的晶片423的机构。
其次，用作为主要部分剖面构造图的图5A～图5E说明制造工序的细节。首先，如图5A所示，在已在衬底101上形成了被加工膜102的晶片上形成反射防止膜103和抗蚀剂膜104。在此，用多晶硅膜作被加工膜，用SiON膜作反射防止膜，但是并不限于此，也可以不使用多晶硅膜而使用钨和多晶硅的叠层膜，不使用SiON膜而使用涂敷形成有机反射防止膜(BARC)等。作为抗蚀剂使用了丁烯异酸树脂ArF抗蚀剂。其次，如图5C所示，用通常的光刻方法在反射防止膜103上形成抗蚀剂图形105。作为曝光装置使用了ArF扫描器。然后，使在所要的栅极部分上具有开口的掩模106接近晶片，并向所要的栅极抗蚀剂图形105照射电子束107。电子束的加速电压，在此定为2.5kV。如果加速电压是200V这样小的值，则电子束仅仅在抗蚀剂的表面被俘获，收缩和抗蚀剂硬化效果小。如果加速电压变成为100kV这样的过大值，则由于大部分的电子束将直接穿过而不会被抗蚀剂俘获，因此效率将极度地降低。因此，作为加速电压，最好是从500V到10kV。如果把重点放到照射效率上，则特别有效的是从1kV到5kV。这样有选择地照射电子束的结果，如图5D所示，可以形成图形细的栅极抗蚀剂图形108，而其它部分的抗蚀剂图形的尺寸可以保持原状。栅极抗蚀剂图形108，不仅是决定尺寸的横向，纵向即膜厚方向也产生收缩，由于抗蚀剂密度增高并已被硬化，因此还成为刻蚀耐性高的抗蚀剂。因此，如图5E所示，在对反射防止膜和被加工膜进行了刻蚀之后，在抗蚀剂膜厚薄的栅极图形部分上残留了抗蚀剂108’，因此可以刻蚀掩蔽充分地进行加工。另外，同图的109表示刻蚀加工后的反射防止膜图形，110表示加工后的被加工膜图形，105’表示所要的栅极部分以外的抗蚀剂图形。这样，可以使用布局制约少的通常曝光形成仅仅使所要的栅极部分有选择地变细的图形，由于可以用电子束选择照射这样的工艺形成细线，因此可以使抗蚀剂图形的曝光条件与线条和间隙密的图形形成条件，例如环形照明或相干性小的照明条件一致。因此，具有可以使布线节距等紧密，集成度提高的效果。在设曝光波长为λ，透镜的数值孔径为NA时，可以使密的布线形成为图形节距小于或等于0.7λ/NA，栅极宽度小于或等于0.2λ/NA的图形。
其次，用从上面看到的图形形成的状况的图6～图9进行说明。
首先，如图6所示，用通常的曝光方法形成含有布线部分的栅极抗蚀剂图形51，使得一部分落入有源区50。这时，以适合于密的图形形成的曝光、照明条件进行光刻。其次，如图7所示，设置在所要的栅极部分具有开口52的掩模，并照射电子束，如图8所示，使栅极抗蚀剂图形53变细。然后，如图9所示，进行加工，形成栅极53’和栅极电极布线51’，然后，形成导通孔电极23。通过该制造工序，可以制造这样的半导体器件(1)具有细的栅极(2)因密且集成度高并且形成了所要布线宽度所以断线等的成品率降低少(3)能保证与导通孔电极的对准宽裕量，从而电可靠性高、成品率高。
其次，用图10说明在此使用的电子束照射装置的概要。该电子束照射装置包括电子束源201、电子束偏转透镜203、选择孔径204、电子束偏转透镜和准直透镜206，晶片载置台209和晶片载置台驱动系统210。晶片207放置在晶片载置台209上，并与该晶片接近地设置模板掩模208。从电子源201射出的电子束202，通过用电子束偏转透镜203使电子束转向，并通过选择孔径204使之通过、截止。穿过选择孔径204后的电子束205，通过电子束偏转透镜和准直透镜206垂直地入射到掩模208，穿过了掩模的开口的电子束，照射到晶片207。一边逐步进给晶片载置台，一边进行该照射。或者，一边用电子束偏转透镜和准直透镜206进行扫描，一边扫描并按步进给晶片载置台来进行照射。由于两种方法的掩模通常是以芯片单位或块单位形成，因此掩模的制作简单。即，在此是用4英寸大小的掩模208对300mm晶片进行照射。在本装置中，由于没有必要整体照射300mm这样的大口径晶片的整体，因此可以减轻电子束源或电子束透镜系统的负担，从而装置结构简便了。
图11表示因电子束照射而产生的抗蚀剂图形的收缩量，即，图形的变细量。图形因电子束照射而变细，但是对于剂量，具有饱和特性，因此充分具有控制性。此外，通过0.4mC/cm2的照射，抗蚀剂刻蚀耐性提高了约80％，因此因抗蚀剂收缩而产生的抗蚀剂膜厚的减少，在刻蚀方面已不成问题。另外，在此，虽然作为抗蚀剂使用的是甲基丙烯酸酯树脂抗蚀剂，但是即便是环烯烃树脂类抗蚀剂，酚醛树脂类抗蚀剂，苯酚树脂类抗蚀剂，本方法也是有效的。但是，丁烯异酸树脂类抗蚀剂因电子束照射而产生的收缩量大，而且，可用少的剂量进行收缩，因此效果特别好。例如，丁烯异酸树脂类抗蚀剂，与苯酚树脂类抗蚀剂比，收缩量大5到10倍。
(实施方式2)在这里用作为装置概要图的图12说明使用深紫外线的情况下的实施例。本装置包括深紫外光源(DUV光源)301、透镜303、掩模保持器306、掩模驱动系统309、晶片载置台311、晶片载置台驱动系统313，掩模保持器306和掩模驱动系统309之间用连杆308连接。同样，晶片载置台311和掩模驱动系统313之间也用连杆312连接。在晶片载置台311上载置晶片305，此外，掩模305被吸附载置在掩模保持器306上。掩模306与晶片310接近地配置，掩模305和晶片310的位置，分别用驱动系统309、313控制，进行对准。从深紫外光源301发出的深紫外光302用透镜303调整为平行光线304，垂直地照射到掩模306。在此，作为深紫外光使用的是波长222nm的准分子灯，但是，也可以使用波长172nm的准分子灯、波长254nm的水银灯、波长248nm的KrF准分子灯等从深紫外到真空紫外的短波长的光。准分子灯，由于灯便宜而且是连续光，因此具有易于操作的特长。在经过详细地探讨后得知波长350nm这样的紫外线，细线化或抗蚀剂硬化效果小，不适合于本方法。在把本装置用做用于有选择的抗蚀剂细线化的照射装置时，与不使用本方法的情况相比，可使所要的栅极图形缩小20％。另外，在本实施例中虽然说明的是掩模与晶片的直径相同的整体转印的方法，但是，也可以为在实施例1中所示的逐步方式。整体方式具有生产量高的优点，逐步方式具有容易进行对准和制作掩模的优点。本方法的优点在于装置简单，不需要做成真空系统。
(实施方式3)在此，用作为装置概要图的图13说明不使用掩模的情况的实施例。本装置的基本结构以在实施例1的图10中所示的照射装置为准。不同之处在于没有掩模，而是组装有成像透镜系统211。在本装置中，不经由掩模，而是通过成像透镜系统211对所要的栅极部分直接照射电子束。本方法的优点在于没有必要制作掩模，可以削减工时。另外，在实施例1的情况下，由于能至少以块单位进行整体照射，故在进行大量生产时的生产量大。因此，实施例1适合于大量生产，实施例3则适合于开发工程或少量生产。
(实施方式4)本实施例基本上以实施方式3为准，但是是导入了尺寸反馈法以进一步确保高的尺寸精度的实施例。图17表示本发明处理工序的流程图。首先，在晶片上涂敷抗蚀剂251，进行通常的图形曝光252。接着进行通常的显影253，在晶片上形成抗蚀剂图形。然后，向所要的部分照射电子束施行细线化254。在此，电子束的照射方法使用的是不经由掩模的直接照射方法，但是也可以是对每个经由掩模的区域进行照射的方法。然后，通过比细线化工序时更少地照射电子束，并且对其反射电子像进行监视，按照SEM的方法对所要的部位(栅极部分)的尺寸进行测量255。在该部位的尺寸处于预定值之内时，定为合格而流向下一工序。粗时，就再次进行用于细线化的电子束照射254，反复该循环直到收缩为所要的尺寸为止。根据本方法，与实施方式3的情况相比，可提高所要的进行细线化的部位的尺寸精度。由于在电子束照射装置内该细线化用的电子束照射和用于尺寸检查的电子束照射可以通用，因此效率高。
(实施方式5)在此，边参看图14和图15边说明系统LSI适用例。图14是从上面观察晶片时的概略外观图，90是晶片，91是逻辑部分，92是存储器部分，93是I/O部分。逻辑部分、存储器部分、I/O部分都已形成了栅极。其中以实施例2为准向逻辑部分91的栅极部分照射深紫外线。在此，并不是仅仅在栅极部分及其附近才设置开口，而是如图15的94所示，用在逻辑部分具有开口的掩模对逻辑部分进行远紫外线照射。该方法具有易于制作掩模，而且对准精度也可以充分宽松的优点。根据本方法，能以高的成品率使存储器部分的栅极节距细的栅极群和细栅极的逻辑栅极部分共存。因此，能以高的成品率形成逻辑部分的动作速度快而且混载了集成度高的存储器的系统LSI。
(实施方式6)在此，边参看图18到图21边说明第2系统LSI适用例。图18是从上面观察该LSI的各个功能部分的配置的图，61是逻辑部分，62是SRAM存储体部分，63是SRAM外围电路部分。从图19到图21分别示出逻辑主要部分、SRAM存储体主要部分、SRAM外围电路部分的图形布局，71、75、79是扩散层，72、76、80是栅极(包含栅极布线)，73、74、77、78、81、82是连接用孔。使用具有对该一连串的图形群中的逻辑部分61、整个SRAM存储体部分62和SRAM外围电路部分63的一部分照射电子束的开口的掩模，进行栅极(布线)的图形细线化。在此，SRAM外围电路部分的电子束照射区域是用图21中的83所示的开口部分。通过该细线化工序就可以制作极细的栅极。此外，即便是在图21中的A所示的导通孔的配置的关系下，不能保证相对图形邻接间隔，而且也不能充分保证导通孔与栅极布线之间的对准宽裕量的密的栅极布线布局中，也可以制造具有极细的栅极的高性能系统LSI而不会发生导通故障或布线短路等故障。
图22表示本选择细线化法的应用例。布局上的栅极图形80跨过扩散层79，此外，为了与栅极导通而设置导通孔82的栅极图形部分，为了也获得对准宽裕量而扩展开来。由于该并非直线的布局，实际的抗蚀剂图形转印像，如85所示，接触区部分变成平缓地鼓起来的形状。在扩散层79上的栅极，由于要求精度和微细性，因此栅极图形可在大体上成直线状的状态下使用。因此，使从扩散层到接触区部分的距离为L2来进行布局。该L2的距离为栅极图形变形距离L1加上对准精度后的大小。通常距离为大于或等于150nm。细线化用曝光的照射部分，即细线化掩模的开口部分83虽然被设定为在该接触区到扩散层之间都具有边界，但是，由于L2大于或等于150nm，因此即便是考虑到抗蚀剂图形和掩模之间的对准精度(通常为50nm)，也可以确保使扩散层79内的栅极进行细线化，而且不使接触区部分进行细线化的充分的大小。
权利要求
1.一种半导体器件的制造方法，其特征在于具有在半导体衬底上形成线状感光性覆膜图形的步骤；对上述线状感光性覆膜的一部分照射能量束使之变细的步骤；把经照射能量束而变细后的线状感光性覆膜图形转印到上述半导体衬底的步骤。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于上述能量束，经由具有设置在掩蔽区域上的透射部分的掩模，照射到上述线状感光性覆膜图形的一部分。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于上述线状感光性覆膜图形，形成在反射防止膜上，上述反射防止膜形成在上述半导体衬底上。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于在上述半导体衬底上形成有要成为栅极的导电膜，被照射上述能量束的上述线状感光性覆膜图形是栅极图形，上述转印的步骤包括上述导电膜的刻蚀。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于上述半导体衬底具有形成晶体管的多个有源区域和它们之间的绝缘膜，被照射上述能量束的区域包括形成了上述线状感光性覆膜图形的上述有源区域。
6.一种半导体器件的制造方法，其特征在于具有准备在导电膜上形成了抗蚀剂膜的半导体衬底的步骤；用在遮光区域中具有多个线状开口部分、穿过邻接的上述线状开口部分的曝光光的相位彼此反转的移相掩模，在上述抗蚀剂膜上转印上述移相掩模的图形，在上述半导体衬底上形成线状抗蚀剂膜图形的步骤；对上述线状抗蚀剂膜图形的一部分照射能量束，使之变细的步骤。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于上述线状抗蚀剂膜图形的线条的节距，小于或等于0.7λ/NA，其中，λ是曝光光的波长，NA是曝光装置的透镜的数值孔径。
8.根据权利要求6所述的半导体器件的制造方法，其特征在于经照射上述能量束而变细后的上述线状抗蚀剂膜图形的线条宽度，小于或等于0.2λ/NA，其中，λ是曝光光的波长，NA是曝光装置的透镜的数值孔径。
9.根据权利要求6所述的半导体器件的制造方法，其特征在于上述半导体衬底具有形成晶体管的多个有源区域和它们之间的绝缘区域，被照射上述能量束的区域包括形成了上述线状抗蚀剂膜图形的上述有源区域。
10.根据权利要求6所述的半导体器件的制造方法，其特征在于照射了上述能量束后的上述线状抗蚀剂膜图形被转印到上述导电膜。
11.根据权利要求6所述的半导体器件的制造方法，其特征在于上述导电膜含有多晶硅。
12.根据权利要求6所述的半导体器件的制造方法，其特征在于上述导电膜含有钨。
13.根据权利要求6所述的半导体器件的制造方法，其特征在于被转印了线状图形的上述导电膜，在未进行上述能量束照射的区域内设置有接触部分。
14.一种半导体器件的制造方法，其特征在于具有在要形成存储区和逻辑区的半导体衬底上形成栅极电极用的抗蚀剂图形的步骤；对形成在上述逻辑区的上述抗蚀剂图形的一部分照射能量束，使之比形成在上述存储区的上述抗蚀剂图形还细的步骤。
15.根据权利要求14所述的半导体器件的制造方法，其特征在于被照射了上述能量束的上述栅极电极用的抗蚀剂图形的宽度，具有小于或等于光刻的分辨率界限的尺寸。
16.根据权利要求14所述的半导体器件的制造方法，其特征在于上述抗蚀剂图形，形成在反射防止膜上，上述反射防止膜形成在上述半导体衬底上。
17.根据权利要求14所述的半导体器件的制造方法，其特征在于上述能量束是带电粒子束。
18.根据权利要求14所述的半导体器件的制造方法，其特征在于上述能量束是波长小于或等于254nm的光。
19.根据权利要求14所述的半导体器件的制造方法，其特征在于上述能量束，经由具有设置在掩蔽区域上的透射部分的掩模，照射到上述抗蚀剂图形的一部分。
20.根据权利要求19所述的半导体器件的制造方法，其特征在于上述掩模的尺寸，大小与上述半导体衬底大致相同。
全文摘要
本发明公开了一种半导体器件的制造方法。伴随着半导体器件的高速化和高集成化的发展，同时要求形成微细的栅极图形和微细而且高密度的图形。在实现该要求的现有技术中，虽然有全面细线化法和移相器边缘移相曝光法等，但是，前者会产生栅极电极布线也与栅极图形同时变细、布线部分易于断线、成品率低的问题。后者则由于移相器间的干涉和移相器配置的制约等关系而存在着会受到强的布局限制的问题。为了同时解决这些问题，本发明提供高集成而且具有极细的栅极电极的半导体器件的制造方法。在形成了抗蚀剂图形后，向所要的部分照射DUV或电子束以使抗蚀剂有选择地细线化。
文档编号H01L27/11GK1591782SQ20041007092
公开日2005年3月9日 申请日期2004年7月13日 优先权日2003年8月29日
发明者田中稔彦 申请人:株式会社瑞萨科技