专利名称：薄膜半导体衬底及制造方法、薄膜半导体器件及制造方法
技术领域：
本发明涉及薄膜半导体衬底、薄膜半导体衬底的制造方法、晶化方法、用于晶化的装置、薄膜半导体器件、以及薄膜半导体器件的制造方法，这些可以应用于例如有源矩阵平板显示器。
背景技术：
对于在绝缘衬底上形成如薄膜晶体管(TFT薄膜晶体管)、接触图像传感器以及光电转换器件等的半导体器件，薄膜半导体技术很重要。薄膜晶体管为MOS(MIS)场效应晶体管，并且应用于如液晶显示器等的平板显示器(例如，参见非专利文献1“(平板显示器件96)FlatPanel Display 96”，174-176页)。
一般说来，液晶显示器的特点为薄、轻、低功耗以及易于彩色显示。由于这些特点，液晶显示器广泛应用于个人计算机或多种便携信息终端的显示器。在液晶显示器是有源矩阵型的情况中，提供薄膜晶体管作为像素开关元件。
薄膜晶体管的有源层(载流子漂移层)由例如硅半导体薄膜形成。硅半导体薄膜可以分成两类非晶硅(α-Si)和具有晶相的多晶硅(非单晶晶体硅)。多晶体硅主要为多晶硅(poly-Si)。微晶硅(μc-Si)也称做多晶体硅。除了硅之外，半导体薄膜材料的例子包括SiGe、SiO、CdSe、Te以及CdS。
多晶体硅的载流子迁移率比非晶硅的载流子迁移率大10倍到100倍。与开关器件的半导体薄膜材料的特性相比，该特性很优异。近些年来，更关注具有由多晶硅形成的有源层的薄膜晶体管，是由于它具有高的工作速度，并且为可以构成如多米诺(domino)电路和CMOS传输门等各种逻辑电路的开关器件。该逻辑电路需要形成液晶显示器件和电致发光显示器件中的驱动电路、多路复用器、EPROM、EEPROM、CCD和RAM。
现在介绍制造多晶体硅半导体薄膜的典型常规工艺。在该工艺中，首先制备如玻璃的绝缘衬底。例如在绝缘衬底上形成的氧化硅膜(SiO2)作为其底部覆盖层(或缓冲层)。具有约50mm厚度的非晶硅膜(α-Si)形成底部覆盖层上的半导体薄膜。然后，进行脱氢以降低非晶硅膜中的氢含量。随后，例如通过受激准分子层晶化法将非晶硅膜熔化和再结晶。具体地，将受激准分子激光束施加到非晶硅膜，由此将非晶硅变成多晶硅。
目前，由此得到的多晶硅的半导体薄膜用做n沟道或p沟道薄膜晶体管的有源层。此时，薄膜晶体管的场效应迁移率(由场效应造成的电子或空穴迁移率)对于n沟道薄膜晶体管约为100到150cm2/Vsec，对于p沟道薄膜晶体管为100cm2/Vsec。使用这种薄膜晶体管可以得到集成了驱动电路的显示器件，其中如信号线驱动电路和扫描线驱动电路的驱动电路与像素开关元件同时形成在相同的衬底上。由此降低了显示器件的制造成本。
目前的薄膜晶体管的电特性不是很优异，如用于将数字视频数据转换成模拟视频信号的D/A转换器以及用于处理数字视频数据的门阵列的信号处理电路集成在显示器件的衬底上。为此，薄膜晶体管需要具有高于目前器件2到5倍的电流驱动能力。而且，场效应迁移率需要约300cm2/Vsec或更多。薄膜晶体管的电特性需要进一步增强，以便增加显示器件的功能特性并提高附加的价值。例如，在将包括薄膜晶体管的静态存储器添加到每个像素以便提供存储功能时，薄膜晶体管需要具有基本上等同于单晶半导体的电特性。因此，提高半导体的特性是很重要的。
作为提高半导体薄膜特性的措施，例如，可以考虑将半导体薄膜的结晶性制得更接近于单晶。实际上，如果绝缘衬底上的整个半导体薄膜可以制成单晶，那么可以得到基本上等同于使用SOI衬底的器件的特性，而这种器件被认为是下一代的LSI。最初在十几年前作为3D器件的研究项目进行了这种尝试，但是将整个半导体薄膜制成单晶的技术仍然需要完善。即使在目前，仍然是抱有希望地期待半导体薄膜中的半导体晶粒为单晶。
在现有技术中，现已提出了在非晶半导体薄膜的晶化过程中将单晶半导体晶粒生长为大尺寸的技术(例如，参见非专利文献2(日本表面科学学会学报)Journal of the Surface Science Society of Japan，21卷，第5期，278-287页)。非专利文献2作为Matsumura等人的积极持续的研究成果而出版。非专利文献2公开了相调制受激准分子激光晶化法，其中由移相器空间地强度调制的受激准分子激光束施加到非晶硅薄膜，由此将非晶硅薄膜熔化并再结晶为多晶硅薄膜。在普通的激光晶化法中，使用称做“束均化器”(beam homonizer)的光学系统使硅薄膜面上的受激准分子激光强度均匀。另一方面，根据相调制受激准分子激光晶化法的方案，通过移相器将硅薄膜面上的受激准分子激光束的强度改变为具有高和低的级别，在硅薄膜中提供对应于所得强度分布的温度梯度。温度梯度促进了单晶硅晶粒在平行于硅薄膜面的横向方向中由低温区生长到高温区。由此，与现有技术的激光晶化法相比，单晶硅晶粒可以生长为更大的尺寸。具体地，单晶硅晶粒可以生长为几微米的尺寸，其中可以含有例如薄膜晶体管的有源器件。因此，认为通过在该单晶硅晶粒中形成薄膜晶体管，就可以获得电特性满足上述要求的薄膜晶体管是合理的。
如上所述，相位调制受激准分子激光晶化法能有效地得到大尺寸的单晶硅晶粒。然而，如非专利文献2中介绍的，大尺寸的单晶硅晶粒为由无数个小尺寸单晶硅晶粒的多晶硅或非晶硅环绕。如果形成的薄膜晶体管不具有大尺寸的单晶硅晶粒，那么薄膜晶体管的电特性将显著降低。如果这种薄膜晶体管包含在如平板显示器的产品中，那么显示器将变得有缺陷。
在现有技术中，即使在用于晶化非晶硅薄膜的晶化工艺中，由非晶硅薄膜覆盖的玻璃衬底放置在面向移相器的预定位置处，仍会产生以下问题。即，在晶化工艺之后的工艺中，将在硅薄膜中形成的薄膜晶体管不能准确地定位在大尺寸单晶硅晶粒的范围内。
发明内容
本发明的目的是提供一种薄膜半导体衬底、薄膜半导体衬底的制造方法、晶化的方法、用于晶化的装置、薄膜半导体器件、以及薄膜半导体器件的制造方法，当在通过相位调制受激准分子激光晶化法中得到的这种大尺寸单晶半导体晶粒的范围中形成半导体有源器件时，该方法非常可靠。
根据本发明的第一方案，提供一种薄膜半导体衬底，其中包括绝缘衬底、在绝缘衬底上形成的非晶半导体薄膜、以及位于半导体薄膜上并指示晶化的参考位置的多个对准标记。
根据本发明的第二方案，提供一种薄膜半导体衬底的制造方法，其中包括在绝缘衬底上形成非晶半导体薄膜；以及在半导体薄膜上提供多个对准标记，该对准标记指示晶化的参考位置。
根据本发明的第三方案，提供一种晶化方法，其中包括形成具有绝缘衬底的薄膜半导体衬底、在绝缘衬底上形成的非晶半导体薄膜、以及位于半导体薄膜上并指示晶化的参考位置的多个对准标记；以及通过与用于晶化的参考位置对准的移相器，施加激光束以晶化半导体薄膜。
根据本发明的第四方案，提供一种晶化装置，其中包括用于安装薄膜半导体衬底的衬底台，薄膜半导体衬底包括绝缘衬底、在绝缘衬底上形成的非晶半导体薄膜、以及位于半导体薄膜上并指示用于晶化的参考位置的多个对准标记；以及与用于晶化的参考位置对准的移相器，通过该移相器施加激光束以晶化半导体薄膜的激光束照射部件。
根据本发明的第五方案，提供一种薄膜半导体器件，其中包括绝缘衬底、在绝缘衬底上形成的多晶半导体薄膜；以及半导体有源器件；其中多晶半导体薄膜包括沿着多个对准标记的至少一个单晶半导体晶粒，该多个对准标记相对于单晶半导体晶粒具有预定的位置关系，单晶半导体晶粒具有预定的晶粒尺寸以容纳半导体有源器件，相对于对准标记，半导体有源器件位于单晶半导体晶粒的范围内。
根据本发明的第六方案，提供一种薄膜半导体器件的制造方法，其中包括在绝缘衬底上形成多晶半导体薄膜，多晶半导体薄膜包括沿着多个对准标记的至少一个单晶半导体晶粒，所述多个对准标记相对于单晶半导体晶粒具有预定的位置关系；以及形成半导体有源器件；其中单晶半导体晶粒具有预定的晶粒尺寸以容纳半导体有源器件，相对于对准标记，半导体有源器件位于单晶半导体晶粒的范围内。
对于以上介绍的薄膜半导体衬底、薄膜半导体衬底的制造方法、晶化方法、用于晶化的装置、薄膜半导体器件、以及薄膜半导体器件的制造方法，在半导体薄膜上提供的多个对准标记。对准标记在晶化半导体薄膜时作为确定掩模位置的参考位置，或者在半导体薄膜中形成半导体有源器件时作为掩模位置。因此，在通过晶化半导体薄膜得到的大尺寸单晶半导体晶粒的范围内，可以很可靠地形成半导体有源器件。
本发明的附加目的和优点在下面的说明中进行陈述，部分从说明书中明显可知，或者可以通过实施本发明而理解。借助下文中特别指出的手段和组合，可以实现和获得本发明的目的和优点。
附图简述引入并构成本说明书一部分的附图示出了本发明的各实施例，和上面给出的总体说明以及下面各实施例的详细说明一起解释了本发明的原则。
图1示出了根据本发明第一实施例为薄膜半导体器件的多晶硅TFT的制造步骤的剖面图；图2示出了图1所示的步骤之后多晶硅TFT的制造步骤图；图3示出了图2所示的步骤之后多晶硅TFT的制造步骤图；图4示出了图3所示的步骤之后多晶硅TFT的制造步骤图；图5示出了图4所示的步骤之后多晶硅TFT的制造步骤图；图6示出了图5所示的步骤之后多晶硅TFT的制造步骤图；图7示出了图6所示的步骤之后多晶硅TFT的制造步骤图；图8示出了图7所示的步骤之后多晶硅TFT的制造步骤图；图9示出了图8所示的步骤之后多晶硅TFT的制造步骤图；
图10示出了图9所示的步骤之后多晶硅TFT的制造步骤图；图11示出了图10所示的步骤之后多晶硅TFT的制造步骤图；图12示出了图11所示的步骤之后多晶硅TFT的制造步骤图；图13示出了图12所示的步骤之后多晶硅TFT的制造步骤图；图14示出了图13所示的步骤之后多晶硅TFT的制造步骤图；图15示出了图14所示的步骤之后多晶硅TFT的制造步骤图；图16示出了图15所示的步骤之后多晶硅TFT的制造步骤图；图17示出了图16所示的步骤之后多晶硅TFT的制造步骤图；图18示出了图17所示的步骤之后多晶硅TFT的制造步骤图；图19示出了图18所示的步骤之后多晶硅TFT的制造步骤图；图20示出了图19所示的步骤之后多晶硅TFT的制造步骤图；图21示出了图20所示的步骤之后多晶硅TFT的制造步骤图；图22示出了图21所示的步骤之后多晶硅TFT的制造步骤图；图23示出了图22所示的步骤之后多晶硅TFT的制造步骤图；图24示出了在图6的步骤中使用的移相器的移相图形与使用该移相图形形成的单晶硅晶粒之间的位置关系图；图25示出了在步骤23中完成的多晶硅TFT的平面结构图；图26示出了图25所示的多晶硅TFT的整个有源层位于大尺寸单晶硅晶粒内的一个配置的例子；图27示出了图25所示的多晶硅TFT由大尺寸单晶硅晶粒取代的配置的第一例；图28示出了图25所示的多晶硅TFT由大尺寸单晶硅晶粒取代的配置的第二例；图29示出了图25所示的多晶硅TFT由大尺寸单晶硅晶粒取代的配置的第三例；图30示出了包括多个多晶硅TFT的反相器电路(inverter circuit)的一个例子；图31示出了根据本发明的第二实施例为薄膜半导体器件的多晶硅TFT的一个制造步骤图；图32示出了图31所示的步骤之后多晶硅TFT的制造步骤图；
图33示出了图32所示的步骤之后多晶硅TFT的制造步骤图；图34示出了图33所示的步骤之后多晶硅TFT的制造步骤图；图35示出了图34所示的步骤之后多晶硅TFT的制造步骤图；图36示出了图35所示的步骤之后多晶硅TFT的制造步骤图；图37示出了根据本发明的第三实施例为薄膜半导体器件的多晶硅TFT的一个制造步骤图；图38示出了图37所示的步骤之后多晶硅TFT的制造步骤图；图39示出了图38所示的步骤之后多晶硅TFT的制造步骤图；图40示出了图39所示的步骤之后多晶硅TFT的制造步骤图；图41示出了图40所示的步骤之后多晶硅TFT的制造步骤图；图42示出了根据本发明的第四实施例为薄膜半导体器件的多晶硅TFT的一个制造步骤图；图43示出了图42所示的步骤之后多晶硅TFT的制造步骤图；图44示出了图43所示的步骤之后多晶硅TFT的制造步骤图；图45示出了图44所示的步骤之后多晶硅TFT的制造步骤图；图46示出了根据本发明的第五实施例为薄膜半导体器件的多晶硅TFT的一个制造步骤图；图47示出了图46所示的步骤之后多晶硅TFT的制造步骤图；图48示出了图47所示的步骤之后多晶硅TFT的制造步骤图；图49示出了根据图48的步骤中得到的对准标记，在光掩模上提供的刻线(reticle)图形；图50示出了根据本发明的第六实施例将薄膜半导体衬底传入和传出激光晶化装置的传送机器手的示意结构；图51示出了在图50所示的退火室内容纳的激光晶化装置的结构；图52示出了图51所示的工作台驱动单元的操作图；图53示出了根据本发明的第七实施例在激光晶化装置中提供的一对激光处理单元的配置的平面图；图54示出了根据本发明的第八实施例的激光晶化装置的结构；图55示出了在薄膜半导体衬底包括例如九个分区的情况中使用的对准标记的布局和形状；图56示出了图55所示的对准标记的布局和形状的改型；图57示出了在用于晶化的移相器或用于光刻的光掩模上提供的刻线图形或标记图形的形状和布局的第一例；图58示出了在用于晶化的移相器或用于光刻的光掩模上提供的刻线图形或标记图形的形状和布局的第二例；图59示出了在衬底工作台和掩模工作台中埋置的多个位置传感器；图60示出了投影型激光晶化装置的一个例子；图61示出了在图60所示的激光晶化装置中使用的移相器；图62示出了使用图61所示的移相器确定衬底工作台位置的方法的示图；以及图63示出了可用的投影型激光晶化装置的示图，而并非图60中所示的装置。
发明详述现在参考
根据本发明第一实施例的薄膜半导体器件。该薄膜半导体器件为薄膜晶体管(TFT)，薄膜晶体管为构成有源矩阵液晶显示器件的半导体有源器件，例如像素开关元件阵列、驱动电路、D/A(数字到模拟)转换器等。图1到图23示出了制造例如多晶硅TFT的连续制造步骤。图1到6中的部分(A)为局部剖面图，图1到6中的部分(B)为局部平面图。
在图1的部分(A)和(B)所示的步骤中，制备例如石英或无碱玻璃(no-alkali glass)的绝缘衬底10。对绝缘衬底10进行如洗涤或浸泡在氢氟酸中的预处理。在本例中，绝缘衬底10由康宁#1737玻璃形成。
在图2的部分(A)和(B)所示的步骤中，抗蚀剂材料涂覆在绝缘衬底10上。使用光掩模有选择性地露出抗蚀剂材料。露出的部分被除去并显影成抗蚀剂图形11，该图形留在绝缘衬底10上。抗蚀剂图形11具有多个开口OP，每个具有例如图2的部分(B)中所示的“+”形状。绝缘衬底10暴露在开口OP中。在图2的部分(A)和(B)中，仅示出了其中一个开口OP。
在图3的部分(A)和(B)所示的步骤中，使用抗蚀剂图形11作为掩模对绝缘衬底10进行反应离子蚀刻(PiE)。在该蚀刻工艺中，对应于抗蚀剂图形11中的开口OP的绝缘衬底10的露出部分被蚀刻掉例如约100nm的深度。由此，图3的部分(B)中所示的“+”槽GV在绝缘衬底10中形成。
在图4的部分(A)和(B)所示的步骤中，除去了抗蚀剂图形11，用厚度例如为50nm的氮化硅膜(SiNx)12覆盖。氮化硅膜12覆盖有厚度例如100nm的氧化硅膜(SiOx)13。氧化硅膜13覆盖有厚度例如为200nm的非晶半导体薄膜14。例如通过低温等离子体CVD(化学汽相沉积)，在绝缘衬底10上形成氮化硅膜12。例如通过低温等离子体CVD在氮化硅膜12上形成氧化硅膜13。半导体薄膜14为例如通过低温CVD沉积在氧化硅膜13上的非晶硅膜13(α-Si)。在半导体薄膜14形成之后，通过离子喷射(shower)掺杂，将硼(B)添加到半导体薄膜14，由此控制了为有源器件的多晶硅TFT的阈值。除B之外还可以使用BF2作为掺杂剂。
半导体薄膜14、氧化硅膜13以及氮化硅膜12凹陷，与绝缘衬底10中形成的凹槽GV一致。由此，将多个对准标记MK添加到半导体薄膜14，每个对准标记具有由两个相互垂直的直线限定的“+”形，并且指示出用于晶化的参考位置。对准标记MK由相对于它的周边区反射系数的差异来辨别。
由此完成了用于晶化半导体薄膜14的薄膜半导体衬底。
在图5的部分(A)和(B)所示的步骤中，薄膜半导体衬底放置在可在水平的两维平面移动的衬底台上，而且薄膜半导体衬底与移相器PS对准。移相器PS包括由光屏蔽材料形成的多个刻线图形RP、由透光材料形成的移相图形SP，以及支撑刻线图形RP和移相图形SP的例如为透明玻璃的移相器衬底PL。
例如通过有选择性地蚀刻移相器衬底PL并在厚度方向中提供具有阶梯状部分(stepped portion)的衬底PL以形成移相图形SP。或者，通过在移相器衬底PL上形成透光膜并且在透光膜中构图以得到移相图形SP。
每个刻线图形RP具有例如图5的部分(B)中所示的形状。通过排列刻线图形RP，将其分配到在半导体薄膜14上添加的对准标记MK的位置上。移相器PS和薄膜半导体衬底关于对准标记MK对准。薄膜半导体衬底与衬底工作台一起移动。
在图6的部分(A)和(B)所示的步骤中，移动对准标记MK，并在将其移动到相关的刻线图形RP中心的状态下，如图6的部分(B)所示，通过相位调制受激准分子激光晶化法进行激光退火工艺。例如，通过移相器PS，将具有λ＝248nm波长的KrF受激准分子激光束施加到薄膜半导体衬底。具有500mJ/cm2能量密度的受激准分子激光束仅施加到移相图形SP的区域。移相图形SP使受激准分子激光束衍射，以改变薄膜半导体衬底侧上半导体薄膜14上受激准分子激光束的强度(“高级别”和“低级别”)。具体地，通过移相图形SP强度调制受激准分子激光束并入射在半导体薄膜14上，由此将半导体薄膜14的非晶硅熔化并再结晶。在熔化/再结晶的过程中，将半导体薄膜14设置为具有对应于受激准分子激光束强度分布的温度梯度。多个单晶硅晶粒在由低温区到高温区的横向方向中生长。由此，每个单晶硅晶粒具有例如约5到10μm的大晶粒的尺寸，以能够含有如多晶硅TFT的半导体有源器件。移相图形SP形成条状，以便对准单晶硅晶粒的方向。对准标记MK的形状由两条相互垂直的直线限定。两条直线中的一条设置为平行于单晶硅晶粒的生长方向，即，移相图形SP的条状的对准方向。
作为激光退火工艺的结果，将半导体薄膜14制成多晶硅膜，其中多个大尺寸的单晶硅晶粒规则地排列并被多晶硅或非晶硅的无数小尺寸的单晶硅晶粒所环绕。由于可以在激光退火步骤后重复的光刻步骤中作为参考位置标记，所以可以保留对准标记MK直到完成最后一个光刻步骤。对应于移相器PS的移相图形SP的那部分薄膜半导体衬底具有图7所示的剖面结构。
在图7所示的步骤中，抗蚀剂材料涂覆在半导体薄膜14上。使用光掩模MESA，有选择性地露出抗蚀剂材料15。光掩模MESA具有设置为限定多个多晶硅TFT的有源层区的遮光图形。薄膜半导体衬底和光掩模MESA相对于薄膜半导体衬底上的对准标记MK对准。
在图8的步骤中，进行显影工艺以除去抗蚀剂材料15的露出部分。由此，在半导体薄膜14上形成抗蚀剂图形。
在图9的步骤中，使用抗蚀剂图形作为掩模通过例如干蚀刻在半导体薄膜14上蚀刻图形。例如使用CF4和O2作为蚀刻气体。通过构图，半导体薄膜14成为作为多个多晶硅TFT的有源层区。这些有源层区为相互隔开的岛区(insular)并以矩阵排列。相对于对准标记MK以预定的位置关系排列有源层区。
在图10的步骤中，从半导体薄膜14上除去抗蚀剂材料15的抗蚀剂图形，并形成栅极绝缘膜16以覆盖绝缘衬底10和半导体薄膜14。栅极绝缘膜16为例如由LP-CVD形成的氧化硅膜。
在图11的步骤中，电极层17形成在栅极绝缘膜16上，抗蚀剂材料18涂覆在电极层17上。电极层17为例如通过溅射形成在栅极绝缘膜16上的铝层。使用光掩模GM有选择性地露出抗蚀剂材料18。光掩模GM具有定义了多个多晶硅TFT的栅极区的遮光图形。与光掩模MESA类似，薄膜半导体衬底和光掩模GM相对于薄膜半导体衬底14上的对准标记MK对准。
在图12的随后步骤中，除去抗蚀剂材料18露出的部分，由此抗蚀剂材料18显影为留在电极层17上的抗蚀剂图形。
在图13的随后步骤中，使用抗蚀剂图形作为掩模，通过干蚀刻在电极层17上形成图形。由此，电极层17成为栅极绝缘膜16上的栅电极19。在干蚀刻工艺中，例如用BCl3和CH4为蚀刻气体。
在图14示出的步骤中，从栅电极19上除去抗蚀剂材料18的抗蚀剂图形。
在图15的步骤中，使用栅电极19作为掩模在半导体薄膜14中掺杂杂质。在将形成的多晶硅TFT为n沟道型的情况中，磷离子注入在半导体薄膜14中。在将形成的多晶硅TFT为p沟道型的情况中，硼离子注入在半导体薄膜14中。例如，如CMOS反相器的逻辑电路由n沟道多晶硅TFT和p沟道多晶硅TFT的组合所组成。由此，在其它多晶硅TFT的半导体薄膜14由如抗蚀剂的掩模覆盖以防止不希望的离子注入的情况中，进行p沟道多晶硅TFT和n沟道多晶硅TFT离子注入中的一种。在杂质离子注入n沟道多晶硅TFT和p沟道多晶硅TFT的每个之中后，通过退火激活半导体薄膜14。退火在氮气空气中进行。由此，具有高杂质浓度的源区20和漏区21在栅电极19两侧的半导体薄膜中形成。
在图16的步骤中，层间绝缘膜22在栅电极19和栅极绝缘膜16上形成。层间绝缘膜22为例如通过等离子体CVD沉积在栅电极19和栅极绝缘膜16上的氧化硅膜。
在图17的步骤中，抗蚀剂材料涂覆在层间绝缘膜22上。通过光掩模有选择性地露出抗蚀剂材料，相对于添加到半导体薄膜14的对准标记MK排列光掩模。除去抗蚀剂材料露出的部分后，抗蚀剂材料显影为留在层间绝缘膜22上的抗蚀剂图形23。
在图18的步骤中，使用抗蚀剂图形23作为掩模通过干蚀刻在层间绝缘膜22和栅极绝缘膜16形成图形。由此，形成接触孔部分露出栅电极19、源区20和漏区21。在干蚀刻中，例如用CHF3作为蚀刻气体。
在图19的步骤中，从层间绝缘膜22除去抗蚀剂图形23。
在图20的步骤中，在层间绝缘膜22上形成电极层24以接触栅电极19、源区20和漏区21。电极层24为例如通过溅射沉积在层间绝缘膜22上的铝层。
在图21的步骤中，抗蚀剂材料涂覆在电极层24上。使用相对于薄膜半导体衬底上的对准标记对准的光掩模有选择性地露出抗蚀剂材料。除去抗蚀剂材料的露出部分，抗蚀剂材料被显影为电极层24上的抗蚀剂图形25。
在图22的步骤中，使用抗蚀剂图形25作为掩模，通过干蚀刻在电极层23上形成图形。形成图形的电极层23在层间绝缘膜22上成为上栅电极19A、源电极26以及漏电极27。在干蚀刻工艺中，例如使用BCl3和CH4作为蚀刻气体。
在图23的步骤中，从上栅电极18A、源电极26以及漏电极27上除去抗蚀剂材料25的抗蚀剂图形，这样就完成了多晶硅TFT。
下面介绍从图6的部分(A)和(B)中示出的步骤得到的单晶硅晶粒与从图23的步骤中得到的多晶硅TFT之间的位置关系。在激光退火工艺中，通过移相器PS施加受激准分子激光束，移相器PS具有例如图24的部分(A)中所示的剖面。然后，在图24的部分(B)所示的半导体薄膜14的平面上，相对于边界CL对称地设置大尺寸的单晶晶粒14A，边界CL沿移相器PS的移相图形SP中限定的台阶部分延伸，移相器位于图24部分(B)所示的半导体薄膜14的平面上。此外，设置小尺寸的单晶硅晶粒14b和非晶硅以环绕大尺寸的单晶硅晶粒14A。
图25示出了在图23的步骤中完成的多晶硅TFT的平面结构。多晶硅TFT具有图25中在被包围区域中的有源层。因此，多晶硅TFT的电特性主要取决于半导体薄膜14的岛区的结晶性，半导体薄膜14成为多晶硅TFT的有源层。在图26中所示的情况中，多晶硅TFT的整个有源层设置在大尺寸单晶硅晶粒14A内，多晶硅TFT具有优良的电特性。图27、图28以及图29示出了未将多晶硅TFT设置在大尺寸单晶晶粒14A内的例子。此时，形成的岛区包含环绕大尺寸单晶晶粒的不均匀的晶体硅。由此，多晶硅TFT不能提供有良好的电特性。
图30示出了包括多个多晶硅TFT的反相器电路的一个例子。多晶硅TFT在精确地设置在规则排列的相关大尺寸单晶硅晶粒内的状态中互连。因此，与赋予多晶硅TFT的优良电特性一致，反相器电路的电特性提高。
图26到30为介绍相对于半导体薄膜14中的单晶硅晶粒14A设置多晶硅TFT的示意图。将半导体薄膜14分成图9所示步骤中提到的岛区。由此，实际上，当完成了多晶硅TFT的制造时，大尺寸硅晶粒14A不存在图中所示的这种形状。
在根据本实施例的薄膜半导体器件中，为了晶化半导体薄膜14，多个对准标记MK与半导体薄膜14一体形成。这些对准标记MK可以用于在晶化半导体薄膜14的步骤中确定掩模位置的参考位置，或者用于在半导体薄膜14中形成如多晶硅TFT的半导体有源器件的步骤中确定掩模位置的参考位置。因此，可以在通过晶化半导体薄膜14得到的大尺寸单晶半导体晶粒14A的区域内高度可靠地形成半导体有源器件。此外，由于在移相器PS的设计阶段可以确定横向生长的方向，因此可以确定对应于多晶硅TFT电流方向的硅的表面取向。
在通过以上介绍的相调制受激准分子激光器晶化方法在横向方向中生长单晶硅晶粒的情况中，对应于硅的低指数(index)表面的生长方向为(110)或(001)方向。因此，通过形成具有这种形状以指示生长方向的对准标记MK可以显示出最佳取向。现已公知，根据电流方向的取向改变晶体硅的迁移率。使用以上介绍的结构，可以在确定的取向中形成半导体有源器件。
在以上介绍的实施例中，可以通过激光照射制成在图3所示的绝缘衬底10上提供的对准标记MK。对准标记MK不仅位于绝缘衬底10上，而且位于半导体薄膜上或作为半导体薄膜底层形成的绝缘膜上。对准标记MK的可能图形包括如沟槽或缺口的凹槽图形，以及如晶化部分或形成的膜的突起图形。在以上介绍的实施例中，形成的晶化区和功能器件与在衬底上提供的对准标记MK对准。
现在参考附图介绍根据本发明第二实施例的薄膜半导体器件。除了通过图31到36示出的步骤形成的薄膜半导体衬底之外，以与第一实施例类似的方式制造作为薄膜半导体器件的多晶硅TFT。在图31到36中，与第一实施例中的相同部件用同样的标号表示，因此省略或简化其介绍。
图31到图36示出了制造多晶硅TFT的连续制造步骤。图31到36中的部分(A)为局部剖视图，而图31到36中的部分(B)为局部平面图。
在图31的部分(A)和(B)所示的步骤中，制备例如石英或无碱玻璃的绝缘衬底10。对绝缘衬底10进行如洗涤或浸泡在氢氟酸中的预处理。在本例中，绝缘衬底10由康宁#1737玻璃形成。绝缘衬底10涂覆有厚度例如为50nm的氮化硅膜(SiNx)12。氮化硅膜12覆盖有厚度例如100nm的氧化硅膜(SiOx)13。例如通过低温等离子体CVD，使氮化硅膜12形成在绝缘衬底10上。例如通过低温等离子体CVD，使氧化硅膜13形成在氮化硅膜12上。
在图32的部分(A)和(B)所示的步骤中，抗蚀剂材料涂覆在氧化硅膜13上。使用光掩模有选择性地露出抗蚀剂材料。露出的部分被除去并由此将抗蚀剂材料显影成氧化硅膜13上的抗蚀剂图形11。抗蚀剂材料11具有多个缺口OP，每个都具有例如图32的部分(B)中所示的“+”形状。在缺口OP中暴露绝缘衬底10。在图32的部分(A)和(B)中，仅示出了其中一个缺口OP。
在图33的部分(A)和(B)所示的步骤中，使用抗蚀剂图形11作为掩模对氧化硅膜13和氮化硅膜12进行活性离子蚀刻(RIE)。在该蚀刻工艺中，对应于抗蚀剂图形11中的缺口OP的氧化硅膜13和氮化硅膜12的露出部分被蚀刻掉。由此，形成图33的部分(B)中所示的“+”槽GV2。
在图34的部分(A)和(B)所示的步骤中，除去抗蚀剂图形11，具有例如200nm厚度的非晶半导体薄膜14形成在氧化硅膜13上以覆盖槽GV2。半导体薄膜14为例如通过低温CVD(化学汽相沉积)沉积在氧化硅膜13上的非晶硅膜(α-Si)。形成半导体薄膜14之后，通过离子喷射掺杂(ion shower doping)，将硼(B)添加到半导体薄膜14，由此控制了作为有源器件的多晶硅TFT的阈值。除B之外的掺杂剂可以使用BF2。
半导体薄膜14的凹陷，与氧化硅膜13和氮化硅膜12中形成的凹槽GV一致。由此，将多个对准标记MK添加到半导体薄膜14，每个对准标记具有“+”形并指示了用于晶化的参考位置。对准标记MK由相对于其周边区反射系数的差异来辨别。
由此完成了用于晶化半导体薄膜14使用的薄膜半导体衬底。
在图35的部分(A)和(B)所示的步骤中，薄膜半导体衬底放置在水平的两维平面可移动的衬底台上，薄膜半导体衬底与移相器PS对准。移相器PS包括多个刻线图形RP、移相图形SP以及移相器衬底PL，与第一实施例中的相同。移相器PS和薄膜半导体衬底关于对准标记MK对准。沿衬底台移动薄膜半导体衬底。
在图36的部分(A)和(B)所示的步骤中，如图36的部分(B)所示，将对准标记MK移动和设置到相关的刻线图形RP的中心的状态中通过相位调制受激准分子激光器晶化方法进行激光退火工艺。例如，将具有λ＝248nm波长的KrF受激准分子激光束通过移相器PS施加到薄膜半导体衬底。500mJ/cm2能量密度的受激准分子激光束仅施加到移相图形SP的区域。移相图形SP使受激准分子激光束衍射，以改变薄膜半导体衬底侧上半导体薄膜14上受激准分子激光束的强度变化(“高级别”和“低级别”)。具体地，通过移相图形SP强度调制受激准分子激光束并入射在半导体薄膜14上，由此将半导体薄膜14的非晶硅熔化并再结晶。
激光退火工艺的结果，将半导体薄膜14制成多晶硅膜，其中多个大尺寸的单晶硅晶粒规则地排列并由多晶硅或非晶硅的无数小尺寸的单晶硅晶粒所环绕。可以保留对准标记MK直到完成最后一个光刻步骤，是由于它们可以用做激光退火步骤中重复的光刻步骤中的参考位置标记。
在本实施例中，多个凹槽形成与半导体薄膜14制成一体的对准标记MK。因此，类似第一实施例，可以在通过晶化半导体薄膜14得到的大尺寸单晶半导体晶粒的区域内高度可靠地形成多晶硅TFT。
现在参考附图介绍根据本发明第三实施例的薄膜半导体器件。除了通过图37到41示出的步骤形成的薄膜半导体衬底之外，与第一实施例类似的方式制造作为薄膜半导体器件的多晶硅TFT。在图37到41中，与第一实施例中的相同部件用相同的标号表示，因此省略或简化了介绍。
图37到图41示出了制造多晶硅TFT的连续制造步骤。图37到41中的部分(A)为局部剖面图，而图37到41中的部分(B)为局部平面图。
在图37的部分(A)和(B)所示的步骤中，制备例如石英或无碱玻璃的绝缘衬底10。对绝缘衬底10进行如洗涤或浸泡在氢氟酸中的预处理。在本例中，绝缘衬底10由康宁#1737玻璃形成。绝缘衬底10涂覆有厚度例如为50nm的氮化硅膜(SiNx)12。氮化硅膜12覆盖有厚度例如100nm的氧化硅膜(SiOx)13。氧化硅膜13涂覆有厚度例如为200nm的非晶半导体薄膜14。例如通过低温等离子体CVD，将氮化硅膜12形成在绝缘衬底10上。例如通过低温等离子体CVD，将氧化硅膜13形成在氮化硅膜12上。半导体薄膜14为例如通过低温CVD(化学汽相沉积)沉积在氧化硅膜13上的非晶硅膜13(α-Si)。形成半导体薄膜14之后，通过离子喷射掺杂，将硼(B)添加到半导体薄膜14，由此控制了为有源器件的多晶硅TFT的阈值。除B之外的掺杂剂可以使用BF2。
在图38的部分(A)和(B)所示的步骤中，抗蚀剂材料涂覆在半导体薄膜14上。使用光掩模有选择性地露出抗蚀剂材料。露出的部分被除去并将抗蚀剂材料显影成绝缘衬底10上的抗蚀剂图形11。抗蚀剂图形11具有多个缺口OP，每个具有例如图38的部分(B)中所示的“+”形状。绝缘衬底10暴露在缺口OP中。在图38的部分(A)和(B)中，仅示出了其中一个缺口OP。
在图39的部分(A)和(B)所示的步骤中，使用抗蚀剂图形11作为掩模对半导体薄膜14进行活性离子蚀刻(RIE)。在该蚀刻工艺中，对应于抗蚀剂图形11中的缺口OP的半导体薄膜14的部分被蚀刻掉。由此，形成图39的部分(B)中所示的“+”缺口。多个缺口由此形成在半导体薄膜14中。缺口作为指示用于晶化的参考位置的对准标记MK。对准标记MK可由相对于它的周边区反射系数的差异来辨别。
由此完成了用于晶化半导体薄膜14使用的薄膜半导体衬底。
在图40的部分(A)和(B)所示的步骤中，薄膜半导体衬底放置在水平的两维平面可移动的衬底台上，薄膜半导体衬底与移相器PS对准。移相器PS包括由多个刻线图形RP、移相图形SP以及移相器衬底PL，与第一实施例中的相同。移相器PS和薄膜半导体衬底对于对准标记MK对准。沿衬底台移动薄膜半导体衬底。
在图41的部分(A)和(B)所示的步骤中，如图41的部分(B)所示，将对准标记MK移动和设置到相关的刻线图形RP的中心的状态中通过相位调制受激准分子激光器晶化方法进行激光退火工艺。例如，将具有λ＝248nm波长的KrF受激准分子激光束通过移相器PS施加到薄膜半导体衬底。将500mJ/cm2能量密度的受激准分子激光束仅施加到移相图形SP的区域。移相图形SP使受激准分子激光束衍射，以改变薄膜半导体衬底侧上半导体薄膜14上受激准分子激光束的强度变化(“高级别”和“低级别”)。具体地，通过移相图形SP强度调制受激准分子激光束并入射在半导体薄膜14上，由此将半导体薄膜14的非晶硅熔化并再结晶。
激光退火工艺的结果，将半导体薄膜14制成多晶硅膜，其中多个大尺寸的单晶硅晶粒规则地排列并被多晶硅或非晶硅的无数小尺寸单晶硅晶粒所环绕。可以保留对准标记MK直到完成最后一个光刻步骤，是由于它们可以用做激光退火步骤中重复的光刻步骤中的参考位置标记。
在本实施例中，多个开口形成与半导体薄膜14制成一体的对准标记MK。因此，类似第一实施例，可以在通过晶化半导体薄膜14得到的大尺寸单晶半导体晶粒的区域内高度可靠地形成多晶硅TFT。
现在参考附图介绍根据本发明第四实施例的薄膜半导体器件。除了通过图42到45示出的步骤形成的薄膜半导体衬底之外，通过与第一实施例类似的方式制造该薄膜半导体器件。在图42到45中，与第一实施例中的相同部件用相同的标号表示，因此省略或简化了介绍。
图42到图45示出了制造多晶硅TFT的连续制造步骤。图42到43中的部分(A)为局部剖视图，而图42到43中的部分(B)为局部平面图。
在图42的部分(A)和(B)所示的步骤中，制备例如石英或无碱玻璃的绝缘衬底10。对绝缘衬底10进行如洗涤或浸泡在氢氟酸中的预处理。在本例中，绝缘衬底10由康宁#1737玻璃形成。绝缘衬底10涂覆有厚度例如为50nm的氮化硅膜(SiNx)12。氮化硅膜12覆盖有厚度例如100nm的氧化硅膜(SiOx)13。氧化硅膜13涂覆有厚度例如为200nm的非晶半导体薄膜14。例如通过低温等离子体CVD，将氮化硅膜12形成在绝缘衬底10上。例如通过低温等离子体CVD(化学汽相沉积)，将氧化硅膜13形成在氮化硅膜12上。半导体薄膜14为例如通过低温CVD沉积在氧化硅膜13上的非晶硅膜13(α-Si)。形成半导体薄膜14之后，通过离子喷射掺杂，将硼(B)添加到半导体薄膜14，由此控制了为有源器件的多晶硅TFT的阈值。除B之外的掺杂剂可以使用BF2。
由此完成了用于晶化半导体薄膜14使用的薄膜半导体衬底。
在图43的部分(A)和(B)所示的步骤中，薄膜半导体衬底放置在水平的两维平面可移动的衬底台上，薄膜半导体衬底粗略地放在与移相器PS相对的位置。移相器PS包括由多个光屏蔽材料形成的标记图形MP、由透光材料形成的移相图形SP以及支撑标记图形MP和移相图形SP例如由透明玻璃形成的移相器衬底PL。每个标记图形MP具有图43的部分(B)所示的“+”缺口。与第一实施例类似地形成移相图形SP。
在图44所示的步骤中，在如上所述薄膜半导体衬底与移相器相对的状态中进行激光微调(trimming)工艺。在激光微调工艺中，采用用于微调的能量密度的激光束仅施加到标记图形MP的区域。通过标记图形MP的缺口，激光束入射到半导体薄膜14上。由此根据标记图形MP的缺口形状在氧化硅膜13上对半导体薄膜14进行部分微调。由此，“+”缺口形成在半导体薄膜14中并且起到指示用于晶化的参考位置的对准标记MK的作用。对准标记MK由相对于其周边区域反射系数的差异来辨别。在图43的部分(A)和(B)中，仅示出了一个对准标记MK。
在图45所示的步骤中，通过相位调制受激准分子激光晶化法进行激光退火工艺。在激光退火工艺中，将对薄膜半导体衬底进行微调工艺的位置处用做参考位置，例如具有λ＝248nm波长的KrF受激准分子激光束通过移相器PS施加到薄膜半导体衬底。具有500mJ/cm2能量密度的激光束仅施加到移相图形SP的区域。移相图形SP起衍射受激准分子激光束的作用，以改变薄膜半导体衬底侧上半导体薄膜14上受激准分子激光束的强度变化(“高级别”和“低级别”)。具体地，通过移相图形SP强度调制受激准分子激光束并入射在半导体薄膜14上，由此将半导体薄膜14的非晶硅熔化并再结晶。
激光退火工艺的结果，将半导体薄膜14制成多晶硅膜，其中多个大尺寸的单晶硅晶粒规则地排列并被多晶硅或非晶硅的无数小尺寸的单晶硅晶粒所环绕。
将对准标记MK留下直到完成最后的光刻步骤，是由于它们可以用做激光退火步骤之后重复的光刻步骤中的参考位置标记。
在本实施例中，通过激光微调形成多个缺口作为与半导体薄膜14制成一体的对准标记MK。在粗略地定位薄膜半导体衬底以面向移相器PS的状态中进行激光微调工艺。进行随后的激光退火工艺，同时保持用于激光微调工艺而设置的薄膜半导体衬底的位置。由此，不需要薄膜半导体衬底和移相器PS之间的精确对准以保持对准标记MK和大尺寸单晶硅晶粒之间预定的位置关系，它们在激光退火工艺中形成在半导体薄膜14中。而且，对准标记MK用做激光退火步骤之后重复的光刻步骤中的用于对准的参考位置标记。因此，与第一实施例类似，可以在大尺寸单晶半导体晶粒的区域内高度可靠地形成多晶硅TFT。
下面参考附图介绍根据本发明第五实施例的薄膜半导体器件。除了通过图46到48示出的步骤形成的薄膜半导体衬底之外，与第一实施例类似的方式制造该薄膜半导体器件。在图46到48中，与第一实施例中的相同部件用相同的标号表示，因此省略或简化了介绍。
图46到图48为示出了制造多晶硅TFT的连续制造步骤的局部剖面图。
在图46所示的步骤中，制备例如石英或无碱玻璃的绝缘衬底10。对绝缘衬底10进行如洗涤或浸泡在氢氟酸中的预处理。在本例中，绝缘衬底10由康宁#1737玻璃形成。绝缘衬底10涂覆有厚度例如为50nm的氮化硅膜(SiNx)12。氮化硅膜12覆盖有厚度例如100nm的氧化硅膜(SiOx)13。氧化硅膜13涂覆有具有例如200nm厚度的非晶半导体薄膜14。例如通过低温等离子体CVD，将氮化硅膜12形成在绝缘衬底10上。例如通过低温等离子体CVD，将氧化硅膜13形成在氮化硅膜12上。半导体薄膜14为例如通过低温CVD(化学汽相沉积)沉积在氧化硅膜13上的非晶硅膜13(α-Si)。形成半导体薄膜14之后，通过离子喷射掺杂，将硼(B)添加到半导体薄膜14，由此控制了作为有源器件的多晶硅TFT的阈值。除B之外的掺杂剂可以使用BF2。
由此完成了用于晶化半导体薄膜14使用的薄膜半导体衬底。
在图47所示的步骤中，薄膜半导体衬底放置在水平的两维平面可移动的衬底台上，将薄膜半导体衬底粗略地放置在与移相器PS面对的位置。移相器PS包括由多个光屏蔽材料形成的标记图形MP、由透光材料形成的移相图形SP以及支撑标记图形MP和移相图形SP例如为透明玻璃形成的移相器衬底PL。每个标记图形MP都具有狭缝缺口。与第一实施例类似地形成移相图形SP。
在图48所示的步骤中，通过相位调制受激准分子激光晶化法进行激光退火工艺。在激光退火工艺中，薄膜半导体衬底保持在其面对移相器的位置，将例如具有λ＝248nm波长的KrF受激准分子激光束通过移相器PS施加到薄膜半导体衬底。具有500mJ/cm2能量密度的激光束施加到整个移相器PS上。一方面，受激准分子激光束通过标记图形MP入射在半导体薄膜14上，另一方面，通过移相图形SP调制并入射在半导体薄膜14上，由此将半导体薄膜14的非晶硅熔化和再晶化。
激光退火工艺的结果，将半导体薄膜14制成多晶硅膜，其中在对应移相图形SP的区域中，多个大尺寸的单晶硅晶粒规则地排列并被多晶硅或非晶硅的无数小尺寸的单晶硅晶粒所环绕。在对应于标记图形MP的区域中，如图48中所示的放大尺寸的平面结构的对准标记MK形成在半导体薄膜14中。每个对准标记MK由线性地延伸的多晶硅膜形成并被非晶硅环绕。当照射半导体薄膜14时，对准标记MK的多晶硅膜看起来为黄色而环绕的非晶硅看起来为红色。由此，通过颜色差可辨别对准标记MK。将对准标记MK留下直到完成最后的光刻步骤，是由于它们可以用做激光退火步骤之后重复的光刻步骤中的参考位置标记。当在光刻中进行薄膜半导体衬底和光掩模之间的对准时，刻线图形RP提供在图49所示的光掩模上。调节薄膜半导体衬底和光掩模的位置以使对准标记MK放置在相关的刻线图形RP的中心。
在本实施例中，标记图形MP与移相图形SP一起形成在移相器PS上。使用移相器PS进行激光退火工艺。由此，可以通过很简单的方法形成对准标记MK。如果对准标记MK用做激光退火步骤之后重复的光刻步骤中的用于对准的参考位置标记，那么与第一实施例类似，可以在大尺寸单晶半导体晶粒的区域内高度可靠地形成多晶硅TFT。在与激光退火工艺无关的步骤中没有形成对准标记MK。这使得不需要对准薄膜半导体衬底和移相器PS，而这在进行第一实施例中的激光退火工艺中则需要。因此，可以减少制造步骤的数量和制造时间，并且可以降低制造成本。
现在参考附图介绍根据本发明第六实施例的激光晶化装置。激光晶化装置用于在根据第一、第二和第三实施例的薄膜半导体器件的制造期间得到的薄膜半导体衬底上进行激光退火工艺。
图50示出了将薄膜半导体衬底传入和传出激光晶化装置的传送机器人的示意结构。传送机器人包括容纳激光晶化装置的主要部分的退火室31、安装含有预处理的薄膜半导体衬底的盒的装载器32、用于安装含有处理后的薄膜半导体衬底的盒的卸载器33、以及将预处理的薄膜半导体衬底由装载器传入激光晶化装置内并将处理后的薄膜半导体衬底由激光晶化装置传入卸载器33内的传送臂34。
图51示出了激光晶化装置的结构。激光晶化装置包括受激准分子激光器光源35、衬底工作台36、掩模工作台37、工作台驱动装置38、扫描光学系统39、用于对准的检测单元40、衬底检测部件41和控制单元42。受激准分子激光器光源35设置在退火室31外部并产生波长λ＝248nm的KrF受激准分子激光束。受激准分子激光束由受激准分子激光器光源35导向退火室31内部。在退火室31中，在水平两维平面中可以移动的衬底工作台36上安装有薄膜半导体衬底14S。掩模工作台37设置在衬底工作台36上。在掩模工作台37上，安装有移相器PS。掩模工作台37可以在水平两维平面中移动。掩模工作台37的结构使其仅接触移相器PS的外部边缘以便不遮蔽穿过移相器PS的受激准分子激光束。工作台驱动装置38调节衬底工作台36和掩模工作台37的位置并在薄膜半导体衬底14S的长度方向中移动(sweep)衬底工作台36和掩模工作台37。扫描光学系统39借助镜子39A改变来自受激准分子激光器光源35的受激准分子激光束的辐射方向，并使光束穿过移相器PS的移相图形SP入射到薄膜半导体衬底14S。通过来自扫描光学系统39的受激准分子激光束在薄膜半导体衬底14S的宽度方向中对其扫描。用于对准的检测单元40为检测移相器PS侧上刻线图形RP和薄膜半导体衬底侧上对准标记MK之间的对准状态的光学区域传感器。衬底检测部件41包括埋置在衬底工作台36中的多个光学传感器，在表面露出上以便检测通过传送臂34放置在衬底工作台36上的薄膜半导体衬底14S的状态。根据来自衬底检测部件41和用于对准的检测单元40的信号，控制单元42控制工作台驱动装置38、扫描光学系统39以及受激准分子激光器光源35。虽然图51中没有示出，但衬底工作台36和掩模工作台37包括与控制单元42的控制一致的，通过工作台驱动装置38驱动的倾斜调节机构并将薄膜半导体衬底14S和移相器PS放置在基本水平的位置上。
接下来，介绍激光晶化装置的操作。如果薄膜半导体衬底14S通过传送臂34安装在衬底工作台36上，则薄膜半导体衬底14S的安装状态由衬底检测部件41通知控制单元42。因此，控制单元42控制工作台驱动装置38。通过该控制，工作台驱动装置38移动衬底工作台36以使薄膜半导体衬底14S基本上与移相器PS相对。在这种情况中，控制单元42控制工作台驱动装置38，并且工作台驱动装置38在薄膜半导体衬底14S的长度方向中移动衬底工作台36和掩模工作台37，以穿越用于对准的检测单元40。在此期间，控制单元42控制工作台驱动装置38，查询对准标记MK和刻线图形RP之间对准的状态，该状态由用于对准的检测单元40所检测。在该控制之中，如图52所示，工作台驱动装置38调节衬底工作台36的位置，以使对准标记MK移动到相关的刻线图形RP的中心。如果对准标记MK或刻线图形RP变形，倾斜调节机构则校正薄膜半导体衬底14S或移相器PS的倾斜。如果移相器PS和薄膜半导体衬底14S之间对准状态的调节完成，则控制单元42控制受激准分子激光器光源35和扫描光学系统39。由此，受激准分子激光束通过移相器PS的移相图形SP施加到薄膜半导体衬底14S的半导体薄膜14上。此外，控制单元42控制工作台驱动装置38，由此在薄膜半导体衬底14S的长度方向中移动衬底工作台36和掩模工作台37，以穿越扫描光学系统39。由此，如结合以前的实施例介绍的，将半导体薄膜14晶化。
在本实施例的激光晶化装置中，受激准分子激光器光源35和扫描光学系统39构成了通过移相器PS将激光束施加到半导体薄膜14的激光照射部件，移相器PS固定在由对准标记指示出的用于晶化的参考位置处。因此，与第六实施例类似，在晶化中，相对于对准标记MK以预定的位置关系放置的大尺寸单晶半导体晶粒可以形成在半导体薄膜14中。因此，可以使用对准标记MK以便高度可靠地在大尺寸单晶半导体晶粒的区域内形成如多晶硅TFT的半导体有源器件。
现在参考附图介绍根据本发明第七实施例的激光晶化装置。激光晶化装置用于在根据第四实施例的薄膜半导体器件的制造期间得到的薄膜半导体衬底14S上进行激光退火工艺。除了图51所示用于对准的检测单元40用图53中所示的一对激光处理单元43代替并且改变了控制单元42的结构之外，第七实施例与第六实施例类似。在图53中，与第六实施例中共同的部分由类似的标号表示，并且省略或简化了介绍。
如图44所示，在移相器PS的宽度方向中排列成对的激光处理单元43，以使其临近扫描光学系统39。激光处理单元43将用于微调的激光束施加到设置在移相器PS端部附近的标记图形MK。改变控制单元42的结构以执行下面介绍的控制。
如果通过传送臂34将薄膜半导体衬底14S安装在衬底工作台36上，则薄膜半导体衬底14S的安装状态由衬底检测部件41通知控制单元42。因此，控制单元42控制工作台驱动装置38。通过该控制，工作台驱动装置38移动衬底工作台36以使薄膜半导体衬底14S基本上与移相器PS相对。然后，控制单元42控制激光处理单元43，由此通过移相器PS的标记图形MP，将用于微调的激光束施加到薄膜半导体衬底14S的半导体薄膜14上。此外，控制单元42控制工作台驱动装置38，由此在薄膜半导体衬底14S的长度方向中移动衬底工作台36和掩模工作台37，以穿过激光处理单元43。由此，形成了图45所示的标记图形MK。
此后，保持薄膜半导体衬底14S与移相器PS之间的位置关系，控制部件42控制受激准分子激光器光源35和扫描光学系统39。由此，受激准分子激光束通过移相器PS的移相图形SP，将受激准分子激光束施加到薄膜半导体衬底14S的半导体薄膜14上。此外，控制单元42控制工作台驱动装置38，由此在薄膜半导体衬底14S的长度方向中移动衬底工作台36和掩模工作台37，以横穿扫描光学系统39。由此，如结合第四实施例中介绍的，将半导体薄膜14晶化。
在本实施例的激光晶化装置中，受激准分子激光器光源35和扫描光学系统39构成了通过移相器PS将激光束施加到半导体薄膜14的激光照射部件，移相器PS固定在用于晶化的参考位置处。因此，与第六实施例类似，在晶化中，相对于对准标记MK以预定的位置关系放置的大尺寸单晶半导体晶粒可以形成在半导体薄膜14中。因此，可以使用对准标记MK以便高度可靠地在大尺寸单晶半导体晶粒的区域内形成如多晶硅TFT的半导体有源器件。
特别是，在本实施例中，通过移相器PS的标记图形MP，将用于微调的激光束从激光处理单元43施加到半导体薄膜14上。此外，在激光退火工艺中，通过移相器PS的移相图形SP，将受激准分子激光束由激光照射部件施加到半导体薄膜14上。由于在移相器PS上以预定的位置关系固定移相图形SP和标记图形MP，通过粗略定位，设置薄膜半导体衬底14S以面对移相器PS。保持该状态，进行激光微调工艺和激光退火工艺。简而言之，保持对准标记MK和形成在半导体薄膜14中的大尺寸单晶硅晶粒之间的预定位置关系，薄膜半导体衬底14S和移相器PS之间不需要精确的对准。
现在参考附图介绍根据本发明第八实施例的激光晶化装置。激光晶化装置用于在根据第五实施例的薄膜半导体器件的制造期间得到的薄膜半导体衬底14S上进行激光退火工艺。如图54所示，除去免除了(dispensed with)图51所示用于对准的检测单元40并且改变了控制单元42的结构之外，第八实施例的结构与第六实施例的结构类似。在图54中，与第六实施例中共同的部分由相同的标号表示，并且省略或简化了介绍。
改变控制单元42的结构以执行下面的控制。如果通过传送臂34将薄膜半导体衬底14S安装在衬底工作台36上，则薄膜半导体衬底14S的安装状态由衬底检测部件41通知控制单元42。因此，控制单元42控制工作台驱动装置38。通过该控制，工作台驱动装置38移动衬底工作台36以使薄膜半导体衬底14S基本上与移相器PS相对。
此后，保持薄膜半导体衬底14S与移相器之间的位置关系，控制单元42控制受激准分子激光器光源35和扫描光学系统39。由此，通过标记图形MP移相器PS的移相图形SP将受激准分子激光束施加到薄膜半导体衬底14S的半导体薄膜14上。此外，控制单元42控制工作台驱动装置38，由此在薄膜半导体衬底14S的长度方向中移动衬底工作台36和掩模工作台37，以穿过扫描光学系统39。由此，如结合第五实施例介绍的，将半导体薄膜14晶化并形成对准标记MK。
在本实施例的激光晶化装置中，受激准分子激光器光源35和扫描光学系统39构成了通过移相器PS将激光束施加到半导体薄膜14的激光照射部件，移相器PS固定在用于晶化的参考位置处。因此，与第六实施例类似，在晶化中，相对于对准标记MK以预定的位置关系放置的大尺寸单晶半导体晶粒可以形成在半导体薄膜14中。因此，可以使用对准标记MK以便高度可靠地在大尺寸单晶半导体晶粒的区域内形成如多晶硅TFT的半导体有源器件。
特别是，在本实施例中，在激光退火工艺中，通过标记图形MP和移相器PS的移相图形SP，激光束由激光照射部件施加到半导体薄膜14上。由于在移相器PS上以预定的位置关系固定移相图形SP和标记图形MP，通过粗略定位，设置薄膜半导体衬底14S以面对移相器PS。保持该状态，进行激光退火工艺。简而言之，保持对准标记MK和大尺寸单晶硅晶粒之间的预定位置关系，薄膜半导体衬底14S和移相器PS之间不需要精确的对准，大尺寸单晶硅晶粒形成在半导体薄膜14中。此时，使用第七实施例中的激光处理单元43进行的激光微调工艺则是不必要的。
本发明不限于以上介绍的实施例，可以不脱离本发明的精神制成多种修改。
在以上介绍的实施例中，激光晶化装置为扫描型。然而，本发明同样适用于步进型激光晶化装置，例如在单个薄膜半导体衬底14S上形成有源矩阵液晶显示时，通常使用这种激光晶化装置。此时，通过移相器PS的移相图形SP或者通过移相器PS的整个移相图形SP和标记图形MP，将受激准分子激光束施加到部分薄膜半导体衬底14S上，薄膜半导体衬底14S部分的划分根据液晶显示器件的数量而定。
假设扫描型激光晶化装置或步进型激光晶化装置用于晶化例如包含四个分区的薄膜半导体衬底14S。此时，如图55的部分(A)所示，排列例如9个对准标记MK。如果每个对准标记MK具有图55的部分(B)所示的形状，则图55的部分(C)所示的刻线图形RP与对准标记MK重叠，由此确定了在晶化半导体薄膜14时的掩模位置或者在半导体薄膜14中形成半导体有源器件时的掩模位置。
或者，可以将18个对准标记MK排列在包括9个分区的薄膜半导体衬底14S上，如图56的部分(A)所示。此时，在图56的部分(B)和(C)指示的方向中的每个分区上设置两个对准标记MK。
如图55所示排列多个对准标记MK时，刻线图形RP或标记图形可以按照图57所示的形状和排列。而且，如果在用于将半导体薄膜14中形成半导体有源器件的光刻中使用的光掩模上提供相同的刻线图形，可以对于对准标记MK准确地对准光掩模和薄膜半导体衬底14S。
或者，可以按照图58所示成形和排列刻线图形RP或标记图形MP。
图57和58中所示的刻线图形RP或标记图形MP同样可以用于检测掩模工作台37和移相器PS之间的位置关系，移相器PS可以用于晶化半导体薄膜14的激光退火工艺，或者用于在形成半导体薄膜14中的半导体有源器件的光刻中使用的光掩模。
在以上介绍的实施例中，调节对准状态以使对准标记MK设置在相关的刻线图形RP的中心。或者，如图59所示，例如，多个位置传感器44可以埋置在衬底工作台36和掩模工作台37中。紫外线光可以照射在包括对准标记MK和刻线图形RP的预定范围，由此独立地检测了对准标记MK和刻线图形RP的位置。由此可以调节对准状态。此外，如果例如在来自位置传感器44的信号的基础上得到的坐标位置，根据最小平方方法，控制单元42进行算术运算，则可以确认薄膜半导体衬底14S的位置或者移相器PS或光掩模的确切位置。
在激光晶化装置为例如图60中所示的投影型时，例如，则将移相器PS设置在镜子39A和受激准分子激光光源35之间。此时，如图61所示，将工作台位置确定图形STP添加到移相器PS。光接收部件45设置在工作台36上，光束传感器46固定到光接收部件45的背面。光束传感器46连接到光束强度测量装置47。在该结构中，预先通过位置传感器44测量薄膜半导体衬底14S的二维坐标位置(x，y)。随后，将受激准分子激光束通过工作台位置确定图形STP施加到光接收部件45。在光束传感器46得到的信号的基础上，光束强度测量装置47测量工作台位置确定图形STP的两维坐标位置(a，b)。在坐标位置(a，b)和坐标位置(x，y)之间的位置关系的基础上，图51或54中所示的控制单元42确定了衬底工作台36的位置。
在以上介绍的实施例中，KrF受激准分子激光束(λ＝248nm)用做能量束。或者，例如，可以使用XeCl(λ＝308nm)、XeF(λ＝351nm)或ArF(λ＝193nm)。
在以上介绍的实施例中，使用半导体薄膜14形成多晶硅TFT。或者，可以使用半导体薄膜14形成除多晶硅TFT之外的半导体有源器件，例如MIS器件、双极晶体管以及二极管。
此外，激光晶化装置可以具有图63中所示的结构。在该装置中，光学成像系统39B设置在移相器PS和薄膜半导体衬底14S之间，以在光学地共轭位置处设置移相器PS和薄膜半导体衬底14S。即，薄膜半导体衬底14S放置在与移相器PS光学地共轭的平面中(光学成像系统的成像面)。孔径光阑(aperture diaphragm)单元39BA设置在光学成像系统39B的光阑平面(iris plane)中。孔径光阑单元39BA包括孔径尺寸相互不同的多个孔径光阑(透光部分)，相对于光学路径可以改变这些光阑孔径。相反，光阑孔径单元39BA可以由可以连续改变尺寸的孔径的光圈形成。在任何一种情况中，设置光阑孔径单元39BA(光学成像系统39B的成像侧上的数值孔径NA)的孔径尺寸以得到薄膜半导体衬底14S的半导体薄膜14上反向峰值图形需要的光强度分布。此外，光学成像系统39B可以是折射光学系统、反射光学系统、或者折射和反射光学系统。
对于本领域中的技术人员来说容易想到附加的优点和修改。因此，广义来说，本发明不限于这里示出和介绍的具体细节和代表性的实施例。因此，可以不脱离由附带的权利要求书及其等效限定的基本创造性概念的精神或范围可以进行各种修改。
权利要求
1.一种薄膜半导体衬底，其特征在于包括绝缘衬底(10)；形成在该绝缘衬底(10)上的非晶半导体薄膜(14)；以及位于所述半导体薄膜(14)上并指示晶化的参考位置的多个对准标记(MK)。
2.如权利要求1所述的薄膜半导体衬底，其特征在于每个所述对准标记(MK)为位于所述半导体薄膜(14)内的凹槽。
3.如权利要求2所述的薄膜半导体衬底，其特征在于由形成所述半导体薄膜(14)的底层的绝缘膜(12，13)中的沟限定所述凹槽。
4.如权利要求3所述的薄膜半导体衬底，其特征在于所述沟叠置在所述绝缘衬底(10)中形成的沟上。
5.如权利要求1所述的薄膜半导体衬底，其特征在于每个所述对准标记(MK)为在所述半导体薄膜(14)内形成的缺口。
6.如权利要求1所述的薄膜半导体衬底，其特征在于每个所述对准标记(MK)为在所述半导体薄膜(14)中形成的晶化部分并且在颜色上可以与非晶化部分区分。
7.如权利要求1所述的薄膜半导体衬底，其特征在于每个所述对准标记(MK)包括相互垂直的多条直线。
8.一种薄膜半导体衬底的制造方法，其特征在于包括在绝缘衬底(10)上形成非晶半导体薄膜(14)；以及在所述半导体薄膜(14)上提供多个对准标记(MK)，该对准标记(MK)指示晶化的参考位置。
9.一种晶化方法，其特征在于包括形成薄膜半导体衬底(14S)，薄膜半导体衬底包括绝缘衬底(10)、形成在所述绝缘衬底(10)上的非晶半导体薄膜(14)、以及位于所述半导体薄膜(14)上并指示晶化的参考位置的多个对准标记(MK)；以及通过与晶化的参考位置对准的移相器(PS)，将用于晶化的激光束施加到所述半导体薄膜(14)上。
10.如权利要求9所述的晶化方法，其特征在于穿过设置在所述移相器(PS)上的标记图形(MP)和用于晶化的激光束穿过的所述移相图形(SP)，将用于微调的激光束施加到所述半导体薄膜(14)形成作为所述半导体薄膜(14)中缺口的所述对准标记(MK)。
11.如权利要求9所述的晶化方法，其特征在于穿过设置在所述移相器(PS)上的标记图形(MP)和用于晶化的激光束穿过的所述移相图形(SP)，将用于晶化的激光束施加到所述半导体薄膜(14)形成作为所述半导体薄膜(14)中晶化部分的所述对准标记(MK)。
12.一种晶化装置，其特征在于包括用于安装薄膜半导体衬底(14S)的衬底台，该薄膜半导体衬底(14S)包括绝缘衬底(10)、形成在所述绝缘衬底(10)上的非晶半导体薄膜(14)、以及位于所述半导体薄膜(14)上并指示晶化参考位置的多个对准标记(MK)；以及通过与晶化参考位置对准的移相器(PS)，将用于晶化的激光束施加到所述半导体薄膜(14)上的激光束照射部件。
13.一种晶化装置，其特征在于包括用于安装薄膜半导体衬底(14S)的衬底台，该薄膜半导体衬底(14S)包括绝缘衬底(10)、以及形成在所述绝缘衬底(10)上的非晶半导体薄膜(14)；激光处理单元(43)，穿过提供在移相器(PS)上的标记图形(MP)，通过将用于微调的激光束施加到所述半导体薄膜(14)上，在所述半导体薄膜(14)中形成缺口作为指示晶化参考位置的多个对准标记(MK)；以及激光束照射部件(35，39)，通过所述移相器(PS)上的移相图形(SP)以及标记图形(MP)，将用于晶化的激光束施加到所述半导体薄膜(14)上。
14.一种晶化装置，其特征在于包括用于安装薄膜半导体衬底(14S)的衬底台，该薄膜半导体衬底(14S)包括绝缘衬底(10)、和形成在所述绝缘衬底(10)上的非晶半导体薄膜(14)；以及激光束照射部件(35，39)，通过移相器(PS)上的标记图形(MP)以及一并提供的移相图形(SP)，将用于晶化的激光束施加到所述半导体薄膜(14)上，获得的晶化部分作为指示出晶化参考位置的对准标记(MK)。
15.一种薄膜半导体器件，其特征在于包括绝缘衬底(10)；形成在所述绝缘衬底(10)上的多晶半导体薄膜(14)；以及半导体有源器件；其中所述多晶半导体薄膜包括多个对准标记(MK)和至少一个单晶半导体晶粒，所述多个对准标记相对于所述单晶半导体晶粒具有预定的位置关系，所述单晶半导体晶粒具有预定的晶粒尺寸以所述容纳所述半导体有源器件，以及对于所述对准标记(MK)，所述半导体有源器件位于所述单晶半导体晶粒的范围内。
16.一种薄膜半导体器件的制造方法，其特征在于包括在绝缘衬底(10)上形成多晶半导体薄膜(14)，该多晶半导体薄膜包括多个对准标记(MK)以及至少一个单晶半导体晶粒，所述多个对准标记相对于所述单晶半导体晶粒具有预定的位置关系；以及形成半导体有源器件；其中所述单晶半导体晶粒具有预定的晶粒尺寸以容纳所述半导体有源器件，对于所述对准标记(MK)，所述半导体有源器件位于所述单晶半导体晶粒的范围内。
全文摘要
一种薄膜半导体衬底，包括绝缘衬底(10)、形成在绝缘衬底(10)上的非晶半导体薄膜(14)、以及位于半导体薄膜(14)上并指示晶化参考位置的多个对准标记(MK)。
文档编号H01L23/544GK1577895SQ20041007161
公开日2005年2月9日 申请日期2004年7月16日 优先权日2003年7月16日
发明者平松雅人, 木村嘉伸, 小川裕之, 十文字正之, 松村正清 申请人:株式会社液晶先端技术开发中心