专利名称：挥发性存储器结构及其形成方法
技术领域：
本发明涉及一种半导体存储装置，特别是涉及一种具有改良的埋入带(buried strap)的挥发性存储器结构及其制造方法。
背景技术：
动态随机存取存储器(DRAM)是集成电路装置中一典型的挥发性存储装置，其中一DRAM存储单元包含一存取晶体管及一储存电容。在集成电路装置的制造中，埋入带运用于深沟槽式DRAM装置的制造，其乃连接储存电容及存取晶体管的重要关键。因此，埋入带的电阻率及其宽度能否在储存电容及存取晶体管之间提供优良的内连线特性的重要因素，而埋入带的宽度则受限于有源区与深沟槽之间的叠对。
图1绘示出传统深沟槽式DRAM结构剖面示意图，其包含一基底100，其具有多对相邻的沟槽形成于其中。此处，为了简化图示，仅以一对相邻的沟槽101表示之。两埋入式沟槽电容(buried trench capacitor)105分别设置于每一沟槽101的下半部。其中，埋入式沟槽电容105包含一埋入式下电极102，其形成于围绕沟槽101的下半部的基底100中、一上电极104，设置于沟槽101的下半部、以及一电容介电层103，设置于埋入式下电极102与上电极104之间。二项圈氧化层(collar oxide)106分别设置于每一沟槽101的上半部侧壁，且两第一导电层108分别设置于每一沟槽101的上半部且被项圈氧化层106所包围。两第二导电层110分别设置于每一沟槽101中项圈氧化层106及第一导电层108的上方。一浅沟槽隔离(STI)结构112设置于相邻的沟槽101之间以作为两埋入式沟槽电容105之间的隔离区。存取晶体管116设置于相邻的沟槽101外侧的基底100上方，其包含一栅极114、一栅极介电层113、及一源极/漏极区115。两栅极117分别设置于每一沟槽101上方的浅沟槽隔离结构112上。
图2绘示出图1中形成浅沟槽隔离结构112之前，该对相邻的沟槽101的上视图。传统上，为了保留后续形成浅沟槽隔离结构112的空间，所以使用岛状光致抗蚀剂图案来定义有源区AA。然而，当存储装置尺寸持续地缩小时，有源区AA与沟槽101之间难以精确地对准。因此，有源区AA与沟槽101之间叠对的工艺容许度会因光刻工艺期间的误对准(misalignment)而降低，也因此有源区AA与沟槽101之间短路(AA-DT Short)的问题也愈来愈严重。
发明内容
有鉴于此，本发明的目的在于提供一种新的挥发性存储器结构及其形成方法，其利用一掩模层局部去除项圈绝缘层，以形成一具有高部及低部的项圈绝缘层，并利用此具有高部及低部的项圈绝缘层增加沟槽电容器中的导电层和有源区的距离，故可增加有源区与沟槽之间的叠对工艺容许度，避免因为工艺误差导致有源区和沟槽电容器之间的短路。
根据上述的目的，本发明提供一种形成挥发性存储器结构的方法，包括下列步骤首先，提供一基底，其具有一对相邻的沟槽，每一沟槽的下半部形成有一埋入式沟槽电容。接下来，形成具有高部及低部的项圈绝缘层于每一等沟槽的上半部侧壁，其中高部大体设置于每一等沟槽邻近预定形成有源区的侧壁上。
此外，根据上述的目的，本发明提供一种形成一种挥发性存储器结构，包括具有一对相邻沟槽的基底、两分别设置在每一沟槽的下半部的埋入式沟槽电容、两分别设置在每一沟槽中的埋入式沟槽电容上方且低于基底表面的导电层及两具有高部及低部的项圈绝缘层。上述具有高部及低部的项圈绝缘层分别设置在每一沟槽的上半部侧壁并包围导电层的下半部，且具有一高部及一低部，其中高部大体设置于每一沟槽邻近预定形成有源区的侧壁上。
为让本发明的上述目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明。
图1绘示出传统深沟槽式DRAM结构剖面示意图。
图2绘示出图1中形成浅沟槽隔离结构之前，该对相邻的沟槽的上视图。
图3a到3g绘示出根据本发明实施例的形成挥发性存储器结构的流程剖面示意图。
图4a绘示出图3c中覆盖部分的绝缘间隙壁的步骤的上视图。
图4b绘示出具有另一覆盖层图案的覆盖部分的绝缘间隙壁的步骤的上视图。
图4c绘示出第3e-2图中形成第二介电层步骤的上视图。
图4d绘示出图3f中定义有源区的步骤的上视图。
简单符号说明现有技术100～基底； 102～埋入式下电极；103～电容介电层；104～上电极；105～埋入式沟槽电容；106～项圈氧化层；108～第一导电层；110～第二导电层；112～浅沟槽隔离结构；113～栅极介电层；114、117～栅极； 115～源极/漏极区；116～存取晶体管；AA～有源区。
本发明200～基底； 201～垫氧化层；202～氮化硅层； 203～硬式掩模层；204～沟槽； 205～埋入式下电极；206～电容介电层；207～上电极；208～埋入式沟槽电容；210～绝缘层；211～绝缘间隙壁；212～第一导电层；214～具有高部及低部的项圈绝缘层；250～掩模层；270～埋藏区绝缘层；272～第二导电层；280～栅极；282～源极/漏极区域； 284～埋藏区；290～沟槽电容器；402～有源区域。
具体实施例方式以下配合图3a到3e说明本发明实施例的形成挥发性存储器结构的方法。例如，形成一DRAM结构的方法。
首先，请参照图3a，提供一基底200，例如一硅晶片。接着，在基底200上形成一硬式掩模层203。此硬式掩模层203可由一垫氧化层201及形成于上方的一氮化硅层202所构成。再者，氮化硅层202上方可选择性地形成一氧化层(未绘示)。此处，垫氧化层201可藉由热氧化法或现有化学气相沉积法(CVD)而形成之。再者，形成于垫氧化层201上方的氮化硅层202可利用SiCl2H2及NH3作为反应气源并以低压化学气相沉积法(LPCVD)而形成之。
接着，藉由现有光刻及蚀刻工艺在硬式掩模层203中形成多对相邻的开口。之后，藉由硬式掩模层203作为蚀刻掩模，对露出的基底200表面实施一各向异性蚀刻，例如反应离子蚀刻(RIE)，以在其中形成多对相邻的沟槽。为了简化图式，此处仅以一对相邻的沟槽204表示之。
接着，在每一沟槽204的下半部分别形成一埋入式沟槽电容208。形成埋入式沟槽电容208的方法包含下列步骤。首先，在围绕沟槽204的下半部的基底200中形成一埋入式下电极205。接着，在沟槽204下半部侧壁顺应性形成一电容介电层206，例如一氮化硅/氧化硅(NO)层或是一氧化硅/氮化硅/氧化硅(ONO)层。最后，在沟槽下半部形成一上电极207，例如一具掺杂的多晶硅层，且被电容介电层206所包围。
接着，藉由现有沉积技术，例如CVD，在硬式掩模层203上及每一沟槽204上半部的内表面顺应性沉积一绝缘层210，例如二氧化硅层。
接下来，请参照图3b到3e-1，其绘示出根据本发明一实施例的形成具有高部及低部的项圈绝缘层的方法，适用于挥发性存储结构。首先，请参照图3b，对绝缘层210实施一各向异性蚀刻，例如RIE，以在每一沟槽204上半部侧壁形成一绝缘间隙壁211。接着，在硬式掩模层203上方形成一第一导电层(未绘示)并填入每一沟槽204之中。之后，回蚀刻第一导电层以留下一部分的第一导电层212而被沟槽204中突出第一导电层212表面的绝缘间隙壁211所包围。
接下来请参照图3c及4a，其中图4a为后续步骤的上视图且图3c绘示出图4a中沿I-I′线的剖面示意图。藉由光刻工艺在相邻的沟槽204之间的硬式掩模层203上方形成一掩模层254，例如一光致抗蚀剂层，其覆盖邻近相邻的沟槽204之间基底200的部分的绝缘间隙壁211。接着，可藉由湿化学蚀刻，去除一部分未被覆盖的绝缘间隙壁211，接着再将掩模层250去除，如图3d所示。如此一来，在蚀刻之后便可在每一沟槽204中形成一具有高部及低部的项圈绝缘层214，用以作为后续预定形成晶体管区域的隔离区。此处，具有高部及低部的项圈绝缘层214，其高部214a邻近于后续预定形成晶体管区域。如图4a所示，在本发明中，掩模层250覆盖位于沟槽204中约2/3的绝缘间隙壁，用以形成高部214a邻近于后续预定形成晶体管区域的具有高部及低部的项圈绝缘层214，以有效避免有源区域和沟槽电容器间的短路(AA-DT Short)。
此外，本实施例的具有高部及低部的项圈绝缘层亦可以做如下的变化。请参照图4b，其中图4b为本实施例另一变化具有高部及低部的项圈绝缘层的上视图。在本图的实施例中，掩模层250只有一横向暴露两沟槽204部分区域的开口260，并且掩模层250覆盖开口以外的沟槽204及硬式掩模层。因此，以此掩模层进行各向异性蚀刻后，本实施例的具有高部及低部的项圈绝缘层的低部214b位于每一沟槽的两侧，而高部214a位于沟槽204的上侧及下侧。
在本发明中，掩模层用以覆盖一沟槽邻近预定形成有源区的部分区域。因此，掩模层可以是覆盖一沟槽邻近预定形成有源区的部分区域的任何图案，但需注意的是掩模层必须暴露出邻近后续预定形成晶体管的区域。
接下来，请参照图3e-1，以氮化方法或是沉积(优选为LPCVD)的方法于沟槽中未被具有高部及低部的项圈绝缘层覆盖的暴露区域形成厚度小于30埃的埋藏区绝缘层270(一般为氮化硅层)，用以减少透过埋藏区的漏电流。之后，沉积一多晶硅层(未绘示)，进行一研磨步骤以移除高出硬式掩模层202的多晶硅层，并回蚀刻该多晶硅层，以于沟槽中的第一导电层上212形成一第二导电层272。此时，请参照图3e-2及图4c，图3e-2为图4c沿I-I’的剖面图。由图3e-2及图4c可知，由于在纵向上沟槽204中的具有高部及低部的项圈绝缘层均具有高部214a，也因此在后续的步骤形成第二导电层272时，因具有高部及低部的项圈绝缘层214a的存在，第二导电层272较现有技术内缩大约具有高部及低部的项圈绝缘层214a厚度的距离。
其后，请参照图3f及图4d，图3f为图4d沿I-I’的剖面图。在沟槽电容器的结构形成后，以现有的黄光方法形成条状的有源区光致抗蚀剂层(未于图中揭示)，并接下来以此有源区光致抗蚀剂层为掩模进行各向异性蚀刻，以形成有源区402。最后，请参照图3g，本实施例的步骤尚包括在有源区域上形成栅极280，及藉由离子注入技术在有源区中形成源极/漏极区域282以形成二晶体管分别设置在相邻的沟槽外侧的基底上方。本实施例的沟槽电容器藉由第二导电层272通过具有高部及低部的项圈绝缘层214低部上方的埋藏区284和上述晶体管的源极/漏极区域282电连接。由于此部分为半导体工艺熟习的技术，故不在此详加描述。
请参照图4d，其揭示本实施例挥发性存储器在有源区域形成后的结构。如4d图所示，基板上设置有一长条形有源区域402及一对设置于长条形有源区域的一侧相邻的沟槽电容器290。上述沟槽电容器290包括一设置于沟槽电容器上部的导电层272，及一具有高部及低部的项圈绝缘层214。此具有高部及低部的项圈绝缘层包括一高部214a及一低部214b，且包围导电层，其中具有高部及低部的项圈绝缘层的高部214a邻近长条形有源区域402。
在上述的实施例中，由于具有高部及低部的项圈绝缘层214在沟槽邻近预定形成有源区的侧壁上具有一高部，因此在后续于沟槽中填入第二导电层时，第二导电层向内缩，也因此，增加沟槽电容器的第二导电层和有源区的距离，故可增加有源区与沟槽之间的叠对工艺容许度，避免因为工艺误差导致有源区和沟槽电容器之间的短路。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种形成挥发性存储器结构的方法，包括下列步骤提供一基底，其具有一对相邻的沟槽，每一沟槽的下半部形成一埋入式沟槽电容；及形成一具有一高部及一低部的项圈绝缘层于每一这些沟槽的上半部侧壁，其中该高部大体设置于每一这些沟槽邻近预定形成有源区的侧壁上。
2.如权利要求1所述的形成挥发性存储器结构的方法，其中形成该具有高部及低部的项圈绝缘层包括下列步骤形成一绝缘间隙壁于每一这些沟槽中的该埋入式沟槽电容上方侧壁；在每一这些沟槽中的该埋入式沟槽电容上方形成一第一导电层，且该第一导电层被突出其表面的该绝缘间隙壁所包围；以一掩模层覆盖邻近预定形成有源区的部分的该绝缘间隙壁；去除部分未覆盖的该绝缘间隙壁，以在每一这些沟槽中形成该具有高部及低部的项圈绝缘层；以及去除该掩模层。
3.如权利要求2所述的形成挥发性存储器结构的方法，还包括下列步骤形成一第二导电层于每一这些沟槽的第一导电层上；形成一条状的有源区域掩模层于两沟槽间的基板上，并覆盖部分这些沟槽；以该有源区域掩模层为掩模进行一各向异性蚀刻，以形成一有源区域。
4.如权利要求3所述的形成挥发性存储器结构的方法，其中该第二导电层和该有源区域间具有一第一间隔，该沟槽和该有源区域间具有一第二间隔，该第二间隔小于该第一间隔，且两者大体上差距具有高部及低部的项圈绝缘层的厚度。
5.如权利要求1所述的形成挥发性存储器结构的方法，其中该第一导电层及该第二导电层具掺杂的多晶硅层。
6.如权利要求1所述的形成挥发性存储器结构的方法，其中该具有高部及低部的项圈绝缘层为氧化硅所组成。
7.一种挥发性存储器结构，包括一基底，其具有一对相邻的沟槽；二埋入式沟槽电容，分别设置在每一这些沟槽的下半部；二导电层，分别设置在每一这些沟槽中的该埋入式沟槽电容上方且低于该基底表面；二具有高部及低部的项圈绝缘层，分别设置在每一这些沟槽的上半部侧壁并包围该导电层的下半部，其中该高部大体设置于每一这些沟槽邻近预定形成有源区的侧壁上。
8.如权利要求7所述的挥发性存储器结构，还包括二晶体管，分别设置在该对相邻的沟槽外侧的该基底上方，其中这些存取晶体管具有源极/漏极区域分别穿过这些具有高部及低部的项圈绝缘层的低部电连接至这些导电层。
9.如权利要求7所述的挥发性存储器结构，其中该具有高部及低部的项圈绝缘层为氧化硅所组成。
10.如权利要求7所述的挥发性存储器结构，其中该第二导电层和该有源区域间具有一第一间隔，该沟槽和该有源区域间具有一第二间隔，该第二间隔小于该第一间隔，且两者大体上差距具有高部及低部的项圈绝缘层的厚度。
11.一种挥发性存储器结构，包括一长条形有源区域；一对相邻的沟槽电容器，设置于该长条形有源区域的一侧，每一该些沟槽电容器包括一导电层，设置于该沟槽电容器的上部；一具有高部及低部的项圈绝缘层，包围该导电层，其中该高部邻近该长条形有源区域。
12.如权利要求11所述的挥发性存储器结构，其中该具有高部及低部的项圈绝缘层为氧化硅所组成。
13.如权利要求11所述的挥发性存储器结构，其中该第二导电层和该有源区域间具有一第一间隔，该沟槽和该有源区域间具有一第二间隔，该第二间隔小于该第一间隔，且两者大体上差距具有高部及低部的项圈绝缘层的厚度。
全文摘要
一种形成挥发性存储器结构的方法，包括下列步骤首先，提供具有一对相邻的沟槽基底，并且每一沟槽的下半部形成有一埋入式沟槽电容。接下来，形成具有高部及低部的项圈绝缘层于每一沟槽的上半部侧壁，其中高部大体设置于每一沟槽邻近预定形成有源区的侧壁上。本发明还涉及挥发性存储器结构。
文档编号H01L27/108GK1758426SQ200410084919
公开日2006年4月12日 申请日期2004年10月10日 优先权日2004年10月10日
发明者洪金龙, 张宏隆, 李岳川 申请人:茂德科技股份有限公司