专利名称：动态随机存取存储器及其制造方法
技术领域：
本发明涉及一种半导体元件及其制造方法，且特别是有关于一种动态随机存取存储器及其制造方法。
背景技术：
动态随机存取存储器是一种挥发性存储器，其用来储存计算机中须作频繁存取的数据。典型的动态随机存取存储单元由金属氧化物半导体晶体管与电容器所构成，其中晶体管的源极/漏极分别与电容器及位线电性连接。现行DRAM所用的电容器主要有两种型态，其一为设置于衬底表面上的堆栈式电容器(stacked capacitor)，其二则为设置于衬底中的深沟渠式电容器(deeptrench capacitor)。
下一个动态随机存取存储器的发展阶段中，对于数据保存时间的需求将以倍数成长，所以如何增加储存电极的数据保存时间，为现阶段努力的目标。关于增加数据保存时间，主要有两个方法，一种方法为提高存储单元对位线的电容比，另一种方法则为抑制漏电流。
在现有技术中有一些方式可提高存储单元对位线的电容比，有使用高介电常数介电层的方式，但是需要新的机器进行整合。此外，有使用对介电层再氮化(re-nitridation)的方式，但却增加漏电流的情况。另外，还有利用减少上电极的深度，使电容的介电层的面积增加来提高电容值，却使得寄生晶体管的漏电流加剧。
另一方面，在对减少漏电流的方法上，现存在一种利用注入氧原子以增加领氧化层的方法，可以抑制寄生场效晶体管的漏电流。然而，主要的漏电流是由结漏电流(junction leakage current)所造成，而此结漏电流在此并无得到改善，故数据保存时间仍无法有效延长。
发明内容
有鉴于此，本发明要解决的技术问题是提供一种动态随机存取存储器的制造方法，可提高存储单元对位线的电容比，以延长数据保存时间。
本发明要解决的另一技术问题是提供一种动态随机存取存储器，可抑制漏电流的情况，以延长数据保存时间。
本发明提出一种动态随机存取存储器的制造方法，首先提供衬底，且衬底具有顶面与至少深沟渠于衬底中，其中顶面上已覆盖有图案化的掩模层，且深沟渠内已填充有覆盖层覆盖深沟渠的底部与侧壁的下部分。接着，于深沟渠的侧壁的上部分的衬底中离子注入碳掺杂物以及锗掺杂物，以于深沟渠顶部侧壁的衬底中形成碳掺杂区及碳锗掺杂区，碳锗掺杂区位于碳掺杂区上方。然后，形成顶盖层覆盖深沟渠的侧壁的上部分。以及，进行至少热工艺。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中进行热工艺之后还包含移除覆盖层与顶盖层。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中移除覆盖层与顶盖层之后还包含于深沟渠中形成电容介电层。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中形成电容介电层之后还包含于深沟渠底部形成第一导体层，以作为深沟渠电容的电极，并移除未被第一导体层覆盖的电容介电层。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中移除电容介电层之后还包含于深沟渠的侧壁上形成领氧化层，其中碳掺杂区对应位于领氧化层的周围。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中形成领氧化层之后还包含于深沟渠中形成第二导体层，覆盖第一导体层上，并使第二导体层距离衬底的顶面第一深度。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中形成第二导体层之后还包含移除暴露的领氧化层，并形成第三导体层，其中碳锗掺杂区对应位于第三导体层的周围。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中覆盖层为光致抗蚀剂材料层，并于热工艺实施之前先移除。或者覆盖层与深沟渠的底部与侧壁相接触的部分为掺杂绝缘层，而于热工艺之后于深沟渠的底面与侧壁下部分的衬底中形成埋入式掺杂区，以作为深沟渠电容的另一电极。再或是，覆盖层与深沟渠的底部与侧壁相接触的部分为掺杂绝缘层而中间区域再以光致抗蚀剂材料层填满，光致抗蚀剂材料于热工艺实施之前先移除，而掺杂绝缘层于热工艺之后形成埋入式掺杂区。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中掺杂绝缘层为含砷掺杂的氧化硅层。
依照本发明的一优选实施例，热工艺的次数并无限制，其可配合在制作动态随机存取存储器之中的任何一热工艺，例如为形成埋入式掺杂区的热回火、领氧化层热回火、或其它热回火工艺的组合，以无须增加额外的热工艺，但亦不限制其亦可为额外的热工艺，其中在该热工艺后，该碳掺杂区形成一碳化硅区，该碳锗掺杂区形成一碳锗化硅区，故动态随机存取存储器的制造方法中，回火工艺的温度优选为900℃～1200℃，且总共所须的时间约为1小时。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中离子注入碳掺杂物的注入方向与垂直衬底顶面的方向的第一夹角介于7度至12度之间。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中离子注入锗掺杂物的注入方向与垂直衬底顶面的方向的第二夹角介于7度至12度之间。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中碳掺杂物离子注入工艺与锗掺杂物离子注入工艺包括金属蒸汽真空弧离子源(MEVVA)离子注入工艺。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中碳掺杂物的离子注入剂量为8×1015～3×1016cm-2。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中锗掺杂物的离子注入剂量为1×1015～5×1015cm-2。
依照本发明的一优选实施例，上述的动态随机存取存储器的制造方法，其中离子注入锗掺杂物的区域相对离子注入碳掺杂物的区域之比为1/2至1/3之间。
本发明提出一种动态随机存取存储器，包括衬底、埋入式掺杂区、电容界电层、导体层、碳化硅区及碳锗化硅区。其中，衬底上形成有深沟渠。埋入式掺杂区配置于深沟渠底部与侧壁的下部分的衬底中，并作为电容的下电极。介电层配置于深沟渠的侧壁上。导体层形成于深沟渠中作为电容的上电极，并使介电层介于导体层与深沟渠之间，其中导体层的顶部与衬底直接接触。碳化硅区，配置于深沟渠侧壁的上部分的衬底中，且碳化硅区位于埋入式掺杂区上方。碳锗化硅区配置于深沟渠侧壁的上部分的衬底中，且碳锗化硅区位于碳化硅区上方，并与导体层的顶部电性相连。
依照本发明的一优选实施例，上述的动态随机存取存储器，介电层还包含领氧化层配置于导体层与碳化硅区之间，其中领氧化层的厚度大于位于埋入式掺杂区与导体层间的介电层的厚度。
依照本发明的一优选实施例，上述的动态随机存取存储器，其中导体层为多个掺杂多晶硅，其如上述方法中的第一导体层、第二导体层与第三导体层的总称，但该导体层并不受限于此，在一些动态随机存取存储器的制造方法中，第一导体层与第二导体层可合并于一工艺中形成。
依照本发明的一优选实施例，上述的动态随机存取存储器，其中介电层的材质包括氧化硅、氮化硅、或氮氧化硅、或以上材料的组合。
依照本发明的一优选实施例，上述的动态随机存取存储器，其中领氧化层的材质包括氧化硅。
利用本发明提出的方法所制造出的动态随机存取存储器中，因采用碳化硅区可以提高寄生晶体管的起始电压，抑制漏电流，在此条件下可进一步减少下电极的深度，以增加存储单元对位线的电容比。另一方面，碳化硅区可以增加能带隙，减少结漏电流的现象。因此，藉由增加存储单元对位线的电容比及减少结漏电流均可进一步提高数据的保存时间。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
图1A～图1E绘示本发明一优选实施例中动态随机存取存储器的制造流程剖面图。
附图标记说明100衬底101顶面102垫层104掩模层106深沟渠
107光致抗蚀剂层108掺杂绝缘层110碳掺杂区112碳锗掺杂区113顶盖层114埋入式掺杂区116碳化硅区118碳锗化硅区120、120a电容介电层122第一导体层128第二导体层130第三导体层124碳锗化硅掺杂区126领氧化层具体实施方式
图1A～图1E绘示本发明一优选实施例中动态随机存取存储器的制造流程剖面图。
请参照图1A，动态随机存取存储器的制造方法先提供一衬底100，且此衬底100具有一顶面101与至少一深沟渠106于该衬底中，其中顶面上已形成有图案化的掩模层104，以暴露出位于衬底100中的深沟渠106，其中掩模层104的材质例如是氮化硅，而其形成方法例如是进行化学气相沉积(Chemical Vapor Deposition，CVD)工艺。
在一优选实施例中，于形成掩模层104之前还包括先在衬底100上形成一垫层102。而垫层102的材质例如是氧化硅，其形成方法例如是进行热氧化工艺。此外，图案化的垫层102与掩模层104的形成方法例如是先于衬底100上全面性地形成垫层102，并于垫层102上形成掩模层104后，进行微影蚀刻工艺，构图掩模层104与垫层102而形成之。此外，位于衬底100的深沟渠106的形成方法例如是以图案化的掩模层104与垫层102为掩模，进行蚀刻工艺以形成之，而其所进行的蚀刻工艺例如是干式蚀刻工艺。
之后，于深沟渠106底部的侧壁及底面上形成一掺杂绝缘层108，例如是含砷掺杂的氧化硅层。掺杂绝缘层108的形成方法首先于掩模层104与深沟渠106表面形成掺杂绝缘材料层(未绘示)。然后，于深沟渠106中的掺杂绝缘材料层上形成预定深度的一光致抗蚀剂层107。值得一提的是，光致抗蚀剂层107在之后的离子注入工艺中，可作为覆盖层使用以防止离子注入到不正确的位置。接着，移除未被光致抗蚀剂层107所覆盖的掺杂绝缘材料层，而形成掺杂绝缘层108。
接着，请参照图1B，于该深沟渠106顶部侧壁的衬底100中形成碳掺杂区110。其中，碳掺杂区110形成的方法例如是以碳为掺杂剂进行一倾斜角离子注入工艺，此倾斜角离子注入工艺可为金属蒸汽真空弧离子源(MEVVA)离子注入工艺。此外，此一步骤中离子注入剂量为8×1015～3×1016cm-2。其中离子注入碳掺杂物的注入方向与垂直衬底顶面的方向的夹角介于7度至12度之间。
然后，请继续参照图1B，于深沟渠106顶部侧壁的衬底100中形成一碳锗掺杂区112，其为预定形成碳锗化硅区。其中，碳锗掺杂区112形成的方法例如是以锗为掺杂剂在碳掺杂区110的上半部的一部份区域中进行一倾斜角离子注入工艺，锗掺杂物的离子注入剂量为1×1015～5×1015cm-2。其中离子注入锗掺杂物的注入方向与垂直衬底顶面的方向的夹角介于7度至12度之间。锗掺杂物的离子注入区域与碳掺杂物的离子注入区域之比为1/2至1/3之间。在另一优选实施例中，形成碳锗掺杂区112的方法也可以先进行一锗掺杂工艺，随后再进行一碳掺杂工艺。
在一优选实施例中，于深沟渠106顶部侧壁的衬底100中形成碳锗掺杂区112的步骤后，于进行热工艺的步骤之前，还包括于衬底100上移除光致抗蚀剂层107，并形成一顶盖层113，用以防止在其后的热工艺中掺杂物注入到不预期的位置中。其中，顶盖层113的形成方法例如是以四乙氧基硅烷为反应气体源，进行一化学气相沉积工艺。
接下来，请参照图1C，进行一热工艺，于被掺杂绝缘层108所覆盖的衬底100中形成一埋入式掺杂区114，于碳掺杂区110中形成一碳化硅区116，于碳锗掺杂区112中形成一碳锗化硅区118。其中，碳化硅区116形成于埋入式掺杂区114上方，且碳锗化硅区118形成于碳化硅区116上方。上述所进行的热工艺例如是回火工艺，且回火工艺的温度例如是900℃～1200℃，且总共所须的时间约为1小时。上述实施例，埋入式掺杂区114、碳化硅区116与碳锗化硅区118藉由进行同一热工艺所形成。在另一实施例中，碳化硅区116与碳锗化硅区118在后续的热工艺中才形成，而并不在形成埋入式掺杂区114的热工艺中形成。之后，移除顶盖层113与掺杂绝缘层108，移除的方法例如是分别对顶盖层113与掺杂绝缘层108进行一蚀刻工艺。
再来，请继续参照图1C，在掩模层104及此深沟渠106表面形成电容介电层120。其中，电容介电层120的材质例如是氧化硅、氮化硅、氮氧化硅或是以上材料的组合。此外，电容介电层120形成方法例如是进行热氧化工艺、化学气相沉积工艺或是其它合适的工艺。
接着，请参照图1D，于深沟渠106底部填入第一导体层122，且第一导体层122表面位于碳化硅区116与埋入式掺杂区114之间，并覆盖部分的电容介电层120。其中，第一导体层122的材质例如是多晶硅、掺杂多晶硅或是其它合适的导电材料。而第一导体层122形成方法例如是以临场(In-Situ)掺杂离子的方式，利用化学气相沉积法于衬底100上形成一层掺杂多晶硅层(未绘示)后，移除深沟渠106以外以及深沟渠106顶部的部分的掺杂多晶硅层，而形成之。其中，掺杂多晶硅层的移除方法例如是进行干式蚀刻工艺或湿式蚀刻工艺。另外，除了临场掺杂离子的方式之外，掺杂多晶硅层的形成方法还可以是在进行化学气相沉积工艺时，同时通入含有掺杂剂的反应气体，而形成之。
之后，请继续参照图1D，移除未被第一导体层122覆盖的电容介电层120，而形成电容介电层120a，其移除方法例如是进行一干式蚀刻工艺或湿式蚀刻工艺。
接下来，请参照图1E，于未被第一导体层122覆盖的深沟渠106侧壁上形成领氧化层126。其中，领氧化层216的材质例如是氧化硅，而其形成方法例如是先进行化学气相沉积工艺，以形成一共形的领氧化材料层(未绘示)，之后再移除深沟渠106以外以及第一导体层122顶部的领氧化材料层，而形成之。其中，移除部分领氧化材料层的方法例如是进行一非等向性蚀刻工艺。此外，领氧化层126的厚度大于电容介电层120a的厚度。
然后，请继续参照图1E，于深沟渠106中填入第二导体层128，覆盖第一导体层122，且此第二导体层128与第一导体层122电性连接，而第二导体层128的上表面距离衬底100的顶面101具有一高度。其中，关于第二导体层128的材质及相关的形成方法与第一导体层122类似，且于前述内容中已对第一导体层122作详细地说明，故在此不再赘述。再来，移除暴露的领氧化层126，移除的方法例如是进行一非等向性蚀刻工艺。
接下来，并形成第三导体层130，其中碳锗化硅掺杂区124对应位于第三导体层130的周围，且碳锗化硅掺杂区124与第三导体层128相连接。其中，关于第三导体层130的材质及相关的形成方法与第一导体层122类似，且于前述内容中已对第一导体层122作详细地说明，故在此不再赘述。
之后，移除掩模层104及垫层102，移除的方法例如是分别对掩模层104及垫层102进行一蚀刻工艺，可以是干式蚀刻工艺或是湿式蚀刻工艺。
后续完成动态随机存取存储器的工艺，例如是在衬底100的顶面101上形成一晶体管(未绘示)，并藉由碳锗化硅掺杂区124与导体层电性耦合等公知的工艺，在此不再赘述。
上述依照本发明提出的动态随机存取存储器的制造方法，形成碳化硅区116可以提高寄生晶体管的起始电压(其中该寄生晶体管的栅极、源极与漏极分别为第二导体层128、埋入式掺杂区114、与碳锗化硅区118)，以抑制漏电流现象，在此条件下可在动态随机存取存储器的设计上减少下电极的深度，以增加存储单元对位线的电容比。另一方面，所形成的碳化硅区116由于具有较高的能带隙，可减少结漏电流的现象。因此，可进一步提高数据的保存时间。此外，碳锗化硅区118对磷有较高的溶解度(solubility)，可以降低阻值，故所形成的碳锗化硅掺杂区124的电阻较低。
以下说明利用上述方法所得的动态随机存取存储器。请参照图1E，此动态随机存取存储器包括衬底100、埋入式掺杂区114、碳化硅区116、电容介电层120a、第一导体层122、碳锗化硅掺杂区124、领氧化层126、第二导体层128与第三导体层130。其中，衬底100上已形成有深沟渠106，且埋入式掺杂区114配置于深沟渠106底部的衬底100中。
此外，第一导体层122配置于深沟渠106的底部中，其材质例如是多晶硅、掺杂多晶硅或是其它合适的导电材料。加上，第二导体层128配置于第一导体层122上，其材质例如是多晶硅、掺杂多晶硅或是其它合适的导电材料。第三导体层130配置于第二导体层128上，其材质亦例如是多晶硅、掺杂多晶硅或是其它合适的导电材料。
另外，电容介电层120a配置于埋入式掺杂区114与导体层122之间，其材质例如是氧化硅、氮化硅、氮氧化硅或以上材料的组合。再来，领氧化层126配置于第二导体层128与深沟渠106的侧壁之间，其材质例如是氧化硅。
加上，碳化硅区116配置于深沟渠106侧壁的衬底100中，且碳化硅区116位于埋入式掺杂区114上方。以及，碳锗化硅掺杂区124配置于深沟渠106侧壁的衬底100中，且碳锗化硅源极124位于碳化硅区116上方。
在另一优选实施例中还包含一晶体管(未绘示)位于衬底100的顶表面，并藉由碳锗化硅掺杂区124与导体层130电性耦合。
上述的动态随机存取存储器中，碳化硅区116提供较高的能带隙减少结漏电流，进一步增加存储单元对位线的电容比。因此，可进一步提高数据的保存时间。除此之外，碳锗化硅对磷有较高的溶解度，故所形成的碳锗化硅掺杂区124的电阻较低。
综上所述，在本发明所提出的动态随机存取存储器及其制造方法至少具有下列优点1.依照本发明所制造的动态随机存取存储器可增加存储单元对位线的电容比，以延长数据保存时间。
2.依照本发明所制造的动态随机存取存储器可减少结漏电流，以延长数据保存时间。
3.依照本发明所制造的动态随机存取存储器中，电容与晶体管的电性耦合透过碳锗化硅掺杂区，可减少此区域的电阻值。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何本领域内的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以所附权利要求所界定的为准。
权利要求
1.一种动态随机存取存储器的制造方法，包括提供一衬底，该衬底具有一顶面与至少一深沟渠于该衬底中，其中该顶面上已覆盖有一图案化的掩模层，且该深沟渠内已填充有一覆盖层覆盖该深沟渠的一底部与一侧壁的下部分；于该深沟渠的该侧壁的上部分的该衬底中离子注入一碳掺杂物以及一锗掺杂物，以于该深沟渠顶部侧壁的该衬底中形成一碳掺杂区及一碳锗掺杂区，该碳锗掺杂区位于该碳掺杂区上方；形成一顶盖层覆盖该深沟渠的该侧壁的上部分；以及进行至少一热工艺。
2.如权利要求1所述的动态随机存取存储器的制造方法，其中进行该热工艺之后还包含移除该覆盖层与该顶盖层。
3.如权利要求2所述的动态随机存取存储器的制造方法，其中移除该覆盖层与该顶盖层之后还包含于该深沟渠中形成一电容介电层。
4.如权利要求3所述的动态随机存取存储器的制造方法，其中形成该电容介电层之后还包含于该深沟渠底部形成一第一导体层，以作为一深沟渠电容的一电极，并移除未被该第一导体层覆盖的该电容介电层。
5.如权利要求4所述的动态随机存取存储器的制造方法，其中移除该电容介电层之后还包含于该深沟渠的侧壁上形成一领氧化层，其中该碳掺杂区对应位于该领氧化层的周围。
6.如权利要求5所述的动态随机存取存储器的制造方法，其中形成该领氧化层之后还包含于该深沟渠中形成一第二导体层，覆盖该第一导体层上，并使该第二导体层距离该衬底的顶面一第一深度。
7.如权利要求6所述的动态随机存取存储器的制造方法，其中形成该第二导体层之后还包含移除暴露的该领氧化层，并形成一第三导体层，其中该碳锗掺杂区对应位于该第三导体层的周围。
8.如权利要求1所述的动态随机存取存储器的制造方法，其中该覆盖层为一光致抗蚀剂材料层，并且与该深沟渠的底部与侧壁相接触的部分为一掺杂绝缘层，而于该热工艺之后于该深沟渠的底面与侧壁下部分的该衬底中形成一埋入式掺杂区，以作为深沟渠电容的另一电极。
9.如权利要求8所述的动态随机存取存储器的制造方法，其中该掺杂绝缘层为一含砷掺杂的氧化硅层。
10.如权利要求1所述的动态随机存取存储器的制造方法，其中该覆盖层为一光致抗蚀剂材料层。
11.如权利要求1所述的动态随机存取存储器的制造方法，其中该热工艺后，该碳掺杂区形成一碳化硅区，该碳锗掺杂区形成一碳锗化硅区。
12.如权利要求1所述的动态随机存取存储器的制造方法，其中离子注入该碳掺杂物的注入方向与垂直该衬底顶面的方向的一第一夹角介于7度至12度之间。
13.如权利要求1所述的动态随机存取存储器的制造方法，其中离子注入该锗掺杂物的注入方向与垂直该衬底顶面的方向的一第二夹角介于7度至12度之间。
14.如权利要求1所述的动态随机存取存储器的制造方法，其中该碳掺杂物离子注入工艺与该锗掺杂物离子注入工艺包括金属蒸汽真空弧离子源(MEVVA)离子注入工艺。
15.如权利要求1所述的动态随机存取存储器的制造方法，其中该碳掺杂物的离子注入剂量为8×1015～3×1016cm-2。
16.如权利要求1所述的动态随机存取存储器的制造方法，其中该锗掺杂物的离子注入剂量为1×1015～5×1015cm-2。
17.如权利要求1所述的动态随机存取存储器的制造方法，其中该热工艺包括进行一回火工艺。
18.如权利要求17所述的动态随机存取存储器的制造方法，其中该回火工艺的温度为900℃～1200℃。
19.如权利要求1所述的动态随机存取存储器的制造方法，其中离子注入该锗掺杂物的区域相对离子注入该碳掺杂物的区域的比为1/2至1/3之间。
20.一种动态随机存取存储器，包括一衬底，该衬底上已形成有一深沟渠；一埋入式掺杂区，配置于该深沟渠底部与侧壁的下部分的该衬底中，并作为一电容的一下电极；一介电层，配置于该深沟渠的侧壁上；一导体层，形成于该深沟渠中作为该电容的一上电极，并使该介电层介于该导体层与该深沟渠之间，其中该导体层的顶部与该衬底直接接触；一碳化硅区，配置于该深沟渠侧壁的上部分的该衬底中，且该碳化硅区位于该埋入式掺杂区上方；以及一碳锗化硅区，配置于该深沟渠侧壁的上部分的该衬底中，且该碳锗化硅区位于该碳化硅区上方，并与该导体层的顶部电性相连。
21.如权利要求20所述的动态随机存取存储器，其中该介电层还包含一领氧化层配置于该导体层与该碳化硅区之间，其中该领氧化层的厚度大于位于该埋入式掺杂区与该导体层间的该介电层的厚度。
22.如权利要求20所述的动态随机存取存储器，其中该导体层为多个掺杂多晶硅。
23.如权利要求20所述的动态随机存取存储器，其中该介电层的材质包括氧化硅、氮化硅、或氮氧化硅、或以上材料的组合。
24.如权利要求21所述的动态随机存取存储器，其中该领氧化层的材质包括氧化硅。
全文摘要
本发明提出一种动态随机存取存储器及其制造方法，其具有碳化硅区及碳锗化硅掺杂区。该方法包括提供衬底，该衬底具有一顶面与至少一深沟渠于衬底中，其中顶面上已覆盖有一图案化的掩模层，且深沟渠内已填充有一覆盖层覆盖深沟渠底部与侧壁下部分；于深沟渠的侧壁上部分的衬底中离子注入碳掺杂物以及锗掺杂物，以于深沟渠顶部侧壁的衬底中形成碳掺杂区及碳锗掺杂区，碳锗掺杂区位于碳掺杂区上方；形成一顶盖层覆盖深沟渠的侧壁上部分；以及进行至少一热工艺。由于碳化硅区能提供较高能带隙可减少漏电流，可减少下电极的深度，进一步增加存储单元对位线的电容比。另一方面，碳化硅区可减少结漏电流的现象。因此可有效延长数据保存时间。
文档编号H01L27/108GK1770427SQ20041008977
公开日2006年5月10日 申请日期2004年11月4日 优先权日2004年11月4日
发明者巫勇贤 申请人:茂德科技股份有限公司