专利名称：具有不同的源极和漏极延伸部分间隔的互补晶体管的制作方法
技术领域：
本发明涉及互补的金属氧化物半导体(CMOS)和其他的互补晶体管结构，尤其涉及一种改进的结构，该结构包括用于不同类型晶体管的不同尺寸的间隔件，从而提供改进的源极和漏极延伸部分间隔。
背景技术：
当CMOS器件热装时，源极和漏极延伸部分和结需要变浅，以防止不希望的短沟道效应。作为更浅的延伸部分和结的结果，源极和漏极延伸部分的电阻急剧增加，导致更低的驱动和更差的性能。目前的工艺在结注入之前为PFET和NFET形成相同尺寸的间隔件。因为PFET结/延伸部分掺杂剂(比如硼)比NFET结的掺杂剂(即，As)扩散的更快，所以间隔件的尺寸通常由PFET的需求确定。然而，这阻碍NFET的性能的完全实现。此外，长PFET延伸部分导致较高的串联电阻。下述的本发明解决了这些问题。
发明内容
本发明提供了一种在同一衬底上形成集成电路结构的方法，该结构具有第一类型的晶体管，比如P型场效应晶体管(PFET)和互补的第二类型的晶体管，比如N型场效应晶体管(NFET)。具体而言，本发明在所述衬底的沟道区域上方形成栅极导体，邻近所述栅极导体形成侧壁间隔件，和在衬底上形成源极和漏极延伸部分。所述侧壁间隔件在PFET中比在NFET中更大(从栅极导体延伸更远)。所述侧壁间隔件在注入过程中使源极和漏极延伸部分对准。所以，当与NFET相比时，对于PFET来说，较大的侧壁间隔件使源极和漏极注入物远离沟道区域定位。然后，在随后的退火工艺中，更快移动的PFET杂质将受到限制，避免扩散过远进入栅极导体下方的沟道区域内。这样避免当源极和漏极杂质在栅极导体下方延伸过远、使沟道区域短路时，出现的短沟道效应。
形成所述侧壁间隔件的工艺可包括形成氧化物衬层，其中氧化物衬层在PFET中比在NFET中更厚。这种PFET的氧化物衬层在与NFET的氧化物衬层不同的工艺步骤中形成。此外，形成侧壁间隔件的工艺可包括形成多层侧壁间隔件，其中在PFET中的侧壁间隔件具有比在NFET中更多的侧壁间隔件层。这些工艺都使侧壁间隔件在PFET中比在NFET中更厚。本发明还在侧壁间隔件的一些部分和衬底之间形成硅化物区。所述硅化物区在PFET晶体管中比在NFET晶体管中更大。
当结合下面的描述和附图考虑时，本发明的这些和其他方面及目的将更好理解。然而，应当理解，虽然下面的描述示出了本发明的优选实施例及其许多具体细节，但下述内容是示例性给出的，而非限制性的。在本发明的范围内可以作出各种变化和改进，而没有脱离其主旨，且本发明包括所有这些改进。
从下面结合附图的详细描述中，将更好地理解本发明，其中图1是本发明的部分完成的互补晶体管结构的示意图。
图2是本发明的部分完成的互补晶体管结构的示意图。
图3是本发明的部分完成的互补晶体管结构的示意图。
图4是本发明的部分完成的互补晶体管结构的示意图。
图5是本发明的部分完成的互补晶体管结构的示意图。
图6是本发明的部分完成的互补晶体管结构的示意图。
图7是本发明的部分完成的互补晶体管结构的示意图。
图8是本发明的部分完成的互补晶体管结构的示意图。
图9是本发明的部分完成的互补晶体管结构的示意图。
图10是本发明的部分完成的互补晶体管结构的示意图。
图11是本发明的部分完成的互补晶体管结构的示意图。
图12是本发明的部分完成的互补晶体管结构的示意图。
图13是本发明的部分完成的互补晶体管结构的示意图。
图14是示出了场效应晶体管的公共掺杂分布的示意图。
图15是示出了本发明的优选方法的流程图。
本发明的优选实施例的详细描述参照在附图中示出且在下面的描述中详述的非限制性实施例，将更充分地理解本发明及其各种特征和优点的细节。应当指出的是，在附图中示出的特征不必按比例绘出。省略了公知部件和加工技术的描述，从而不会不必要地模糊本发明。在此所使用的示例仅是为了有利于本发明可以实施的方式的理解，从而使本领域的技术人员能够实施本发明。因此，所述示例不应解释为限制本发明的范围。
本发明在同一衬底上形成了一种互补的集成电路结构，该结构具有第一类型的晶体管，比如P型场效应晶体管(PFET)和互补的第二类型的晶体管，比如N型场效应晶体管(NFET)。利用本发明，所述侧壁间隔件在PFET中比在NFET中更大(从栅极导体延伸更远)。所述侧壁间隔件在注入过程中使源极和漏极延伸部分对准。所以，当与NFET相比时，对于PFET来说，较大的侧壁间隔件使源极和漏极延伸部分注入物远离沟道区域定位(对准)。然后，在随后的退火工艺中，更快移动的PFET杂质将受到限制，避免扩散过远而进入栅极导体下方的沟道区域内。这样避免当源极和漏极杂质延伸过远到栅极导体下方、使沟道区域短路时，出现的短沟道效应。
换言之，本发明在同一芯片上形成了一种比PFET间隔件更窄的NFET间隔件，从而使NFET延伸部分更短。这样实现了较低的延伸部分电阻。这是可行的，因为用于形成NFET延伸部分和结的As掺杂剂比PFET的B掺杂剂扩散得更慢。
此外，本发明在PFET延伸部分中形成了较浅的硅化物，从而再次减小延伸部分电阻。这是通过在PFET栅极侧壁间隔件下方的TEOS层中形成凹槽实现的。例如，一些钴可以溅射入所述凹槽，从而形成非常浅的硅化物。作为硼扩散较快的结果，PFET的延伸部分较深，且在PFET延伸部分中的浅硅化物的形成将不增加泄漏。所述凹槽的尺寸通过间隔件氮化物下方的氧化物厚度调整。氧化物的厚度越大，所述凹槽应越大。在PFET间隔件下方形成的氧化物比在NFET间隔件下方形成的更厚，因此对于PFET来说，形成更大的凹槽和更大的硅化物。所以，在PFET器件下方的硅化物区比NFET器件下方的硅化物区更长，更靠近栅极导体。
本发明的第一实施例在图1-9中示出。图1示出了通过衬底110中的浅沟槽隔离(STI)区122分开的PFET 120和NFET 118器件。栅极导体112形成图案，且形成薄间隔件114，而将延伸部分的离子注入物偏移至沟道。图2示出了淀积在栅极导体112和薄间隔件114上的薄氧化物衬层124(比如100A厚的LTO)。在图3中，施加保护掩模128，比如光致抗蚀剂，并图案化而覆盖PFET器件120。然后，通过反应离子刻蚀(RIE)或湿法化学刻蚀去除薄氧化物124，露出NFET器件118，如图4所示。然后去除掩模128。
在从晶片上去除光致抗蚀剂128之后淀积第二薄氧化物层130，如图5所示(比如50A厚的LTO)。这一工艺增加了氧化物124的厚度。所以，氧化物124比氧化物130更厚，PFET器件120具有比NFET器件118更厚的总氧化物层124。图6示出了偏移源极和漏极离子注入物的间隔件134(比如Si3N4)。在该实施例中，总间隔件尺寸(厚度)由间隔件134与氧化物124，130一起的组合厚度确定。因此，NFET器件118具有更薄的总间隔件尺寸，以及更短的延伸部分和更低的延伸部分电阻。此处形成源极/漏极延伸部分注入物。
图7示出了晶片在HF化学制品中湿法清洗，这通常在形成硅化物(例如钴)之前需要。在间隔件氮化物134下方的氧化物凹槽138的数量由PFET器件120中的氧化物124的厚度确定。NFET器件118也是这样。因为NFET具有更薄的氧化物层130，所以它具有更薄的凹槽136。图8示出了溅射金属且进行硅化退火，从而在栅极poly144和源极/漏极区域上形成硅化物。一些金属溅射入间隔件下方的凹槽中，而在延伸部分区域形成浅硅化物(对于PFET器件120来说是140，对于NFET器件118来说是142)，从而减小串联电阻。如图9所示，淀积一触点刻蚀阻挡层150，另外，执行公知的工艺步骤，从而完成所述结构。
在图10-13所示的第二实施例中，NFET 118的氧化物间隔件124可以减薄或被完全去除(如图10所示)，从而进一步减小NFET延伸部分的长度。具体而言，图10示出了NFET 118的较薄的氧化物层114，且氧化物间隔件124例如利用含化学制品的HF刻蚀。而且，在图11中，去除了光致抗蚀剂128之后淀积厚氧化物(比如50A厚的LTO)130。在图12中形成Si3N4间隔件134。利用该实施例，实现了更短的NFET延伸部分。图13示出了在进行硅化之后的所述结构，这样再次减小了NFET和PFET器件的延伸部分电阻。
图14示出了场效应晶体管的标准掺杂分布，且示出了源极/漏极延伸部分152相对于普通元件/漏极注入物154的位置，以及普通的光晕注入物150。图14还示出了栅极导体156，栅极氧化物158，沟道区域160，和绝缘侧壁间隔件162，164。这种结构是公知的，因此关于这些结构及其相应制造工艺的细节故意省略，从而使读者的注意力集中在本发明的突出特征上。
图15是示出了在同一衬底上形成具有第一类型的晶体管、比如P型场效应晶体管(PFET)和互补的第二类型的晶体管，比如N型场效应晶体管(NFET)的集成电路结构的本发明的方法的流程图。具体而言，本发明在衬底200中沟道区域上方形成栅极导体。接着，本发明靠近栅极导体202形成不同尺寸的侧壁间隔件，且在衬底204中形成源极和漏极延伸部分注入物。所述侧壁间隔件在PFET中比在NFET中更大(从栅极导体延伸更远)。所述侧壁间隔件在注入过程中使源极和漏极延伸部分对准。所以，当与NFET相比时，对于PFET来说，较大的侧壁间隔件使源极和漏极注入物远离沟道区域定位(对准)。然后，在随后的退火工艺中，更快移动的PFET杂质将受到限制，避免扩散过远而进入栅极导体下方的沟道区域内。这样避免当源极和漏极杂质延伸过远进入栅极导体下方、使沟道区域短路时，出现的短沟道效应。
形成所述侧壁间隔件的工艺可包括形成氧化物衬层，其中氧化物衬层在PFET中比在NFET中更厚。这种PFET的氧化物衬层在与NFET的氧化物衬层不同的工艺步骤中形成。此外，形成侧壁间隔件的工艺可包括形成多层侧壁间隔件，其中在PFET中的侧壁间隔件具有比在NFET中更多的侧壁间隔件层。这些工艺都使侧壁间隔件在PFET中比在NFET中更厚。
本发明还在侧壁间隔件的一些部分和衬底之间形成硅化物区。具体而言，本发明去除了侧壁间隔件206下方的氧化物的一部分，然后执行在所述侧壁间隔件的一些部分下方形成硅化物区的硅化工艺208。所述硅化物区在第一类型晶体管中比在第二类型晶体管中更大。
这样，本发明在同一衬底上形成了一种互补的集成电路结构，该结构具有第一类型的晶体管和互补的第二类型的晶体管。利用本发明，所述侧壁间隔件在一种类型的晶体管中更大(从栅极导体延伸更远)。所述侧壁间隔件在注入过程中使源极和漏极延伸部分对准。所以，当与另一种类型的晶体管相比时，该类型晶体管较大的侧壁间隔件使源极和漏极注入物远离沟道区域定位(对准)。然后，在随后的退火工艺中，更快移动的杂质将被限制扩散过远而进入栅极导体下方的沟道区域内。这样避免当源极和漏极杂质延伸过远进入栅极导体下方、使沟道区域短路时，出现的短沟道效应。
而且，在PFET间隔件下方的硅化物减小了PMOS晶体管的串联电阻，而使其性能改善。在PMOS间隔件下方形成硅化物是切实可行的，由于P型掺杂剂扩散较快，从而形成较深的延伸部分区域，这样避免P型硅和硅化物之间的结泄漏较高。
虽然已经根据优选实施例描述了本发明，但本领域的技术人员将认识到本发明可以利用在所附权利要求的主旨和范围内的改进实现。
权利要求
1.一种集成电路结构，包含在同一衬底上形成的第一类型的晶体管和第二类型的晶体管，其中所述第一类型的晶体管和所述第二类型的晶体管包含在所述衬底中的沟道区域上方的栅极导体；邻近所述栅极导体的侧壁间隔件；以及在所述沟道区域的相对侧上的源极和漏极延伸部分，其中所述侧壁间隔件在所述第一类型的晶体管中比在所述第二类型的晶体管中更大。
2.如权利要求1所述的集成电路结构，其特征在于所述源极和漏极延伸部分在所述第一类型的晶体管中比在所述第二类型的晶体管中与所述沟道区域间隔更远。
3.如权利要求1所述的集成电路结构，其特征在于还包含在所述侧壁间隔件的一些部分和所述衬底之间的硅化物区，其中所述硅化物区在所述第一类型的晶体管中比在所述第二类型的晶体管中更大。
4.如权利要求1所述的集成电路结构，其特征在于所述侧壁间隔件包括氧化物衬层，以及其中所述氧化物衬层在所述第一类型的晶体管中比在所述第二类型的晶体管中更厚。
5.如权利要求1所述的集成电路结构，其特征在于所述侧壁间隔件包含多层侧壁间隔件，在所述第一类型的晶体管中的所述侧壁间隔件具有比在所述第二类型的晶体管中更多的侧壁间隔层。
6.如权利要求1所述的集成电路结构，其特征在于所述第一类型的晶体管具有与所述第二类型的晶体管不同的性能特征。
7.如权利要求1所述的集成电路结构，其特征在于在所述第一类型的晶体管中源极和漏极延伸部分由与在所述第二类型的晶体管中不同的材料制成。
8.一种集成电路结构，包含在同一衬底上形成的P型场效应晶体管(PFET)和N型场效应晶体管(NFET)，其中所述PFET和所述NFET包含在所述衬底中的沟道区域上方的栅极导体；邻近所述栅极导体的侧壁间隔件；以及在所述沟道区域相对侧上的源极和漏极延伸部分，其中所述侧壁间隔件在所述PFET中比在所述NFET中更大。
9.如权利要求8所述的集成电路结构，其特征在于所述源极和漏极延伸部分在所述PFET中比在所述NFET中与所述沟道区域间隔更远。
10.如权利要求8所述的集成电路结构，其特征在于还包含在所述侧壁间隔件的一些部分和所述衬底之间的硅化物区，其中所述硅化物区在所述PFET中比在所述NFET中更大。
11.如权利要求8所述的集成电路结构，其特征在于所述侧壁间隔件包括氧化物衬层，其中所述氧化物衬层在所述PFET中比在所述NFET中更厚。
12.如权利要求8所述的集成电路结构，其特征在于所述侧壁间隔件包含多层侧壁间隔件，在所述PFET中的所述侧壁间隔件具有比在所述NFET中更多的侧壁间隔件层。
13.如权利要求8所述的集成电路结构，其特征在于所述PFET具有与所述NFET不同的性能特征。
14.如权利要求8所述的集成电路结构，其特征在于在所述PFET中源极和漏极延伸部分由与在所述NFET中不同的材料制成。
15.一种在同一衬底上形成具有第一类型的晶体管和第二类型的晶体管的集成电路结构的方法，所述方法包含在所述衬底中的沟道区域上方形成栅极导体；形成邻近所述栅极导体的侧壁间隔件，其中所述侧壁间隔件在所述第一类型的晶体管中比在所述第二类型的晶体管中更大；以及在所述衬底中形成源极和漏极延伸部分。
16.如权利要求15所述的方法，其特征在于形成所述源极和漏极延伸部分的所述工艺形成在所述第一类型的晶体管中比在所述第二类型的晶体管中更远离所述沟道区域的所述源极和漏极延伸部分。
17.如权利要求15所述的方法，其特征在于形成所述源极和漏极延伸部分的所述工艺包含注入所述源极和漏极延伸部分，其中在所述注入工艺中所述侧壁间隔件使所述源极和漏极延伸部分对准。
18.如权利要求15所述的方法，其特征在于形成所述侧壁间隔件的所述工艺包括形成氧化物衬层，其中所述氧化物衬层在所述第一类型的晶体管中比在所述第二类型的晶体管中更厚。
19.如权利要求18所述的方法，其特征在于所述第一类型的晶体管的氧化物衬层以与所述第二类型的晶体管中的氧化物衬层不同的加工步骤形成。
20.如权利要求17所述的方法，其特征在于形成所述侧壁间隔件的所述工艺包括形成多层侧壁间隔件，其中在所述第一类型的晶体管中的所述侧壁间隔件具有比在所述第二类型的晶体管中更多的侧壁间隔件层。
21.如权利要求15所述的方法，其特征在于还包含在所述侧壁间隔件的一些部分和所述衬底之间形成硅化物区，其中所述硅化物区在所述第一类型的晶体管中比在所述第二类型的晶体管中更大。
22.一种在同一衬底上形成具有P型场效应晶体管(PFET)和N型场效应晶体管(NFET)的集成电路结构的方法，所述方法包含在所述衬底中的沟道区域上方形成栅极导体；形成邻近所述栅极导体的侧壁间隔件，其中所述侧壁间隔件在所述PFET中比在所述NFET中更大；以及在所述衬底中形成源极和漏极延伸部分。
23.如权利要求22所述的方法，其特征在于形成所述源极和漏极延伸部分的所述工艺形成在所述PFET中比在所述NFET中更远离所述沟道区域的所述源极和漏极延伸部分。
24.如权利要求22所述的方法，其特征在于形成所述源极和漏极延伸部分的所述工艺包含注入所述源极和漏极延伸部分，其中在所述注入工艺中所述侧壁间隔件使所述源极和漏极延伸部分对准。
25.如权利要求22所述的方法，其特征在于形成所述侧壁间隔件的所述工艺包括形成氧化物衬层，其中所述氧化物衬层在所述PFET中比在所述NFET中更厚。
26.如权利要求18所述的方法，其特征在于所述PFET的氧化物衬层以与所述NFET的氧化物衬层不同的加工步骤形成。
27.如权利要求17所述的方法，其特征在于形成所述侧壁间隔件的所述工艺包括形成多层侧壁间隔件，其中在所述PFET中的所述侧壁间隔件具有比在所述NFET中更多的侧壁间隔件层。
28.如权利要求22所述的方法，其特征在于还包含在所述侧壁间隔件的一些部分和所述衬底之间形成硅化物区，其中所述硅化物区在所述PFET中比在所述NFET中更大。
全文摘要
本发明公开了一种在同一衬底上形成集成电路结构的方法，该结构具有第一类型的晶体管，比如P型场效应晶体管(PFET)和互补的第二类型的晶体管，比如N型场效应晶体管(NFET)。具体而言，本发明在所述衬底上在沟道区域上方形成栅极导体，邻近所述栅极导体侧壁间隔件，和在衬底上形成源极和漏极延伸部分。所述侧壁间隔件在PFET中比在NFET中更大(从栅极导体延伸更远)。所述侧壁间隔件在注入过程中使源极和漏极延伸部分对准。所以，当与NFET相比时，对于PFET来说，较大的侧壁间隔件使源极和漏极注入物远离沟道区域定位。然后，在随后的退火工艺中，更快移动的PFET杂质将限制扩散过远进入栅极导体下方的沟道区域内。这样避免当源极和漏极杂质延伸过远到栅极导体下方，使沟道区域短路时，出现的短沟道效应。
文档编号H01L27/092GK1624922SQ20041009490
公开日2005年6月8日 申请日期2004年11月18日 优先权日2003年12月2日
发明者杨海宁 申请人:国际商业机器公司