专利名称：制造具有提高的可制造性的自对准双极晶体管的方法及相关结构的制作方法
技术领域：
本发明涉及半导体器件的制造领域。更具体地说，本发明涉及双极晶体管的制造。
背景技术：
由于现代电子设备速度提高而其尺度和价格不断下降，半导体制造商面临着为这些设备提供低成本、高速度及小尺寸的晶体管的挑战。为了应对该挑战，半导体制造商必须精确地控制在半导体晶片上决定性地影响晶体管性能的特定特征的尺寸，例如双极晶体管的发射极宽度。此外，必须适当地对准双极晶体管的各部分，以确保双极晶体管满足性能要求。例如，必须适当地对准异质结双极晶体管(HBT)中的发射极和非本征基极注入，以避免基极电阻的不希望的增大。此外，为了降低成本，半导体制造商面临着在制造具有提高的可制造性的双极晶体管的同时满足希望的双极晶体管性能的要求的挑战。
在双极晶体管例如HBT的一种常规制造工艺中，半导体制造商利用第一光掩膜控制双极晶体管的发射极宽度，该发射极宽度通常称为关键尺寸或“CD”。利用必须与第一光掩膜适当对准的第二光掩膜确定双极晶体管的重掺杂非本征基极区的边界。除了其它后果外，两层光掩膜的未对准导致穿过双极晶体管的连接基极区，即基极-发射极结与非本征基极区之间的区域的距离以不可预测的方式变化。因为两层光掩膜的对准过程中总有最大容许误差，必须增大穿过连接基极区的距离以应对这种未对准。这导致例如不希望的基极电阻的增大。另外，在上述双光掩膜制造工艺中，必须精确控制第一光掩膜，以控制双极晶体管的发射极宽度。并且，两层光掩膜的未对准可导致制造成品率的不希望的下降，这可引起制造成本的相应提高。
已尝试过其它制造工艺和设备，以试图解决在双极晶体管器件中将连接基极和非本征基极对准发射极的问题。一种方法需要在利用内部隔离物(spacer)的同时利用选择性外延。选择性外延产生的问题是，目前其并不用于半导体器件的大批量生产中。选择性外延产生的另一个问题是，仅在硅区域而不在氧化物区域发生选择性外延沉积。由于在氧化物区域上进行大部分的工艺监控，选择性外延导致工艺监控能力显著降低。内部隔离物的利用产生的另一个问题是，发射极宽度的可变性大于利用其它方法的情况，因此损失了对发射极宽度控制的部分精确性。
另外，在典型地由多晶硅形成的发射极与位于发射极多晶硅下方的基极区之间的漏电流受到位于双极晶体管的发射极多晶硅与基极区之间的氧化物层的厚度的影响。通过例如由在发射极预清洗工艺中采用的湿法蚀刻引起的侵蚀，不希望地减小了位于双极晶体管的发射极多晶硅与基极区之间的氧化物层的厚度，这可导致发射极多晶硅与基极区之间的漏电流的增加。其结果是，可不希望地降低双极晶体管的性能和可制造性。
因此，在本领域中需要有效制造的双极晶体管。
发明内容
本发明旨在制造具有提高的可制造性的自对准双极晶体管的方法及相关结构。根据一个示例性实施例，一种双极晶体管包括具有顶面的基极。所述双极晶体管可以是例如位于所述基极的所述顶面上的氧化物层。所述基极氧化物层可以是例如PECVD氧化物。
所述双极晶体管还包括位于所述基极氧化物层上的牺牲柱。例如，所述牺牲柱可位于基极氧化物层上的第一和第二连接隔离物之间。所述双极晶体管还包括位于所述牺牲柱和所述基极的所述顶面上的保形层，其中所述保形层的致密度大于所述基极氧化物层的致密度。所述保形层可以是例如HDPCVD氧化物。所述基极氧化物层的湿法蚀刻速率可以例如大于所述保形层的湿法蚀刻速率。
根据该示例性实施例，所述双极晶体管还包括位于所述保形层上的牺牲平坦化层。所述牺牲平坦化层可包括例如有机RARC(“底部抗反射涂层”)的有机材料。在所述牺牲柱上所述牺牲平坦化层可具有例如在约0.0埃与约2500.0埃之间的厚度。所述牺牲平坦化层在所述第一与所述第二连接隔离物之间的第一区中具有第一厚度，在所述第一与所述第二连接隔离物外部的第二区中具有第二厚度，其中所述第二厚度通常大于所述第一厚度。所述第二厚度可在例如约500.0埃与3500.0埃之间。在另一个实施例中，本发明是一种实现上述双极晶体管的方法。在阅览了下面详细的说明和结合附图后，对于本领域的普通技术人员来说，本发明的其它特征和优点将变得更加显而易见。
图1示出了在实施本发明的实施例所采取的步骤应用之前，示例性双极晶体管的一些特征的截面图；图2示出了流程图，说明了实施本发明的实施例所采取的步骤；图3A示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的特定步骤；
图3B示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的特定步骤；图3C示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的特定步骤；图3D示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的特定步骤；图3E示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的特定步骤；图3F示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的特定步骤；图3G示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的特定步骤；图3H示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的特定步骤；图3I示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的特定步骤；图3J示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的特定步骤；以及图3K示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的特定步骤。
具体实施例方式
本发明旨在制造具有提高的可制造性的自对准双极晶体管的方法及相关结构。下面的说明包含关于实施本发明的具体信息。本领域的技术人员将会发现，可采用不同于在本申请中具体讨论的方式实施本发明。此外，为了不使本发明难于理解，对本发明的一些具体细节没有进行讨论。在本申请中没有说明的具体细节是本领域的普通技术人员所熟知的。
本申请中的附图和其结合的详细说明仅旨在本发明的示例性实施例。
为保持简短起见，利用本发明的原理的本发明的其它实施例没有在本申请中具体说明，也没有在本附图中具体示出。在名称为“Method forFabricating a Self-Aligned Emitter in a Bipolar Transistor”，序列号为09/721,344，于2000年11月22日提交的美国专利号为6,534,372，并受让给本申请的受让人的相关美国专利申请中公开了在本申请中所讨论的一些材料和工艺的实例。因此在本申请中引入该申请的公开的整个内容作为参考。
图1示出了示例性的结构100，该结构100用于说明本发明。已从图1中略去了对于本领域的普通技术人员来说显而易见的特定细节和特征。结构100包括双极晶体管的集电极102和基极120。一般来说，本发明应用于任何双极晶体管，包括异质结双极晶体管(“HBT”)。例如，本发明应用于包括硅、硅-锗、砷化镓或其它材料的NPN或PNP型HBT。具体地说，本发明应用于硅-锗-碳HBT，其中碳用作扩散抑制剂。然而，本申请具体参考了硅-锗(“SiGe”)NPN双极晶体管作为辅助，以说明本发明的实施例。在本实施例中，集电极102为N型单晶硅，其可以本领域中公知的方式利用掺杂剂扩散工艺形成。在本实施例中，基极120为P型SiGe单晶，其可在低压化学气相沉积(“LPCVD”)工艺中外延沉积。可用硼离子注入基极120，以实现上述P型掺杂。如图1所示，基极120位于集电极102的顶部并与其形成结。在本实施例中，基极接触122为可在LPCVD工艺中外延沉积的多晶SiGe。在接触多晶材料与基极单晶材料之间的界面124位置，基极120与基极接触122相互连接。基极120具有顶面126。
如图1所示，以本领域中公知的方式在硅衬底107中形成由N+型材料，即相对重掺杂的N型材料构成的埋层106。通过将重度浓掺杂剂从集电极沟道(sinker)108的表面向下扩散至埋层106，形成也由N+型材料构成的集电极沟道108。埋层106与集电极沟道108一起，提供从集电极102通过埋层106和集电极沟道108至集电极接触(图1中未示出集电极接触)的低电阻电路径。深沟槽112和场氧化物隔离区114、115以及116可由二氧化硅(SiO2)材料构成，并以本领域中公知的方式形成。深沟槽112和场氧化隔离区114、115以及116以本领域中公知的方式提供与在硅衬底107上的其它器件的电隔离。因此，图1示出了在基极120上形成由N型多晶硅构成的发射极之前的阶段，结构100包括，用于形成双极晶体管的多个特征和元件。
图2示出了流程图200，说明了根据本发明的一个实施例在处理包括结构100的晶片过程中的步骤。已从流程图200中略去了对于本领域的普通技术人员显而易见的特定细节和特征。例如，本领域中公知一个步骤可由一个或多个子步骤构成，或者涉及专用设备或材料。
虽然流程图200所示出的步骤270至288足以说明本发明的一个实施例，本发明的其它实施例可利用与流程图200中所示不同的步骤。应注意，在晶片上进行流程图200中所示的处理步骤，该晶片在步骤270之前包括图1中所示的结构100。具体地说，该晶片包括基极120的顶面126，在该顶面126上“发射极窗口开口”中将形成由多晶硅构成的发射极，该多晶硅也称为“polysilicon”或简写为“poly”。
现在参考图3A，图3A的结构300示出了图1的部分结构100。结构100的基极120和顶面126在结构300中分别作为基极320和顶面326示出。为简洁起见，在结构300中未示出例如基极接触122、界面124、集电极102、埋层106、硅衬底107、集电极沟道108、深沟槽112和场氧化物区114、115及116的其它特征。因此，结构300示出了包括基极320的顶面326的部分晶片，在根据图2的流程图200所示的本发明的一个实施例处理晶片之前，在该顶面326上发射极窗口开口中将形成由N型多晶硅构成的发射极。具体地说，结构300示出了流程图200的处理步骤270之前的部分晶片。
参考图3A、3B、3C、3D、3E、3F、3G、3H、3I、3J和3K，结构370、372、374、376、378、380、382、384、386和388分别示出了在结构300上进行图2的流程图200的步骤270、272、274、276、278、280、282、284、286和288的结果。例如，结构370示出了在处理步骤270之后的结构300，结构372示出了在处理步骤272之后的结构370，依此类推。
继续图2中的步骤270和图3B中的结构370，流程图200的步骤270包括在基极320的顶面324上的基极氧化物层304上形成牺牲柱302。基极320包括本征基极区309、连接基极区310和非本征基极区312。可通过构图并蚀刻多晶硅层形成牺牲柱302，如本领域中公知的，可通过化学气相沉积(“CVD”)在基极氧化物层304上沉积该多晶硅层。虽然多晶硅用于在此所述的本发明的一个实施例，显然可利用任何适于利用光掩膜或其它构图技术精确构图的材料层。该合适的材料形成暂时的材料层，即牺牲柱302，在工艺的稍后的步骤中形成发射极之前蚀刻去掉该牺牲柱302。为提供更好的控制并得到可能的最小发射极宽度，可在用光致抗蚀剂构图牺牲柱302之前，在多晶硅层上沉积抗反射涂覆(“ARC”)层306。例如，ARC层306可由氮氧化硅构成。在一个实施例中，也可不利用ARC层306。牺牲柱302的高度可以在例如约500.0至3500.0埃之间。
在下面可以看到，牺牲柱宽度308决定了作为根据本发明的一个实施例的一系列步骤的结果形成的双极晶体管的发射极的宽度。基极氧化物层304防止在用于形成牺牲柱302的蚀刻期间对基极320的损伤。基极氧化物层304可包括氧化硅，可在例如等离子体增强化学气相沉积(“PECVD”)工艺中沉积该氧化硅(在本申请中也称为“PECVD氧化物”)。在一个实施例中，基极氧化物层312具有约80.0埃的厚度。在一个实施例中，连接基极区310可通过离子注入轻掺杂，以减小或者控制连接基极区310的电阻。可通过基极氧化物层304进行离子注入掺杂，并利用牺牲柱302作为掩膜。应注意，连接基极区310的掺杂因此是自对准的；也就是说，连接基极区310的掺杂通过牺牲柱302的边缘限定，不取决于光掩膜的对准。通过图3B中的结构370示出了流程图200的步骤270的结果。
参考图2中的步骤272和图3C中的结构372，在流程图200的步骤272中，在牺牲柱302上沉积例如氧化硅的介质的保形层。例如，可利用PECVD工艺在低温和低压下沉积氧化硅。“回蚀刻”沉积的氧化硅保形层，以形成一对氧化物隔离物，即连接隔离物314和316。在“回蚀刻”工艺期间，也蚀刻去掉了连接隔离物314和316外部的部分基极氧化物层304。例如，可通过利用基于氯的蚀刻剂，例如CF4/CHF3蚀刻剂，各向异性蚀刻氧化硅的保形层，形成连接隔离物314和316。通过在回蚀刻之前控制保形的氧化硅层的沉积厚度，确定连接隔离物314和316的边缘部分，该边缘部分也确定非本征基极区312的边界。可通过例如牺牲柱302的高度控制连接隔离物314和316的高度。
在形成连接隔离物314和316之后，通过离子注入掺杂非本征基极区312，以减小非本征基极区312的电阻。该离子注入掺杂利用牺牲柱302以及连接隔离物314和316作为掩膜。因此，非本征基极区312的掺杂是自对准的，因为暴露的非本征基极区312的掺杂是通过连接隔离物314和316的边缘限定，不取决于光掩膜的对准。非本征基极区312的离子注入在非本征基极区312内产生重掺杂P+注入区318。在一个实施例中，用于形成注入区318的掺杂剂可以是硼。参考图3C，通过结构372示出了流程图200的步骤272的结果。
继续图2中的步骤274和图3D中的结构374，在流程图200的步骤274中，在牺牲柱302上的ARC层306、连接隔离物314和316，以及基极320的顶面326上沉积保形氧化物层322。保形氧化物层322可包括在高致密度等离子体化学气相沉积(“HDPCVD”)中沉积的氧化硅，在本申请中也称为“HDPCVD氧化物”。例如，保形氧化物层322的初始厚度323约为430.0埃。通过利用HDPCVD氧化物形成保形氧化物层322，本发明实现了致密的氧化物层，该致密的氧化物层比包括例如PECVD氧化物的常规保形氧化物层对随后的发射极预清洗湿法蚀刻呈现出更高的阻力。其结果是，本发明实现了具有以下详细讨论的优点的自对准双极晶体管。参考图3D，通过结构374示出了流程图200的步骤274的结果。
继续图2中的步骤276和图3E中的结构376，在流程图200的步骤276中，在保形氧化物层322上沉积牺牲平坦化层324。在本实施例中，利用旋涂工艺在保形氧化物层322上沉积牺牲平坦化层324。通过将结构376的较高特征，例如牺牲柱302以及连接隔离物314和316涂覆较薄，而在靠近牺牲柱302以及连接隔离物314和316的较深特征上提供较厚的材料涂覆，牺牲平坦化层324呈现“平坦化”特性。例如，在牺牲柱302上的牺牲平坦化层324的厚度328可以在约0.0埃与约2500.0埃之间。相反地，在结构376的较深特征，例如牺牲柱和连接隔离物外部区域上的牺牲平坦化层324的厚度根据牺牲柱302的高度可以为约500.0埃至3500.0埃或者更大。在本实施例中，作为牺牲平坦化层324包括的材料和为沉积牺牲平坦化层324所采用的旋涂工艺的结果，出现了通过牺牲平坦化层324呈现的上述“平坦化”特性。例如，牺牲平坦化层324包括的材料的必须具有足够低的粘度，以使该材料能够在为沉积牺牲平坦化层324所采用的旋涂工艺期间流动。
牺牲平坦化层324可以是包括例如碳、氢、氧以及一些掺杂剂的有机材料。在一个实施例中，牺牲平坦化层324可以包括例如有机BARC的有机材料。在一个实施例中，牺牲平坦化层324可以包括允许牺牲平坦化层324用作抗反射涂覆层的有机材料。在一个实施例中，牺牲平坦化层324可以是通过蒸发工艺沉积的有机材料。在该实施例中，可以加热沉积的有机材料以使有机材料从结构376的较高特征流走，并在结构376的较深区域中收集。参考图3E，通过结构376示出了流程图200的步骤276的结果。
继续图2中的步骤278和图3F中的结构378，在流程图200的步骤278中，在牺牲平坦化层324上沉积掩膜330，并在掩膜330中构图发射极窗口开口332。在本实施例中，掩膜330包括光致抗蚀剂。在另一个实施例中，掩膜330可包括另一种本领域的普通技术人员公知的合适的材料。如上所述，牺牲平坦化层324在牺牲柱302上提供较薄的材料层，而在邻近连接隔离物314和316的结构378的较深区域上提供较厚的材料层。从而，发射极窗口开口的宽度338可以大于连接隔离物314与316的外部边缘之间的距离，即宽度340，因为随后的蚀刻工艺期间，将首先暴露出牺牲柱302以及连接隔离物314和316，而结构378的较深区域将仍然受牺牲平坦化层324提供的较厚材料层保护。在一个实施例中，发射极窗口开口的宽度338可以小于宽度340，即连接隔离物314与316外部边缘之间的距离。
因此，本发明不需要发射极窗口开口332的边缘334和336分别位于连接隔离物314和316上，所以在随后的蚀刻步骤期间，连接隔离物314和316可保护在连接隔离物314和316下的结构378的区域。在本实施例中，由于牺牲平坦化层324的厚度328减小至约100.0埃的最小厚度，本发明有利地实现了发射极窗口开口332的宽度的灵活性的提高。从而，通过提供可使其足够大的发射极窗口开口，本发明有利地实现了需要最小的尺寸和对准精度的发射极窗口开口。换句话说，由于增大了发射极窗口开口的宽度338，放宽了对发射极窗口开口332的关键尺寸的控制。
此外，在不用本发明的技术的情况下，如果发射极窗口开口332的中心没有适当地对准牺牲柱302的中心，导致的未对准可引起不希望的器件特性，其可降低制造成品率。例如，在不用本发明的技术的情况下，发射极窗口开口332的中心与牺牲柱302的中心的未对准可导致发射极窗口开口332的边缘334或边缘336位于过于靠近牺牲柱302上的区域的位置，这可引起不希望的器件特性，并导致制造成品率降低。然而，根据本发明，可充分增大发射极窗口开口332的宽度，以适应发射极窗口开口332的中心与牺牲柱302的中心之间的对准误差。因此，本发明实现了具有改善的可制造性的双极晶体管，这有利地导致制造成品率的提高。
通过最小化在牺牲柱302上的牺牲平坦化层324的厚度328并提供足够大的发射极窗口开口的宽度，本发明实现了在牺牲柱302上实际上自对准的发射极窗口开口。在一个实施例中，可将在牺牲柱302上的牺牲平坦化层324的厚度328减小至合适的厚度，以致不需要掩膜330。在该实施例中，厚度328，例如，可以是约10.0埃或更小。从而，因为在随后的蚀刻步骤中首先蚀刻位于牺牲柱302上的薄的牺牲平坦化层324，产生的发射极窗口开口在牺牲柱302上自对准。换句话说，不需要掩膜以在牺牲柱302上对准发射极窗口开口。参考图3F，通过结构378示出了流程图200的步骤278的结果。
继续图2中的步骤280和图3G中的结构380，在流程图200的步骤280中，在发射极窗口开口332中去除牺牲平坦化层324，以暴露保形氧化物层322并延展发射极窗口开口332。可利用例如等离子体蚀刻和/或对保形氧化物层322选择性的含硫湿法蚀刻工艺去除牺牲平坦化层324。参考图3G，通过结构380示出了流程图200的步骤280的结果。
继续图2中的步骤282和图3H中的结构382，在流程图200的步骤282中，在发射极窗口开口332中去除保形氧化物层322和ARC层306，以暴露牺牲柱302，并进一步延展发射极窗口开口332。例如，可利用在牺牲柱302上停止的反应离子蚀刻去除保形氧化物层322和ARC层306。参考图3H，通过结构382示出了流程图200的步骤282的结果。
继续图2中的步骤284和图3I中的结构384，在流程图200的步骤284中，在发射极窗口开口332中去除牺牲柱302，以暴露基极氧化物层304。例如，可利用在基极氧化物层304上停止的基于氯的蚀刻去除牺牲柱302。参考图3I，通过结构384示出了流程图200的步骤284的结果。
继续图2中的步骤286和图3J中的结构386，在流程图200的步骤286中，去除掩膜330和剩余的部分牺牲平坦化层324。在两步工艺中去除掩膜330和牺牲平坦化层324。在步骤一中，例如利用本领域中公知的在顺流(downstream)微波等离子体工艺中的等离子体蚀刻去除掩膜330。在步骤一中利用的等离子体蚀刻也去除了牺牲平坦化层324。在步骤二中，例如利用本领域中公知的硫酸湿法剥离工艺去除任何剩余的牺牲平坦化层334材料。参考图3J，通过结构386示出了流程图200的步骤286的结果。
参考图2中的步骤288和图3K中的结构388，在流程图200的步骤288中，去除位于连接隔离物314与连接隔离物316之间的部分基极氧化物层304，以完成发射极窗口开口332的形成，然后在发射极窗口开口332中形成发射极342。可在发射极预清洗工艺中利用例如氢氟酸(HF)浸渍的湿法剥离去除基极氧化物层304。HF浸渍也使连接隔离物314和316的顶部变得平滑，该连接隔离物314和316的顶部通过之前用于去除保形氧化物层322、ARC层306和牺牲柱302的蚀刻工艺变得粗糙。在发射极预清洗工艺中利用的HF浸渍还引起对保形氧化物层322的不希望的侵蚀，这减小了保形氧化物层322的厚度。在HF浸渍之后保形氧化物层322的最终厚度346可以在例如约350.0埃与380.0埃之间。从而，本发明实现了保形氧化物层322的厚度的例如约50.0埃与约80.0埃之间的减小，即从HF浸渍之前的约430.0埃的初始厚度323厚度减小到HF浸渍之后的约350.0埃与约380.0埃之间的最终厚度346。
相反地，在常规的利用例如PECVD氧化物以形成保形氧化物层322的工艺中，该PECVD氧化物的致密度小于HDPCVD氧化物且具有高于HDPCVD氧化物的湿法蚀刻速率，通过HF浸渍，保形氧化物层322的最终厚度346可不希望地减小至约250.0埃。因此，通过利用HDPCVD氧化物以形成保形氧化物层322，与利用较低致密度的氧化物，例如PECVD氧化物以形成保形氧化物层322的常规工艺相比，本发明实现了对保形氧化物层322侵蚀的显著降低。
下一步，通过在发射极窗口开口332中的基极320顶面326上沉积多晶硅，形成发射极342。在一个实施例中，发射极342可包括N型多晶硅。发射极342的发射极宽度344基本上等于图3B中的牺牲柱宽度308。并且，通过连接隔离物314和316发射极342与非本征基极区312自对准。可以本领域中公知的方式进行随后的构图发射极342和形成接触的步骤以及其它步骤。
如上所述，通过利用HDPCVD氧化物以形成保形氧化物层322，与利用例如PECVD氧化物以形成保形氧化物层322的常规工艺相比，本发明实现了对保形氧化物层322侵蚀的显著降低。从而，显著降低了对分别位于邻近连接隔离物314和316的保形氧化物层的部分348和350的侵蚀。
作为背景信息，保形氧化物层的部分348和350的厚度影响了位于保形氧化物层的部分348和350上的发射极多晶硅与位于保形氧化物层的部分348和350下的基极320的相应部分之间发生的不希望的的漏电流。如果没有本发明，由于对保形氧化物层的部分348和350的显著侵蚀，位于保形氧化物层的部分348和350上的发射极多晶硅与位于保形氧化物层的部分348和350下的基极320的相应部分之间的漏电流增大。通过利用HDPCVD氧化物以显著降低对保形氧化物层的部分348和350的侵蚀，本发明有利地实现了在位于保形氧化物层的部分348和350上的发射极多晶硅与位于保形氧化物层的部分348和350下的基极320的相应部分之间具有最小漏电流的自对准双极晶体管。
根据上述详细的公开应理解，通过提供需要最小关键尺寸控制并具有提高的未对准误差的容差的发射极窗口开口，以及通过利用HDPCVD氧化物以显著降低漏电流，本发明提供了实现提高的制造性的自对准双极晶体管的制造方法。尽管将本发明说明为应用于双极晶体管的制造，对于本领域的普通技术人员来说，如何将本发明应用于希望改善对准容差和减小关键尺寸控制的类似情况是显而易见的。
根据上述发明的说明，很显然，只要不脱离其范围和精神，可利用各种技术实施本发明的构思。此外，虽然具体参考特定的实施例说明了本发明，本领域的普通技术人员将认可，只要不脱离本发明的精神和范围，可在形式和细节上进行修改。所述实施例在所有方面都被认为是说明性的而非限制性的。因此，应当理解，本发明不限于这里说明的具体实施例，只要不脱离本发明的范围，可进行各种重新设置、修改和替换。
至此，制造具有提高的制造性的自对准双极晶体管的方法及相关结构已说明完毕。
权利要求
1.一种双极晶体管，包括基极，具有顶面；基极氧化物层，位于所述基极的所述顶面上；牺牲柱，位于所述基极氧化物层上；保形层，位于所述牺牲柱和所述基极的所述顶面上，所述保形层的致密度大于所述基极氧化物层的致密度；以及牺牲平坦化层，位于所述保形层上。
2.根据权利要求1的双极晶体管，其中所述保形层包括HDPCVD氧化物。
3.根据权利要求1的双极晶体管，其中所述基极氧化物层的湿法蚀刻速率大于所述保形层的湿法蚀刻速率。
4.根据权利要求1的双极晶体管，其中所述基极氧化物层包括PECVD氧化物。
5.根据权利要求1的双极晶体管，其中所述牺牲柱位于所述基极氧化物层上的第一和第二连接隔离物之间。
6.根据权利要求1的双极晶体管，其中所述牺牲平坦化层包括有机材料。
7.根据权利要求1的双极晶体管，其中所述牺牲平坦化层在所述牺牲柱上具有约0.0埃与约2500.0埃之间的厚度。
8.根据权利要求6的双极晶体管，其中所述有机材料是有机BARC。
9.根据权利要求5的双极晶体管，还包括在所述第一和所述第二连接隔离物之间的第一区，以及在所述第一和第二连接隔离物外部的第二区，所述牺牲平坦化层在所述第一区中具有第一厚度，在所述第二区中具有第二厚度，其中所述第二厚度大于所述第一厚度。
10.根据权利要求9的双极晶体管，其中所述第二厚度在约500.0埃与约3500.0埃之间。
11.根据权利要求1的双极晶体管，其中所述双极晶体管是硅-锗异质结双极晶体管。
12.一种制造双极晶体管的方法，包括以下步骤在基极的顶面上沉积基极氧化物层；在所述基极氧化物层上制造牺牲柱；在所述牺牲柱上形成保形层，所述保形层的致密度大于所述基极氧化物层的致密度；以及在所述保形层和所述基极上沉积牺牲平坦化层。
13.根据权利要求12的方法，其中所述保形层包括HDPCVD氧化物。
14.根据权利要求12的方法，其中所述基极氧化物层的湿法蚀刻速率大于所述保形层的湿法蚀刻速率。
15.根据权利要求12的方法，其中所述基极氧化物层包括PECVD氧化物。
16.根据权利要求12的方法，还包括在所述形成所述保形层的步骤之前分别在所述牺牲柱的第一和第二侧上制造第一和第二连接隔离物的步骤。
17.根据权利要求12的方法，还包括以下步骤在所述牺牲平坦化层上沉积掩膜；以及在所述掩膜中构图发射极窗口开口。
18.根据权利要求12的方法，其中所述牺牲平坦化层包括有机材料。
19.根据权利要求18的方法，还包括通过选自等离子体蚀刻和含硫湿法蚀刻的工艺去除所述牺牲平坦化层的步骤。
20.根据权利要求18的方法，其中所述有机材料是有机BARC。
21.根据权利要求12的方法，其中利用旋涂工艺沉积所述牺牲平坦化层。
22.根据权利要求17的方法，其中所述发射极窗口开口的宽度大于所述牺牲柱的宽度。
23.根据权利要求17的方法，其中所述发射极窗口开口的宽度小于所述牺牲柱的宽度。
24.根据权利要求17的方法，其中所述发射极窗口开口的宽度约等于所述牺牲柱的宽度。
25.根据权利要求12的方法，还包括在所述牺牲平坦化层中蚀刻发射极窗口开口的步骤。
26.根据权利要求12的方法，其中所述双极晶体管是硅-锗异质结双极晶体管。
全文摘要
根据一个示例性实施例，一种双极晶体管包括具有顶面的基极。所述双极晶体管还包括位于所述基极的所述顶面上的基极氧化物层。所述双极晶体管还包括位于所述基极氧化物层上的牺牲柱。所述双极晶体管还包括位于所述牺牲柱和所述基极的所述顶面上的保形层，其中所述保形层的致密度大于所述基极氧化物层的致密度。所述保形层可以是例如HDPCVD氧化物。根据本示例性实施例，所述双极晶体管还包括位于所述保形层上的牺牲平坦化层。所述牺牲平坦化层在第一与第二连接隔离物之间的第一区中具有第一厚度，在所述第一与所述第二连接隔离物外部的第二区中具有第二厚度，其中所述第二厚度通常大于所述第一厚度。
文档编号H01L21/8222GK1791973SQ200480013981
公开日2006年6月21日 申请日期2004年3月17日 优先权日2003年5月21日
发明者A·卡尔博格, K·Q·因, K·林 申请人:杰斯半导体公司纽波特工厂