专利名称：减慢半导体衬底中掺杂剂扩散的方法及由此制作的器件的制作方法
技术领域：
本发明一般涉及到半导体器件，更确切地说是涉及到在为应变Si/SiGe衬底中的器件(例如N-MOS器件)形成结时用来减慢应变Si/Ge衬底中掺杂剂扩散的方法和结构。
背景技术：
在弛豫的Si1-xGex缓冲层上具有应变硅沟道的应变硅互补金属氧化物半导体(CMOS)器件，由于沟道电子和空穴迁移率的提高而提供了优于常规硅CMOS的器件性能，且已经演示了小到大约60nm的器件(例如见图1，示出了一种结构100，它包括栅110、形成在栅110各侧上的氧化物隔垫120、以及形成在氧化物隔垫110附近的延伸结区130)。
但对于Leff约为60nm或以下的器件，可能需要约为30nm或以下的延伸结深度Xj。掺杂剂在SiGe中的扩散能够在异质结双极晶体管(HBT)的异质结处形成寄生势垒。
更重要的是，结在沟道区附近的斜率Xjs应该突变(小于6nm/10倍)，且延伸结区130处的掺杂剂浓度应该是每立方厘米1×1020。
但本发明人认识到对于在应变Si/Si1-xGex衬底中N型金属氧化物半导体(NMOS)器件的掺杂剂(例如砷)结由于显著的砷增强扩散而难于满足这些浅结要求。
亦即，在实验上已经发现砷掺杂剂的扩散率随Si1-xGex缓冲层中的Ge含量百分比而指数地增大。
于是，本发明人已经认识到Si/Si1-xGex衬底中这一增大的砷掺杂剂扩散，成为了在其中用高百分比(例如大于大约20％)的Ge来得到更高的电子和空穴迁移率以改善器件性能的应变硅衬底中产生小(例如大约亚50nm)NMOS器件的超浅结的一个巨大障碍。
此外，对于亚50nm器件，增大的横向砷掺杂剂扩散会使NMOS器件的源区与漏区短路(例如见图1)，并会使器件完全无法工作。
亦即，如图1所示，约为每立方厘米1×1019的砷掺杂剂浓度刚好在栅110(例如多晶硅栅)的中央下方。栅下方的这一高掺杂剂浓度表示从延伸结区130到栅区110的增大了的砷结扩散所造成的短路。
于是，本发明人已经认识到，在本发明之前不存在已知的技术(或得到的结构)来减慢砷在应变Si/Si1-xGex或Si1-xGex/Si器件衬底中增大了的扩散。
发明内容
考虑到常规方法和结构的上述情况和其它问题和缺点，本发明的一个示例性特点是提供一种方法和结构来减慢掺杂剂(例如砷、磷、和/或锑)在应变Si/Si1-xGex器件衬底中的增大的扩散。
本发明的一种示例性情况包括一种制作半导体器件的方法。此方法包括在衬底上注入掺杂剂以及至少一种物质，并对衬底进行退火，此至少一种物质在衬底的退火过程中减慢掺杂剂的扩散。
具体地说，此至少一种物质的剂量可以超过衬底的初步非晶化阈值(preamorphization)。确切地说，至少一种物质的剂量至少约为衬底初步非晶化阈值的3倍，在某些情况下，至少一种物质的剂量至少约为衬底初步非晶化阈值的5倍，或至少约为衬底初步非晶化阈值的7倍。
而且，此至少一种物质可能损伤由掺杂剂形成的结(例如延伸结)。例如，此结可以具有不大于大约30nm的厚度。此结还可以具有掺杂剂浓度每改变10倍至少约为5nm的斜率。
衬底还可以包括硅、SiGe、以及应变硅之一。
此外，此至少一种物质可以包括Xe、Ge、Si、Ar、Kr、Ne、He、N之一，且掺杂剂至少可以包括As、P、Sb之一。此外，可以在注入此物质之前或注入此物质之后，来注入掺杂剂。
此方法还可以包括在衬底中形成源区和漏区以及在源区和漏区上形成金属硅化物接触。例如，可以在注入掺杂剂之前或注入掺杂剂之后，来形成源区和漏区。无论在哪种情况下，都可以在注入此物质之前或注入此物质之后，来注入掺杂剂。
而且，此物质可以被注入成比掺杂剂至少更深大约10-20nm。此外，此物质可以具有至少环绕衬底中部分延伸区的注入能量。此外，此物质可以具有足以产生至少环绕衬底中部分延伸区的区域的第一注入能量以及足以产生至少环绕衬底中源区/漏区的区域的第二注入能量(例如大于第一注入能量)。或者，此物质可以具有足以产生至少环绕衬底中部分延伸区以及至少部分源区/漏区的区域的注入能量。
本发明的另一情况包括一种降低掺杂剂热扩散的方法。此方法包括在衬底上注入掺杂剂、在衬底上注入至少一种物质作为与此掺杂剂在一起的第二物质，以及对衬底进行退火，此至少一种物质在衬底的退火过程中减慢掺杂剂的扩散。
例如，可以在注入掺杂剂和注入此物质之后，来执行对衬底的退火。还可以在注入此至少一种物质之后，来执行掺杂剂注入。在此情况下，此方法还可以包括在注入此物质之后和注入掺杂剂之前，对衬底进行退火。
本发明的另一情况包括一种在半导体衬底中形成结的方法。此方法包括在衬底上注入掺杂剂、在衬底上注入至少一种物质作为与此掺杂剂在一起的第二物质，以及对衬底进行退火，此至少一种物质在衬底的退火过程中减慢掺杂剂的扩散。
本发明的另一情况包括一种半导体器件，它包括半导体衬底、形成在衬底中以确定结的掺杂剂、以及在衬底中形成一种物质作为与此掺杂剂在一起的第二物质，且其浓度足以减慢掺杂剂扩散。此器件还可以包括形成在沟道上的栅、形成在第一和第二材料附近的源区和漏区、以及形成在源区和漏区上的接触。
例如，此结可以具有不大于大约30nm的厚度以及掺杂剂浓度每改变10倍至少约为5nm的斜率。此衬底还可以包括硅、SiGe、以及应变硅之一。例如，SiGe可以包括弛豫的SiGe和应变的SiGe之一。应变的SiGe还可以包括在压应变和张应变之一下的SiGe。
因此，利用本发明各示例性特点的独特和自然的组合，本发明提供了一种方法和结构来减慢砷在应变Si/Si1-xGex器件衬底中增大了的扩散。本发明还能够被扩展到硅衬底和应变的Si1-xGex/Si。
参照附图，从本发明示例性实施方案的下列详细描述中，可以更好地理解上述和其它的示例性目的、情况、以及优点，在这些附图中图1示出了曲线(和结构100)，说明随着砷掺杂剂浓度的增大，可以出现由从延伸结区130到栅区110的增大了的砷结扩散所造成的短路；图2示出了根据本发明示例性实施方案形成的结构200；图3A示出了根据本发明示例性技术的具有(和不具有)原子/离子物质(例如Xe、Si等)的砷结分布的比较；图3B示出了根据本发明示例性情况形成的结的分布；图4A-4D示出了根据本发明形成CMOS(例如NMOS)器件的第一示例性技术的工艺步骤；图4E示出了图4A-4D示例性技术的流程400；图5A-5D示出了根据本发明形成CMOS(例如NMOS)器件的第二示例性技术的工艺步骤；图5E示出了图5A-5D示例性技术的流程500；图6A-6D示出了根据本发明形成CMOS(例如NMOS)器件的第三示例性技术的工艺步骤；图6E示出了图6A-6D示例性技术的流程600；图7A-7F示出了根据本发明形成CMOS(例如NMOS)器件的第四示例性技术的工艺步骤；图7G示出了图7A-7F示例性技术的流程700。
具体实施例方式
现在参照附图，更确切地说是参照示出了根据本发明的方法和结构的示例性实施方案的图2-7G。
示例性实施方案通常，根据本发明的示例性技术有利地采用了在衬底上注入至少一种原子/离子物质(例如一种或多种原子/离子物质)。例如，此原子/离子物质可以包括惰性物质(例如Xe、Ge、Si、Ar、Kr、Ne、He、N)，并可以被注入在器件掺杂剂(例如在整个本申请中将假设是砷，但如上所述也可以是磷和/或锑)附近。具体地说，此原子/离子物质可以被注入在衬底(例如应变Si/Si1-xGex衬底)的延伸区(例如延伸结区)和/或源/漏区(例如源/漏结区)的附近。
具体地说，本发明已经发现由砷掺杂剂附近的原子/离子物质产生的过量替位和空位吸收坑有助于减慢砷在延伸结区或砷延伸区或源/漏结区内增大了的垂直和横向扩散。
于是，本发明的方法使得能够在应变Si/Si1-xGex衬底中形成亚30nm的超浅砷结(例如本发明已经显示了约为20-30nm的结深度)，并防止了砷不希望有地横向扩散到器件的沟道区中。
以这种方式，本发明使得能够在应变Si/Si1-xGex衬底中制作高性能的亚50nm的NMOS器件。要指出的是，应变衬底可以处于张应变或压应变下。而且，SiGe可以是弛豫的。不要求一定应变。
现在参照图2，图2示出了由本发明形成的结构200。如所示，结构(例如示例性NMOS器件)200包括衬底210(例如优选由硅之类组成)、形成在硅衬底210上(例如顶部上)的弛豫的Si1-x/Gex层220。Si/Ge层220是渐变层，其晶格沿从衬底210顶部表面离开的方向越来越弛豫，其Ge浓度沿从衬底210顶部表面离开的方向增大。
比较惰性的原子子/离子物质(例如Xe、Ge、Si、Ar、Kr、Ne、He、N)230注入剂，被形成在砷延伸区240下方，并被形成来环绕砷延伸区240的第一和第二表面(例如在图2中未被引用的砷延伸区240的底部表面和侧面)。
此外，此原子/离子物质优选选自所采用的掺杂剂之外的物质(例如在本示例性应用中，此原子/离子物质被优选选择为砷掺杂剂之外的物质)。
应变硅沟道250被形成在其上具有原子/离子物质的相邻的砷延伸区240的面对的侧面之间。
(例如由多晶硅、金属之类组成的)栅270被形成在应变硅沟道250上。栅氧化物260被形成在栅270与沟道250之间。由介质之类组成的浅沟槽隔离(STI)290被形成在各个器件之间，邻接于源和漏。
这样，如图2所示，在延伸区240中注入砷掺杂剂之后，原子/离子物质(例如Xe、Si等)的注入剂物质就被注入在应变Si/Si1-xGex衬底中NMOS器件的砷延伸结区周围(例如至少部分砷延伸结区周围)。
Xe或Si的注入射程使之比砷掺杂剂的注入深度更深大约10-20nm，致使Xe或Si原子/离子注入剂物质产生过量的替位和空位吸收坑，从而在对砷延伸区240的结进行退火的过程中降低了砷掺杂剂紧邻附近的空位数目。
以这种方式，砷掺杂剂扩散被大幅度降低，使得能够在应变Si/Si1-xGex衬底中的NMOS内形成更浅得多的砷结。
于是，增强Ge含量大于20％的应变Si/Si1-xGex中的砷扩散的机理主要是由于Si1-xGex层中的高空位数目以及砷扩散的空位分量的相应增大。
如上所述，本发明的一种示例性情况是在应变Si/Si1-xGex衬底中的器件延伸结区或砷器件延伸区以及源漏结区中采用原子/离子物质(例如Xe、Ge、Si、Ar、Kr、Ne、He、N)的注入。
要指出的是，本发明不局限于上述各种物质，可以采用任何物质，只要这些物质减慢掺杂剂(例如在本示例性实施方案中是砷，但掺杂剂也可以包括例如P和/或Sb)在衬底中的扩散即可。而且，原子/离子物质通常优选要较大而不是较小。
在快速热退火(RTA)过程中，由原子/离子物质产生的过量替位和空位吸收坑有助于降低空位数目，从而减慢砷在应变Si/Si1-xGex衬底中的扩散。
在图3A所示的对具有或不具有Xe或Si作为注入砷延伸结的第二物质的情况的砷掺杂剂结分布的比较中，演示了在应变Si/Si1-xGex衬底中沿图2中剖面A-A’减慢砷结扩散的例子。
亦即，图3A示出了实验数据(SIMS分布)，示出了应变Si/Si1-xGex衬底中砷扩散随Xe或Si物质的注入而减慢。在这些实验中，50nm的低温氧化物(LTO)被形成在具有5nm硅帽的应变Si/Si1-xGex上，其中x＝30％。
亦即，在这些例子中，应变硅帽的厚度约为5nm，Si1-xGex弛豫缓冲层中的Ge含量约为30％，砷结注入约为1kV，剂量约为每平方厘米1×1015，Xe或Si第二物质使其注入射程比1kV砷的注入射程更深大约10nm。Xe或Si第二物质的注入剂量分别约为每平方厘米5×1014或每平方厘米5×1015。
这些剂量有利地高于(优选远高于)原子/离子物质(例如Xe和Si)的初步非晶化阈值剂量，致使产生足够数量的过量替位和空位吸收坑来减慢砷掺杂剂的运动。
亦即，为了此应用，“初步非晶化阈值”意味着晶格转换成基本上完全随机(例如“损伤”)结构，从而成为非晶结构时的剂量。
这样，无论采用哪种原子/物质，剂量都应该高于(例如优选远高于)初步非晶化阈值，以便能够得到这种转换。如本技术领域一般熟练人员所知，就本应用整体而言，初步非晶化阈值将依赖于采用何种物质/原子而变化。较大的原子将产生更多的损伤(例如过量的替位和空位吸收坑等)，因而可以采用较小的总剂量。
相反，较小的原子将产生比较少的损伤，因而可以采用较高的剂量，以便达到初步非晶化阈值。因此，无论采用哪种原子，都选择高于(例如，优选至少大约3倍以上，而在许多情况下，更优选至少大约5倍以上，最优选至少大约7倍以上)满足初步非晶化阈值的剂量。
于是，例如对于氙，初步非晶化阈值剂量约为每平方厘米1×1014。于是，氙的剂量可以至少约为每平方厘米3×1014(例如约为每平方厘米3-5×1014)。而且，对于硅，初步非晶化阈值剂量约为每平方厘米1×1015。于是，硅的剂量可以至少约为每平方厘米3×1015(例如约为每平方厘米3-5×1015)。
再次要指出的是，本发明能够被推广到采用示例性剂量的注入剂物质来产生由可能减慢掺杂剂迁移率的替位和空位吸收坑引起的损伤。
此外，注入剂物质优选被形成在比较靠近结注入剂(例如示例性情况中的砷)的附近。这样，例如注入剂物质(例如Xe和Si等)就能够在离砷结注入剂分布大约100-200埃以内。
亦即，假设砷结分布为大约100埃的上升，则可以在100埃区域或300埃区域周围(例如紧跟其后)处注入峰值的物质(例如Xe)。
然后，在优选约为800-1100℃的范围内，对砷结和Xe(或Si或其它物质)协同注入剂一起进行大约1-5秒钟的快速退火，以便清除注入剂损伤并激活掺杂剂。
对于这种退火，可以采用快速热退火(RTA)(或“脉冲退火”)，其中，在非常短的时间(例如被确定和限制于具体RTA设备能够实际达到的短时间)内立即得到高温(例如大约1100℃)。对于这种RTA或“脉冲退火”，可以使用闪光灯(例如卤素灯和激光等)。在图3A的例子中，RTA条件是100％氩气中1000℃/秒。
如图3A所示，与没有注入第二物质(例如Xe和Si等)的砷结相比，有Xe或Si物质注入的超高真空化学气相淀积(UHCVD)应变Si/Si1-xGex(x＝20％)的砷结扩散有明显的降低，而没有Xe或Si物质注入的砷结深度在每立方厘米1×1018的掺杂剂浓度下约为85nm。利用Xe物质，砷结深度约为30nm。利用Si物质注入，砷结约为50nm。
于是，此例子演示了Xe物质注入能够减小砷结深度(例如减小几乎3倍)。由物质(例如Xe和Si等)的协同注入所得到的大约30nm的砷的浅结深度，使得能够在应变Si/Si1-xGex衬底中制作高性能的亚50nm NMOS器件。
例如，图3B示出了用于包括超高真空化学气相淀积(UHCVD)应变Si/Si1-xGex(x＝20％)的结构中的用和不用Xe物质注入而形成的二个结的砷结分布。还使用了大约20nm的硅帽，且RTA条件是100％氩气中1000℃/5秒。
要理解的是，可以用结的浅度和结的陡度(例如斜率的陡度)来确定结的质量。图3B示出了这种改进了的结，具体地说，具有Xe物质注入的结的深度约为20nm，且斜率约为掺杂剂浓度每改变10倍约为5nm(例如在结的附近)，与常规结相比，得到了大幅度改善。
以下参照图4A-7G，结合本发明的示例性方法，来描述在应变Si/Si1-xGex衬底中产生高性能亚50nm NMOS器件的各种示例性工艺流程。
第一示例性技术图4A-4D示出了根据本发明制作CMOS(例如NMOS)器件的第一示例性技术的工艺步骤。图4E示出了图4A-4D的示例性技术的流程图400。
首先，在图4A中，如图4E所示，在步骤410中，形成砷延伸区注入440。如所示，注入440被形成在有些相似于图2所示的结构200的结构400中。
亦即，结构400包括衬底410(例如优选由硅、绝缘体上硅(SOI)之类组成)以及形成在衬底410(例如顶部)上的弛豫的Si1-x/Gex层420。Si1-x/Gex层420是渐变层，由于Si/Ge层中Ge的浓度沿从衬底410顶部表面离开的方向增大，故其晶格沿从衬底410顶部表面离开的方向越来越弛豫。
应变硅沟道450被形成在相邻的砷延伸区440的面对的侧面之间。
栅470(例如由多晶硅、金属之类组成)被形成在应变硅沟道450上。栅氧化物460被形成在栅470与沟道450之间。由介质等组成的浅沟槽隔离(STI)490被形成在各个器件之间，邻接于源和漏。
如图4B所示，在延伸区440中注入砷掺杂剂之后，原子/离子物质(例如Xe和Si等)被注入在应变Si1-x/Gex衬底中NMOS器件的砷延伸结440区周围(例如至少部分砷延伸结440区周围)。(在此示例性应用中，将假设采用Xe或Si。)在图4B中，(如图4E所示，在步骤420中)，如上所述形成原子/离子物质(Xe、Ge、Si、Ar、Kr、Ne、He、N)注入430。如所示，原子/离子注入430将被形成在砷延伸区440下方，并将具有垂直形成在应变硅沟道450与砷延伸区440之间的“唇部”。于是，原子/离子物质注入可以具有L形状(剖面)。这样，至少砷延伸区440的二侧将被原子/离子物质注入环绕。
此外，注入在衬底上的原子/离子物质在砷掺杂剂附近产生空位吸收坑。由原子/离子物质产生的空位吸收坑的存在清除了砷掺杂剂附近的空位，从而减慢了砷的扩散。
本发明机理的另一可能解释是，原子/离子物质可以具有对空位的结合力，此结合力大于对掺杂剂空位的结合力。还已经推理认为原子/离子物质可能具有对掺杂剂的结合力，此结合力比对Ge和/或Si原子的结合力更强。但这些理论无论如何不应该被认为是对本发明的限制。
然后，在图4C中，(如图4E所示，在步骤430中)，形成隔垫495，并执行源/漏注入，从而形成源496和漏497。然后执行源/漏退火。
要指出的是，在常规技术和器件中，典型地在砷注入步骤之后(例如在步骤410之后)执行退火。于是，在各种常规方法中，延伸结退火可能在砷注入之后执行。
相反，本发明不必在砷注入之后执行退火。本发明可以将退火一直推迟到隔垫495和源496/漏497注入就位之后。
在图4D(如图4E所示，在步骤440中)，硅化物接触498被形成在源496和漏497上，从而完成了器件。
这样，用本发明的这一示例性技术，就能够形成超浅结(例如亚30nm结)。要指出的是，虽然本发明不必考虑常规技术而节省一些步骤，但无需额外的步骤来得到这种超浅结，本发明从而提供了非常方便的方法(例如成本不高)来获得超浅结。
要指出的是，在某些常规技术中，有些注入结构可以采用协同注入，其中，逐个地(例如相继)执行各个注入。
但本发明明显地不同于这些技术之处在于能够形成具有良好斜率(例如掺杂剂浓度每改变10倍约为5nm)的超浅结(例如厚度约为20nm)，且本发明的注入是在应变硅(或硅)中被执行。
要指出的是，本发明可应用于Si1-xGex层的大范围Ge组分(例如x约为0.14-0.75)。
第二示例性技术图5A-5D示出了根据本发明制作CMOS(例如NMOS)器件的第二示例性技术的工艺步骤。图5E示出了图5A-5D的示例性技术的流程图500。
除了第一技术的第一和第二步骤被倒转之外，第二示例性技术相似于(例如图4A-4D的)第一示例性技术。
亦即，如图5B所示，首先，原子/离子物质(例如Xe和Si等)被注入。
然后，在步骤520中，如图5B所示，在应变Si/Si1-xGex衬底中NMOS器件的砷延伸区540。
然后，相似于步骤430，在图5C中(如图5E所示，在步骤530中)，形成隔垫595，并执行源/漏注入，从而形成源596和漏597。然后执行源/漏退火。
与图4D和图4中的步骤440相似，在图5D中(如图5E所示，在步骤540中)，在源596和漏597上形成接触598，从而完成器件。
于是，除了砷注入和第二物质注入的顺序被倒转之外，第二技术相似于第一技术。于是，设计者在形成超浅结时可以有某种灵活性。
要指出的是，在步骤510(例如执行原子/离子物质注入)之后和在形成砷延伸区注入的步骤520之前，可以立即可选地执行退火，由此清除物质注入所产生的损伤。由于结尚未形成，故这一退火可以是温度比较高的退火(例如在约为950-1100℃之间执行的诸如直至大约5秒钟之类的适当时间的快速热退火)。然后可以执行步骤520等(包括执行最终的源/漏退火)。
第三示例性技术图6A-6D示出了根据本发明制作CMOS(例如NMOS)器件的第三示例性技术的工艺步骤。图6E示出了图6A-6D的示例性技术的流程图600。
除了使物质注入具有稍微更大的厚度并环绕(例如包围)(例如至少环绕部分)源和漏区以及砷注入延伸区之外，第三示例性技术有些相似于第一和第二技术。
首先，在图6A中，如图6E所示，在步骤610中，形成砷延伸区注入640。如所示，注入640被形成在有些相似于图2所示的结构200的结构600中。
亦即，结构600包括衬底610(例如优选由硅、绝缘体上硅之类组成)以及形成在衬底610(例如顶部)上的弛豫的Si1-x/Gex层620。此Si/Ge层620是渐变层，其晶格沿从衬底610顶部表面离开的方向越来越弛豫。
应变硅沟道650被形成在相邻的砷延伸区640的面对的侧面之间。
栅670(例如由多晶硅、金属之类组成)被形成在应变硅沟道650上。栅氧化物660被形成在栅670与沟道650之间。由介质等组成的浅沟槽隔离(STI)690被形成在各个器件之间，邻接于源和漏。
如图6B所示，(如图6E所示，在步骤620中)，在延伸区640中注入砷掺杂剂之后，原子/离子(例如Xe和Si等)被注入在应变Si1-x/Gex衬底中NMOS器件的砷延伸结640区周围。
然后，在图6C中，(如图6E所示，在步骤630中)，形成隔垫695，并执行源/漏注入，从而形成源696和漏697。然后执行源/漏退火。
要指出的是，原子/离子物质注入剂环绕/包围(例如至少环绕部分)延伸区和源/漏区。亦即，延伸区是砷注入，且源/漏区也是砷注入。这意味着从延伸区注入和源/漏区注入都得到了增强的砷扩散。于是，砷离子能够非常快地扩散到沟道区甚至源/漏区中，以致一开始就覆盖延伸区。
若物质注入比较深，则借助于用物质注入将源/漏区和砷延伸区环绕(例如至少环绕一部分)，能够停止源/漏区中的砷扩散以及砷延伸区中的砷扩散，从而提供更好的控制。于是，与第一和第二示例性技术形成对照，第三技术能够减慢砷延伸区以及源/漏二者中的砷扩散，从而提供更好的器件。
如图3A所示，可以清楚地看到，与其中源/漏(以及砷延伸区)被物质注入环绕(例如至少部分被环绕)的图6A的结构相比，源/漏比物质注入更深。
在图6D中(如图6E所示，在步骤640中)，在源696和漏697上形成接触698，从而完成器件。
第四示例性技术图7A-7D示出了根据本发明制作CMOS(例如NMOS)器件的第四示例性技术的工艺步骤。图7E示出了图7A-7D的示例性技术的流程图700。
除了采用了不同的制作顺序之外，本示例性技术相似于第一技术(例如图4A-4D所示)。亦即，一次性隔垫(disposable spacer)在形成源/漏过程中被用作注入掩模，且形成源/漏的顺序与前面的各个技术相反。于是，在第四示例性技术中，首先形成源/漏，随之以形成砷延伸区、物质注入、隔垫形成、以及硅化物接触。
首先，在图7A中且如图7E所示，在步骤710中，形成一次性隔垫795A被形成为邻接于栅770。
亦即，图7A的结构包括衬底710(例如优选由硅、绝缘体上硅之类组成)以及形成在衬底710(例如顶部)上的弛豫的Si1-x/Gex层720。此Si/Ge层720是渐变层，其晶格沿从衬底710顶部表面离开的方向越来越弛豫。
应变硅沟道750被形成在栅770下方。
栅770(例如由多晶硅、金属之类组成)被形成在应变硅沟道750上。栅氧化物760被形成在栅770与沟道750之间。由介质等组成的浅沟槽隔离(STI)790被形成在各个器件之间。
一次性隔垫795A是用来形成源/漏的，将掩蔽其中要形成砷结延伸区的区域。
如图7B所示(图7G的步骤720)，形成源796/漏797结。
在图7C(图7G的步骤730)，清除一次性隔垫795A，并形成(例如用砷)延伸结注入，用来形成延伸区740。
如图7D所示，在清除一次性隔垫795A以及在延伸区740中注入砷掺杂剂之后，原子/离子(例如Xe和Si等)被注入在应变Si1-x/Si1-xGex衬底中NMOS器件的砷延伸结740区周围。
在图7D(且如图7E所示，在步骤740中)，形成物质(例如Xe、Ge、Si、Ar、Kr、Ne、He、N)注入730。
然后，在图7E中，(如图7G所示，在步骤750中)，形成隔垫795B，并执行源/漏注入，从而形成源796和漏797。然后执行源/漏退火。
在图7F中，(如图7G所示，在步骤760中)，在源796和漏797上形成接触798，从而完成器件。
要指出的是，能够应用相似于第三示例性技术(例如图6A-6D所示)的工艺，其中，原子/离子物质注入能够被执行得比较深，以便环绕/包围(例如至少环绕一部分)延伸区和源/漏区。
于是，利用本发明的技术，能够在应变硅(或硅)中形成本发明之前无法得到的超浅结。
虽然就一些示例性实施方案已经描述了本发明，但本技术领域的熟练人员可以理解的是，可以利用所附权利要求的构思与范围内的修正来实施本发明。
还要指出是的，本申请人的意图是包罗所有权利要求要素的等效物，即使稍后在执行过程中被修改也是如此。
权利要求
1.一种制作半导体器件的方法，它包括在衬底上注入掺杂剂和至少一种物质；以及对所述衬底进行退火，所述至少一种物质在所述衬底的所述退火过程中减慢所述掺杂剂的扩散。
2.权利要求1的方法，其中，所述至少一种物质的剂量超过所述衬底的初步非晶化阈值。
3.权利要求2的方法，其中，所述至少一种物质的剂量至少为所述衬底的初步非晶化阈值的大约3倍。
4.权利要求2的方法，其中，所述至少一种物质的剂量至少为所述衬底的初步非晶化阈值的大约5倍。
5.权利要求2的方法，其中，所述至少一种物质的剂量至少为所述衬底的初步非晶化阈值的大约7倍。
6.前述任何一个权利要求的方法，其中，所述至少一种物质损伤掺杂剂所形成的结。
7.权利要求6的方法，其中，所述结的厚度不大于大约30nm。
8.权利要求6的方法，其中，所述结具有所述掺杂剂浓度每改变10倍至少约为5nm的斜率。
9.前述任何一个权利要求的方法，其中，所述衬底包括至少硅、SiGe、应变Si、应变SiGe之一。
10.前述任何一个权利要求的方法，其中，所述至少一种物质包括Xe、Ge、Si、Ar、Kr、Ne、He、N至少之一。
11.前述任何一个权利要求的方法，其中，所述掺杂剂包括As、P、Sb至少之一。
12.前述任何一个权利要求的方法，其中，在所述注入所述物质之前或在所述注入所述物质之后，所述掺杂剂被注入。
13.前述任何一个权利要求的方法，还包括在所述衬底中形成源区和漏区；以及在所述源区和漏区上形成金属硅化物接触。
14.权利要求13的方法，其中，在所述注入所述掺杂剂之前，所述源区和漏区被形成。
15.权利要求13的方法，其中，在所述注入所述掺杂剂之后，所述源区和漏区被形成。
16.权利要求14或15的方法，其中，在所述注入所述物质之前或在所述注入所述物质之后，所述掺杂剂被注入。
17.权利要求1的方法，其中，所述物质被注入得比所述掺杂剂至少更深大约10-20nm。
18.前述任何一个权利要求的方法，其中，所述物质具有足以产生环绕所述衬底中至少部分延伸区的区域的注入能量。
19.权利要求18的方法，其中，所述物质具有足以产生环绕所述衬底中至少部分延伸区的区域的第一注入能量以及足以产生环绕所述衬底中至少部分源/漏区的区域的第二注入能量。
20.权利要求18的方法，其中，所述物质具有足以产生环绕所述衬底中至少部分延伸区和至少部分源/漏区的区域的注入能量。
21.前述任何一个权利要求的方法，其中，在所述注入所述掺杂剂和所述注入所述物质之后，执行所述衬底的所述退火。
22.前述任何一个权利要求的方法，其中，在所述注入所述至少一种物质之后，执行所述注入所述掺杂剂；所述方法还包括在所述注入所述物质之后和所述注入所述掺杂剂之前，对所述衬底进行退火。
23.一种在半导体衬底中形成浅而陡的结的方法，它包括在衬底上注入掺杂剂；以远超过所述衬底的初步非晶化阈值的剂量，在所述掺杂剂附近注入至少一种物质；以及对所述衬底进行退火，所述至少一种物质在所述衬底的所述退火过程中减慢所述掺杂剂的扩散，致使形成浅而陡的结。
24.一种半导体器件，它包括半导体衬底；形成在所述衬底中以确定结的掺杂剂；以及形成在所述结附近且浓度远超过所述衬底初步非晶化阈值的物质。
25.权利要求24的器件，还包括形成在所述掺杂剂和所述物质附近的源区和漏区；形成在所述源区与漏区之间的沟道；形成在所述沟道上的栅；以及形成在所述源区和漏区上的接触。
26.权利要求25或26的器件，其中，所述物质的区域环绕至少部分所述结。
27.权利要求26的器件，其中，所述物质的区域环绕至少部分所述结以及至少部分所述源区和漏区。
28.权利要求24的器件，其中，所述结具有不大于大约30nm的厚度以及掺杂剂浓度每改变10倍至少约为5nm的斜率。
29.权利要求24的器件，其中，所述衬底包括硅、SiGe、应变Si之一。
30.权利要求29的器件，其中，所述SiGe包括弛豫SiGe和应变SiGe之一。
31.权利要求30的器件，其中，所述应变SiGe包括处于压应变或张应变下之一的SiGe。
全文摘要
一种制作半导体器件的方法(以及得到的结构)，它包含在衬底上注入掺杂剂和至少一种物质，以及对衬底进行退火，此至少一种物质在衬底的退火过程中减慢掺杂剂的扩散。
文档编号H01L21/324GK1830068SQ200480021844
公开日2006年9月6日 申请日期2004年7月23日 优先权日2003年7月28日
发明者李康伦, 朱慧珑 申请人:国际商业机器公司