专利名称：用于集成替换金属栅极结构的方法
技术领域：
本发明涉及微电子器件领域，更具体地说涉及制备金属栅晶体管的方法。
背景技术：
微电子器件通常制造在硅晶片中和硅晶片上以及其它类型的其它衬底上。这种集成电路可包括数百万个晶体管，如本领域中公知的金属氧化物半导体(MOS)场效应晶体管。MOS晶体管一般包括源区、漏区和栅极区，其中栅极材料一般可包括多晶硅。然而，多晶硅栅极可能容易受到耗尽效应的影响，其中施加到多晶硅栅极的电场清除掉(sweep away)载流子(p-型掺杂多晶硅中的空穴，或n-型掺杂多晶硅中的电子)，以在晶体管的下面栅极电介质附近的多晶硅栅极区域中建立载流子的耗尽。耗尽效应会增加MOS器件中总的栅极电介质厚度。近来，已利用多晶硅栅极将硅锗源区和漏区合并在晶体管内，其由于硅锗区的应变晶格增强了这种晶体管沟道内的电子和空穴迁移率，所以大大改善了这种晶体管的性能，这在本领域中是公知的。
另一方面，金属栅极不像包括多晶硅的栅极那样易受耗尽效应的影响。然而，典型的现有技术的微电子工艺没有把金属栅极和多晶硅栅极都合并在同一器件或集成电路内。这部分是由于开发可以在同一微电子器件或集成电路内可靠地形成金属栅极结构和多晶硅栅极结构的微电子工艺的复杂性和成本。因此将金属栅极结构和多晶硅栅极结构与硅锗源和漏区合并在一起是有利的。本发明的方法和结构提供了这种工艺。
虽然说明书以具体指出和明显要求什么被认为是本发明的权利要求结束，但当结合附图阅读时从本发明的以下描述可以更容易地确定本发明的优点，其中图1a-1e示出了根据本发明的一个实施例的结构。
图2a-2e示出了根据本发明的一个实施例的结构。
具体实施例方式
在下面的详细描述中，参考借助示例示出其中可实施本发明的具体实施例的附图。足够详细地描述这些实施例以使本领域技术人员能够实施本发明。应当理解的是，尽管本发明的各种实施例不同，但未必是互相排除的。例如，在不脱离本发明的精神和范围的情况下，可在其它实施例内实施在此描述的、与一个实施例有关的特定特征、结构或特性。另外，应当理解的是，在不脱离本发明的精神和范围的情况下，可在每个公开的实施例内修改各个元件的位置或布置。因此，以下的详细描述不用于起限制作用，且本发明的范围仅由适当解释的所附权利要求以及被赋予权利要求权利的全部范围的等价物来限定。在图中，类似的数字指的是整个几幅图中的相同或相似的功能性。
描述了形成微电子结构的方法和相关结构。那些方法包括提供包括包含n-型栅极材料的第一栅极晶体管和包含p-型栅极材料的第二栅极晶体管的衬底，选择性地去除n-型栅极材料以在第一晶体管结构中形成凹进，然后用n-型金属栅极材料填充凹进。利用硅锗源区和漏区，本发明的方法能够将NMOS金属栅极晶体管和PMOS多晶硅晶体管合并在同一微电子器件内。
图1a-1e示出合并了NMOS金属栅极晶体管和PMOS多晶硅晶体管的方法和相关结构的实施例。图1a示出了可优选包括硅衬底100的一部分衬底100的截面。硅衬底102可包括例如、但不限于硅、绝缘体上硅、锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、锑化镓或它们的组合的材料。
衬底100可包括优选是本领域中公知的n-型晶体管结构102(即NMOS晶体管)的第一晶体管结构102。衬底100还可包括优选是本领域中公知的p-型晶体管结构104(即PMOS晶体管)的第二晶体管结构104。n-型晶体管结构102可包括栅极介电层106、源区112、漏区114和隔离物110，它们在本领域中是公知的。n-型晶体管结构102可进一步包括优选为多晶硅栅极材料108且设置在栅极介电层106上的n-型栅极材料108。例如，n-型栅极材料108可优选掺杂n-型掺杂剂，如磷。
p-型晶体管结构104可包括p晶体管栅极介电层116、源区122、漏区124和隔离物120，它们在本领域中是公知的。源区122和漏区124可优选包括硅锗合金材料。p-型晶体管结构104可进一步包括优选为p-型多晶硅栅极材料118且设置在p晶体管栅极介电层116上的p-型栅极材料118。例如，p-型栅极材料118可优选为掺杂p-型掺杂剂，如硼。
介电层126可设置在n-型和p-型栅极结构的上方和上面，且可包括本领域中公知的层间电介质(ILD)。通过优选利用化学机械工艺(CMP)，可去除介电层126的一部分128，例如以暴露出p-型栅极材料118和n-型栅极材料108(参见图1b)。
在暴露出p-型栅极材料118和n-型栅极材料108之后，可从n-型晶体管结构102选择性地去除n-型栅极材料，以形成凹进130(图1c)。可通过利用优选包括氢氧化铵蚀刻的湿法蚀刻选择性地去除n-型栅极材料108。在一个实施例中，氢氧化铵蚀刻可在去离子水中包括约百分之2至约百分之30的氢氧化铵，且可以以可从约0.5MHz变化到约1.2MHz的功率将本领域中已知的超声处理施加到混合物上。湿法蚀刻的温度可优选从约10摄氏度变化到约40摄氏度。
在另一实施例中，湿法蚀刻可在去离子水中包括约百分之15至约百分之30的氢氧化四甲铵(TMAH)的混合物，并且施加从约0.5MHz至约1.2MHz的超声处理和从约60摄氏度至约90摄氏度的温度。去除工艺的特定参数可取决于特定的应用，但可利用对n-型栅极材料108高选择性的任何这种去除工艺，即，其基本上去除了n-型栅极材料108，而使p-型材料118基本保持原样。可替换地，除了由于它涉及另外的光刻步骤而不太可取之外，可以掩蔽p-型器件以仅暴露出n-型器件，从而不需要两种类型的器件之间的蚀刻选择性。
例如，凹进130可用n-型金属栅极材料132如铪、锆、钛、钽或铝或它们的组合填充(参见图1d)。凹进130可利用本领域中已知的PVD(“物理汽相沉积”)、CVD(“化学汽相沉积”)或ALD(“原子层沉积”)填充。以这种方式，n-型多晶硅栅极材料108可用n-型金属栅极材料132来代替，其大大增强了根据本发明的方法制备的n-型晶体管的性能。本发明的方法还能够实现在同一器件内集成n-型(NMOS)金属栅极晶体管与p-型多晶硅晶体管(PMOS)，其可优选包括硅锗源区和漏区。
参考图1e，在用n-型金属材料132填充凹进130之后，可在n-型金属栅极材料132上和p-型栅极材料118上形成第二介电层134(即，可重新覆盖ILD层)。
在另一实施例中(参见图2a)，衬底200(与图1的衬底100相似)可包括优选为n-型晶体管结构202的第一晶体管结构202和优选为p-型晶体管结构204的第二晶体管结构204。n-型晶体管结构202可包括第一栅极介电层206、源区212、漏区214和隔离物210。n-型晶体管结构202可进一步包括与图1c的凹进130相似的凹进230。
p-型晶体管结构204可包括p晶体管栅极介电层216、源区222、漏区224和隔离物220。源区222和漏区224可优选包括硅锗合金材料。p-型晶体管结构204可进一步包括p-型栅极材料218，其优选为p型多晶硅栅极材料218且设置在p晶体管栅极介电层216上。
可通过利用本领域中公知的技术如湿法化学蚀刻来去除n-型晶体管结构202的第一栅极介电层206(参见图2b)。然后，可在n-型晶体管结构202的凹进230中形成第二栅极介电层207(图2c)。第二栅极介电层207可优选包括高k栅极介电层，且可包括例如氧化铪、氧化锆、氧化钛和氧化铝和/或其组合的材料。通过减小如此制备的器件的栅极漏电流，使用高k第二栅极介电层207可增强n-型晶体管结构202的性能，这在本领域中是公知的。
参考图2d，然后可以用n-型金属材料232(与图1d的n-型金属栅极材料132相似)填充凹进230，且可在n-型金属栅极材料232上和p-型栅极材料218上形成第二介电层234(与图1e的第二介电层134相似)(参见图2e)。
因此，本发明的目前实施例能够使用p-型多晶硅栅极材料与包括高k电介质栅极层的n型金属栅极材料。
如上所述，本发明提供了方法和相关的结构，其提供包括包含n-型栅极材料的第一晶体管结构和包含p-型栅极材料的第二晶体管结构的衬底，选择性地去除n-型栅极材料以在第一晶体管结构中形成凹进，然后用n-型金属栅极材料填充该凹进。本发明的方法能够用n-型金属栅极材料代替p-型多晶硅栅极材料，其大大增强了根据本发明的方法制备的n-型晶体管的性能。本发明的方法还能够在同一器件内集成n-型金属栅极晶体管与p-型多晶硅晶体管，其可优选包括硅锗源区和漏区。
尽管前面的描述已指定了可用在本发明方法中的一些步骤和材料，但本领域技术人员将认识到可进行多种修改和替换。因此，意指所有的这些修改、改变、替换和添加都被认为落入由所附权利要求所限定的本发明的精神和范围内。另外，应当认识到，微电子器件如晶体管在本领域中是公知的。因此，应当认识到，在此提供的各图仅示出了适合于实施本发明的示例性微电子器件的部分。因此本发明不局限于在此描述的结构。
权利要求
1.一种方法，包括提供包括包含n-型栅极材料的第一晶体管结构和包含p-型栅极材料的第二晶体管结构的衬底；选择性地去除n-型栅极材料以在第一栅极结构中形成凹进；以及用n-型金属栅极材料填充该凹进。
2.如权利要求1的方法，其中提供包括包含n-型栅极材料的第一晶体管结构和包含p-型栅极材料的第二晶体管结构的衬底包括提供包括包含n掺杂多晶硅栅极材料的NMOS晶体管结构和包含p掺杂多晶硅栅极材料的PMOS晶体管结构的衬底。
3.如权利要求2的方法，其中提供包括包含n掺杂多晶硅栅极材料的NMOS晶体管结构和包含p掺杂多晶硅栅极材料的PMOS晶体管结构的衬底包括提供包括包含n掺杂多晶硅栅极材料的NMOS晶体管结构和包含p掺杂多晶硅栅极的PMOS晶体管结构的衬底，其中PMOS晶体管结构包括包含硅锗合金的源区和漏区。
4.如权利要求1的方法，其中选择性地去除n-型栅极材料包括通过用去离子水中约百分之2至约百分之30的氢氧化铵的混合物湿法蚀刻n-型栅极材料以及施加从约0.5MHz至约1.2MHz的超声处理，来选择性地去除n-型栅极材料。
5.如权利要求4的方法，其中用去离子水中约百分之10至约百分之20的氢氧化铵的混合物湿法蚀刻n-型栅极材料包括在从约10摄氏度至约40摄氏度的温度下，用去离子水中约百分之10至约百分之20的氢氧化铵的混合物湿法蚀刻n-型栅极材料。
6.如权利要求1的方法，其中选择性地去除n-型栅极材料包括用去离子水中约百分之15至约百分之30的氢氧化四甲铵的混合物湿法蚀刻n-型栅极材料以及施加从约0.8MHz至约1.2MHz的超声处理。
7.如权利要求6的方法，其中用去离子水中约百分之15至约百分之30的氢氧化四甲铵的混合物湿法蚀刻n-型栅极材料包括在从约60摄氏度至约90摄氏度的温度下，用去离子水中约百分之15至约百分之30的氢氧化四甲铵的混合物湿法蚀刻n-型栅极材料。
8.如权利要求1的方法，其中选择性地去除n-型栅极材料包括选择性地去除n-型栅极材料且没有实质上去除p-型栅极材料。
9.如权利要求1的方法，其中选择性地去除n-型栅极材料以在第一栅极结构中形成凹进进一步包括选择性地去除设置在n-型栅极材料下面的第一栅极介电层。
10.如权利要求9的方法，其中选择性地去除设置在n-型栅极材料下面的第一栅极介电层进一步包括在凹进内形成第二栅极介电层。
11.如权利要求10的方法，其中在凹进内形成第二栅极介电层包括在该凹进内形成高k栅极介电层。
12.如权利要求10的方法，其中选择性地去除设置在n-型栅极材料下面的第一栅极介电层进一步包括在凹进内形成选自包括氧化铪、氧化锆、氧化钛和氧化铝和/或其组合的组的高k栅极介电层。
13.如权利要求1的方法，其中用n-型金属栅极材料填充凹进包括用选自包括铪、锆、钛、钽和铝和/或其组合的组中的金属栅极材料填充该凹进。
14.一种形成微电子结构的方法，包括提供包括包含n-型多晶硅栅极材料的n-型晶体管结构和包含p-型多晶硅栅极材料的p-型晶体管结构的衬底，其中第一介电层设置在n-型和p-型栅极结构的上方；去除第一介电层的一部分以便暴露出n-型多晶硅栅极材料；选择性地去除n-型多晶硅栅极材料以形成凹进；以及用n-型金属栅极材料填充该凹进。
15.如权利要求14的方法，其中用n-型金属栅极材料填充该凹进进一步包括在n-型金属栅极材料上形成第二介电层。
16.如权利要求14的方法，其中选择性地去除n-型多晶硅栅极材料包括选择性地去除n-型多晶硅栅极材料且没有实质上去除p-型多晶硅栅极材料。
17.如权利要求14的方法，其中选择性地去除n-型多晶硅栅极材料包括通过用去离子水中约百分之2至约百分之30的氢氧化铵的混合物湿法蚀刻n-型栅极材料以及施加从约0.5MHz至约1.2MHz的超声处理，来选择性地去除n-型栅极材料。
18.一种结构，包括衬底，其包括包含n-型金属栅极材料的n-型晶体管结构和包含p-型多晶硅栅极材料的p-型晶体管结构。
19.如权利要求18的结构，其中p-型晶体管结构进一步包括包含硅锗合金的源区和漏区。
20.如权利要求18的结构，其中n-型晶体管结构进一步包括选自包括氧化铪、氧化锆、氧化钛和氧化铝和/或其组合的组中的高k栅极介电层。
21.如权利要求18的结构，其中n-型金属栅极材料选自包括铪、锆、钛、钽和铝和/或其组合的组。
全文摘要
描述了形成微电子器件的方法和相关结构。那些方法包括提供包括包含n－型栅极材料的第一晶体管结构和包含p－型栅极材料的第二晶体管结构的衬底，选择性地去除n－型栅极材料以在第一栅极结构中形成凹进，然后用n－型金属栅极材料填充该凹进。
文档编号H01L21/8238GK1902750SQ200480039439
公开日2007年1月24日 申请日期2004年12月21日 优先权日2003年12月29日
发明者J·卡瓦利罗斯, J·K·布拉斯克, M·L·多茨, S·A·哈尔兰德, M·V·梅茨, C·E·巴恩斯, R·S·仇 申请人:英特尔公司