专利名称：半导体封装结构及其制法的制作方法
技术领域：
本发明是关于一种半导体封装结构及其制法，特别是关于一种开窗型球栅阵列(WBGA)半导体封装结构及其制法。
背景技术：
半导体封装件是一种承载有如半导体芯片等的主动元件的电子装置，结构主要使至少一个芯片接置在基板的一侧，并借多条如焊线等导电元件电性连接到该基板，且芯片与焊线是以树脂材料(如环氧树脂等)制成的封装胶体包覆，避免受外界水气及污染物侵害。该半导体封装件还可包括多个呈阵列方式排列的焊球植设在基板的另一侧，它与接设有芯片与焊线的一侧相对。这种具有焊球的半导体封装件称为球栅阵列(ball grid array，BGA)封装件，且通过该焊球作为输入/输出(input/output，I/O)端，使载设在封装件中的芯片能够与外界装置，如印刷电路板(printed circuit board，PCB)成电性连接关系。半导体封装件的高度包括用于包覆芯片与焊线的封装胶体的厚度、基板厚度及焊球高度，这使得整体封装件尺寸难以进一步缩小。
为了能有效缩小半导体封装件尺寸，如美国专利第6,218,731号提出的一种开窗型(window-type)封装件。图1E即显示一种现有开窗型球栅阵列封装件。如图所示，半导体芯片10借胶粘剂13接置在基板1的上表面100上、且遮覆基板10的开孔103。该芯片10并借其上的电极焊垫11由多条贯穿在该开孔103中的焊线14电性连接到基板10的下表面101。同时，芯片10与焊线14分别被上封装胶体15及下封装胶体16包覆，且多个焊球17植设在基板1下表面101上未形成有下封装胶体16的区域。
上述开窗型球栅阵列封装件是以图1A至图1E的工序步骤制得的。
首先，如图1A所示，提供一由多条基板1组成的基板片Z，其中各基板1具有一贯穿其中的开孔103，该开孔103最好呈矩形。接着，进行一置晶(chip-bonding)工序及焊线(wire-bonding)作业。在置晶工序中，至少一芯片10借胶粘剂13接置在各基板1的上表面100上、并遮覆该基板1的开孔103，然后，在焊线作业中，形成多条贯穿于各基板1的开孔103中的焊线14，使芯片10借由其上的电极焊垫11通过该焊线14电性连接到对应基板1的下表面101。
如图1B所示，提供一封装模具，具有一上模18及一下模19，该上模18形成有一上模穴180，该下模19形成有多条下模穴190各对应到一列基板1的开孔103。该上模穴180的尺寸足以收纳所有接置在基板1上的芯片10。各下模穴190的尺寸覆盖住该对应列所有基板1的开孔103并容纳突出基板1下表面101上的焊线14线弧。该封装模具触接到基板片Z上，使上模18接置在基板1的上表面100上，下模19接置在基板1的下表面101上。
如图1C所示，进行模压(molding)作业，将树脂材料(如环氧树脂)注入下模19的下模穴190中，形成多条下封装胶体16，各下封装胶体16填充在对应列的开孔103并包覆对应的焊线14，以及将树脂材料注入上模18的上模穴180中，形成一上封装胶体15用于包覆所有接置在基板1上的芯片10。
完成第一及第二模压作业后，自基板片Z上移除上模18及下模19，使基板1的下表面101上未被下封装胶体16覆盖的区域外露。
如图1D所示，植设多个焊球17在基板1的下表面101上的外露区域。最后，当完成上述置晶、焊线、模压及植球作业后，进行一切单(singulation)作业，切割上封装胶体15、基板片Z及下封装胶体16以分离各基板1，形成多条具有单离的基板1、芯片10及多个焊球14的开窗型球栅阵列式(WBGA)半导体封装件(如图1E所示)。
然而上述WBGA封装件只适于芯片上的电极焊垫集中排列在芯片的中央或特定位置，如图2A至图2C所示。若芯片上的电极焊垫的排列如图3A至图3D所示，不只是集中排列在中央位置，并同时分散在芯片各区域时，则会使WBGA封装件的工序遭遇许多困难。
首先，若芯片上的电极焊垫不仅集中设置在中央(如美国专利第5,777,391号所示)而同时也分布在其它区域时，供承载该芯片的基板即需对应该芯片的电极焊垫分布位置，设置相对应的贯穿开口，供焊线穿越该基板贯穿开口电性连接该芯片的电极焊垫与基板，然而因这些贯穿开口的设置，会造成基板电性布局设计的更复杂与工序上的困难；此外，基板开口越多则基板的结构会变得脆弱，且基板中能设计电路的空间会进一步减少，这影响到封装件的品质、效能及其工序的成本和优良率。
再者，例如当芯片作用面上的电极焊垫分布是如图3A所示的形状排列时，则在该芯片完成置晶及打线作业后，在进行模压工序时的剖面图将如图4A所示，其中下模49必须依据基板开孔403与焊线44的位置进行设计，也就是开设有对应的模穴，因而，当基板开孔403和焊线44越多，使下模49的设计更为复杂，且为了因应各式的基板开孔403和焊线44，必须开设各种下模49，这会耗费许多成本；另外在进行模压时，也会因该基板设置过多贯穿开口，使得可供下模49夹持的部分减少，这就提高溢胶的机率、降低封装件的可靠性。
再者，请参阅图4B，它显示完成模压并进行植球后呈现的完整WBGA结构，该焊球47的大小受到各下封装胶体46间的间距D的限制，因此，若基板开孔403越多，间距D会趋于缩减，造成焊球47能接植的区域受限，会严重影响该封装件的焊球布植空间及设计。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种半导体封装结构及其制法，利用导电凸块和焊线提供芯片与基板间的电性连接组合，可减少WBGA封装基板开孔的数目，进而减少模具设计的复杂性并节省封装工序的成本。
本发明的另一目的在于提供一种半导体封装结构及其制法，利用导电凸块和焊线提供芯片与基板间的电性连接组合，减少WBGA封装基板开孔的数目，进而减少基板设计及其工序的复杂性与维持基板结构的强度。
本发明的另一目的在于提供一种半导体封装结构及其制法，避免减少模具夹持所需空间，进而降低模压时造成的溢胶发生机率，维持工序的优良率。
本发明的另一个目的在于提供一种半导体封装结构及其制法，提供焊球所能接植的适当面积，避免影响焊球布植设计。
本发明的另一个目的在于提供一种半导体封装结构及其制法，利用导电凸块和焊线提供芯片与基板间的电性连接组合，提高电子元件电性传导功能。
为达上述及其它的目的，本发明提供一种半导体封装结构，该结构包括一具有第一表面和相对的第二表面的基板，且该基板形成有至少一贯穿开口；一作用面上具有多个电极焊垫的芯片，部分该芯片的电极焊垫通过导电凸块接置、并电性连接到该基板第一表面上，部分该芯片的电极焊垫通过穿过该基板贯穿开口的焊线电性连接到该基板第二表面；一形成在该基板第一表面上的第一封装胶体，包覆该半导体芯片；一形成在该基板第二表面上的第二封装胶体，包覆该焊线；以及多个焊球，植置在该基板第二表面上。
该基板具有第一表面和相对的第二表面，且该基板形成至少一穿透第一表面和第二表面的贯穿开口，在该基板第一表面和第二表面上设置多个电性连接垫，该基板第一表面的电性连接垫是对应芯片上的部分电极焊垫分布，通过导电凸块与该芯片做电性连接，基板第二表面的电性连接垫则供与芯片的部分电极焊垫借焊线做电性连接。封装胶体有两部分，一部分形成在该基板第一表面的第一封装胶体，包覆该半导体芯片，另一部分则形成在该基板第二表面上的第二封装胶体，包覆该焊线，多个焊球则植置在该基板的第二表面上。
本发明一种半导体封装结构制法，该制法主要包括提供作用面形成多个电极焊垫的芯片和具有第一表面及相对第二表面的基板，且该基板形成至少一贯穿开口；以覆晶方式将部分该芯片的电极焊垫通过导电凸块接置并电性连接到该基板的第一表面上，并将部分该芯片的电极焊垫通过穿过该基板贯穿开口的焊线，电性连接到该基板第二表面；进行封装压模工序，以分别在该基板第一表面上形成包覆该芯片的第一封装胶体，及在该基板第二表面上形成包覆该焊线的第二封装胶体；以及在该基板第二表面上植置多个焊球。
因此，本发明的半导体封装结构及其制法应用在开窗型球栅阵列(WBGA)半导体封装件中，为了使芯片电性连接到基板时，将芯片部分的电极焊垫先借由导电凸块利用覆晶方式接置并电性连接到基板第一表面，再将其余的芯片电极焊垫通过焊线电性连接到基板第二表面，由芯片上电极焊垫位置的区域划分及分配导电凸块和焊线的组合，达到减少基板开口的目的，进而减少模具设计的复杂度与节省封装的成本，降底基板设计及其工序的难度，维持基板结构的强度，避免减少模具夹持所需空间，进而降低模压时造成的溢胶发生机率，维持工序的优良率，通过减少基板的开口，还可为焊球接植提供的适当面积，避免焊球接植布局的限制。
图1A至图1E是现有开窗型球栅阵列半导体封装件工序示意图；图2A至图2C是芯片的电极焊垫集中于中央分布的平面示意图；图3A至图3D是芯片的电极焊垫同时排列在芯片中央及其余区域的平面示意图；图4A是具有如图3A中芯片的封装结构在模压工序剖面示意图；图4B是完成模压并进行植球后呈现的完整WBGA封装结构剖面示意图；图5A至图5D是本发明的半导体封装结构的制法剖面示意图；图6是本发明的半导体封装结构实施例2的剖面示意图。
具体实施例方式
实施例1请参阅图5D，它显示本发明的半导体封装结构实施例的剖面图。该半导体封装结构具有基板5、芯片50、导电凸块520、焊线54、封装胶体55，56以及焊球57等元件。
该基板5具有第一表面501和相对的第二表面502，且该基板5形成有至少一穿透第一表面501和第二表面502的贯穿开口503。
该芯片50可例如是图3B所示的形态，该芯片50具有作用面，作用面上设有多个电极焊垫51、52，电极焊垫51、52的分布为十字型，该电极焊垫51、52是分别为进行后续覆晶工序和打线工序而划分为第一电极焊垫区域511及第二电极焊垫区域521，其中该第一电极焊垫区域511是预定进行打线作业的电极焊垫51所构成，该第二电极焊垫区域521是预定进行覆晶的电极焊垫52所构成。
再者，该基板5第一表面501和第二表面502形成有多个电性连接垫500、505，且该基板第一表面501的电性连接垫500得以通过设置在该基板中例如导电盲孔(via)或镀通孔(PTH)等层间导电结构504，电性连接到该基板第二表面502的部分电性连接垫505。另外，该基板第一表面501的电性连接垫500是对应芯片50上电极焊垫52的第二电极焊垫区域521分布，以通过导电凸块520与该芯片50直接做电性连接，进而提高电性功能。基板第二表面502的电性连接垫505则供与芯片50上电极焊垫51的第一电极焊垫区域511借焊线54做电性连接。
封装胶体有两部分，一部分是形成在该基板5第一表面501的第一封装胶体55，借以包覆该半导体芯片50，另一部分则形成在该基板5第二表面502上的第二封装胶体56，借以包覆该焊线54。
该多个焊球57则植置在该基板5的第二表面502的焊球垫506上，提供该半导体芯片50电性连接到外部装置。
还请参阅图5A至图5D，它显示本发明的半导体封装结构的制法剖面示意图。
如图5A所示，提供作用面形成有多个电极焊垫51、52的芯片50和具有第一表面501及相对第二表面502的基板5，该基板5形成至少一穿透第一表面501和第二表面502的贯穿开口503，且该基板在其第一及第二表面上形成有多个电性连接垫500、505，该基板第一表面501的电性连接垫500能够通过设置在该基板中例如导电盲孔(via)或镀通孔(PTH)等层间导电结构504，电性连接到该基板第二表面502的部分电性连接垫505，供该芯片50的电极焊垫52通过覆晶方式，借由导电凸块520电性连接到该基板5第一表面上501的电性连接垫500，并使该芯片50封闭住该基板贯穿开口503的一侧，使该芯片50的电极焊垫51显露在该贯穿开口503。
该芯片50可采用例如图3B所示的半导体芯片(但不以此为限，另可以是其余非仅中央集中有电极焊垫的芯片)，该电极焊垫51、52分别进行后续工序打线和覆晶工序，划分为第一电极焊垫区域511及第二电极焊垫区域521，其中该第一电极焊垫区域511是预定进行打线作业的电极焊垫51所构成，该第二电极焊垫区域521是预定进行覆晶的电极焊垫52所构成。该芯片50电极焊垫52的第二电极焊垫区域521是借由导电凸块520电性连接到该基板5，该导电凸块520的形式可以是焊锡接点形式或金质凸块形式，例如该电极焊垫52是可通过在其上形成焊锡凸块同时配合在基板第一表面501的电性连接垫500上设置预焊锡材料经过回焊，使该芯片50接置并电性连接到基板第一表面501；或者也可利用制作成本较低的柱状接合(stud bond)工序，其主要是通过焊线机的焊针(capillary)夹置金线，并在该金线一端烧成球体，使焊针下压到芯片50的电极焊垫52上，借以在该芯片50的电极焊垫52上形成金质凸块，进而使该芯片50的第二电极焊垫区域521得以通过该金质凸块接置、并电性连接到该基板5第一表面501上。
请参阅图5B，将该芯片50上显露在该基板5的贯穿开口503的电极焊垫51的第一电极焊垫区域511，通过穿过基板5的贯穿开口503的焊线54，电性连接到基板第二表面502的电性连接垫505。
请参阅图5C，接着进行封装压模工序，其主要是提供一具有一上模58及一下模59的封装模具，该上模58形成有上模穴580，该下模59形成有下模穴590，该上模穴580的尺寸足以收纳接置在基板5上的芯片50，该下模穴590的尺寸覆盖住该对应基板5贯穿开口503并容纳突出在基板5第二表面502上的焊线54线弧，将树脂材料(如环氧树脂)注入上、下模穴580、590中，借以分别在该基板5第一表面501上形成包覆该芯片50的第一封装胶体55，及在该基板5第二表面502上形成包覆该焊线54的第二封装胶体56。在本实施例中，虽在芯片作用面上的电极焊垫分布区域大，但利用本发明将芯片(周围)部分的电极焊垫先利用覆晶方式电性连接到基板第一表面后，再将芯片(中央)部分的电极焊垫通过打线方式电性连接到基板第二表面，因此可如同现有WBGA封装件一样，仅在基板中央开设对应的贯穿开口即可，如此即可同样利用常用的模具进行封装模压，借以节省成本，进而可提供后续在基板第二表面上有较大空间进行焊球的布置设计。
请参阅图5D，最后在基板5第二表面502上没有被第二封装胶体56包覆的焊球垫506上植置多个焊球57。此外，应注意的是本发明的工序中，该半导体封装结构的制作可针对单一封装结构也可以是呈批次形式的封装结构进行工序。
实施例2请参阅图6，它是本发明的半导体封装结构第二实施态的剖面示意图，它与上述实施例1的结构及工序大致相同，主要差异在于该芯片作用面上的电极焊垫可依分布位置、间距及工序需求等实际状况加以考虑，决定针对部分的电极焊垫采用覆晶方式、另一部分的电极焊垫采用打线方式电性连接到基板，例如在图6中考虑若芯片60中央区域的电极焊垫62分布较为稀疏，则可利用制作成本较低、且步骤较为简便的柱状接合(stud bond)工序，在位于芯片中央的电极焊垫上直接植设金凸块，并以覆晶方式接置并电性连接至基板6第一表面601；相对地，在该基板6对应芯片60中央区以外的其余电极焊垫61位置设置有贯穿开口603，并使该芯片60的电极焊垫61得以显露在该贯穿开口603，通过打线方式，以穿过该贯穿开口603的焊线64电性连接该电极焊垫61与基板第二表面602。其后，再进行封胶及植球工序，另外，该封装结构同样是可采单颗或批次方式制作，在采用批次方式制作时，尚需进行切单以形成多个封装结构单元。
因此，本发明的半导体封装结构及其制法主要是针对开窗型球栅阵列式(WBGA)半导体封装件中，由于形成在芯片作用面上的电极焊垫分布区域不仅集中于中央时，为了使芯片电性连接到基板时，将芯片部分的电极焊垫先借由导电凸块以利用覆晶方式，接置并电性连接到基板第一表面，再将其余的芯片电极焊垫通过焊线电性连接到基板第二表面，减少基板贯穿开口的设置，解决了现有开窗型球栅阵列(WBGA)半导体封装件在基板中开设多个贯穿开口时，导致的基板电路布局及制作复杂性问题，同时也避免了后续进行芯片封装模压工序中为了配合基板多开口的设置所造成的模具开发制作成本提高及模压溢胶机率增加的问题，从而不会影响后续在基板表面焊球的布设。
权利要求
1.一种半导体封装结构的制法，其特征在于，该制法包括提供作用面形成多个电极焊垫的芯片和具有第一表面及相对第二表面的基板，且该基板形成至少一贯穿开口；以覆晶方式将部分该芯片的电极焊垫通过导电凸块接置并电性连接到该基板的第一表面上，并将部分该芯片的电极焊垫通过穿过该基板贯穿开口的焊线，电性连接到该基板第二表面；进行封装压模工序，以分别在该基板第一表面上形成包覆该芯片的第一封装胶体，及在该基板第二表面上形成包覆该焊线的第二封装胶体；以及在该基板第二表面上植置多个焊球。
2.如权利要求1所述的半导体封装结构的制法，其特征在于，该封装结构是开窗型球栅阵列半导体封装件。
3.如权利要求1所述的半导体封装结构的制法，其特征在于，该基板在其第一及第二表面上形成多个电性连接垫，供芯片的部分电极焊垫通过覆晶方式、借由导电凸块电性连接到该基板第一表面的电性连接垫，并使该芯片封闭住该基板贯穿开口的一侧，使该芯片的其余电极焊垫显露在该贯穿开口，利用经过该贯穿开口的焊线，使芯片的部分电极焊垫电性连接到基板第二表面的电性连接垫。
4.如权利要求1所述的半导体封装结构的制法，其特征在于，该导电凸块的形式可以是焊锡接点形式或金质凸块形式。
5.如权利要求1所述的半导体封装结构的制法，其特征在于，该芯片与基板的覆晶接合是可在芯片的电极焊垫上形成焊锡凸块，同时配合在基板第一表面上设置预焊锡材料，经过回焊使该芯片接置并电性连接到基板第一表面。
6.如权利要求1所述的半导体封装结构的制法，其特征在于，该芯片与基板的覆晶接合可利用柱状接合工序，通过焊针夹置金线，并在该金线一端烧成球体使焊针下压到芯片的电极焊垫上，借以在该芯片的电极焊垫上形成金质凸块，进而使该芯片得以通过该金质凸块接置并电性连接到该基板第一表面上。
7.如权利要求1所述的半导体封装结构的制法，其特征在于，该半导体封装结构的制作可针对单一封装结构或呈批次形式的封装结构。
8.一种半导体封装结构，其特征在于，该结构包括一具有第一表面和相对的第二表面的基板，且该基板形成有至少一贯穿开口；一作用面上具有多个电极焊垫的芯片，部分该芯片的电极焊垫通过导电凸块接置、并电性连接到该基板第一表面上，部分该芯片的电极焊垫通过穿过该基板贯穿开口的焊线电性连接到该基板第二表面；一形成在该基板第一表面上的第一封装胶体，包覆该半导体芯片；一形成在该基板第二表面上的第二封装胶体，包覆该焊线；以及多个焊球，植置在该基板第二表面上。
9.如权利要求8所述的半导体封装结构，其特征在于，该封装结构是开窗型球栅阵列半导体封装件。
10.如权利要求8所述的半导体封装结构，其特征在于，该基板在其第一及第二表面上形成有多个电性连接垫，供芯片的部分电极焊垫通过覆晶方式、借由导电凸块电性连接到该基板第一表面的电性连接垫，并使该芯片封闭住该基板贯穿开口的一侧，使该芯片的其余电极焊垫显露在该贯穿开口，利用经过该贯穿开口的焊线，使芯片的部分电极焊垫电性连接到基板第二表面的电性连接垫。
11.如权利要求8所述的半导体封装结构，其特征在于，该导电凸块的形式可以是焊锡接点形式或金质凸块形式。
12.如权利要求8所述的半导体封装结构，其特征在于，该芯片与基板的接合可在芯片的电极焊垫上形成焊锡凸块同时配合在基板第一表面上设置预焊锡材料，经过回焊使该芯片接置并电性连接到基板第一表面。
13.如权利要求8所述的半导体封装结构，其特征在于，该芯片与基板的接合可利用柱状接合工序，通过焊针夹置金线，并在该金线一端烧成球体，使焊针下压到芯片的电极焊垫上，在该芯片的电极焊垫上形成金质凸块，进而使该芯片得以通过该金质凸块接置并电性连接到该基板第一表面上。
全文摘要
一种半导体封装结构及其制法，该结构包括作用面形成多个电极焊垫的芯片以及具有第一表面及相对第二表面的基板，该基板形成至少一贯穿开口，将电极焊垫穿过该开口的焊线电性连接到该基板第二表面，并将部分该芯片的电极焊垫通过导电凸块接置电性连接到该基板第一表面上，接着，进行封装压模工序，分别在该基板形成包覆该芯片的第一及第二封装胶体，在该第二表面上植置多个焊球；本发明的通过减少基板开口，维持基板结构的强度，避免减少模具夹持所需空间，降低溢胶发生的几率，维持工序的优良率，通过减少基板的开口，还可为焊球接植提供的适当面积，避免焊球接植布局的限制。
文档编号H01L21/56GK1808702SQ200510002538
公开日2006年7月26日 申请日期2005年1月20日 优先权日2005年1月20日
发明者张锦煌, 黄致明, 黄建屏, 萧承旭 申请人:矽品精密工业股份有限公司