专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种半导体器件，特别涉及一种具有负载短路保护功能的半导体器件。
背景技术：
随着技术的当前进展，实际应用具有过电流保护功能的半导体器件，该功能用于避免半导体器件受到负载短路时流过的过电流。该过电流保护功能用于在诸如负载短路这样的异常发生时，通过控制流过半导体器件的电流来抑制半导体器件的功耗并保护半导体器件不被击穿。图10示出了美国专利公报No.4553084中公开的常规半导体器件的电路结构。当用于驱动输出MOSFET101的栅极电压施加到控制端102时，该栅极电压经过栅极电阻103被施加到输出MOSFET101的栅极和用于监控输出电流的检测MOSFET104的栅极，主电流流过输出MOSFET101，检测电流流过检测MOSFET104。该检测电流被设置为大约是主电流的1/1000-1/10000的值。如果连接到输出MOSFET101的电路处于正常状态，那么基于检测电阻105的检测的检测电压保持为比过电流保护MOSFET106的阈值电压小，并且MOSFET106保持在截止状态。图11示出了在此状态下其是主电流的漏极电流ID与输出MOSFET101的源极和漏极之间的电压VDS之间的关系。
如果负载或连接到输出MOSFET101的负载电路116发生了象负载短路这样的意外并且极大的主电流流入输出MOSFET101中，那么流过检测MOSFET104的检测电流增加，并且基于检测电阻105的电压降低，检测电压也增加。并且如果检测电压超过了过电流保护MOSFET106的阈值电压，那么MOSFET106变为导通，并且到输出MOSFET101的输入被栅极电阻103和过电流保护MOSFET106所分压，从而在电位点A的电位急剧下降。如果在电位点A的电位下降，那么输出MOSFET101的主电流和检测MOSFET104的检测电流也随着栅极电压的下降而降低，并且避免了由于过电流引起的输出MOSFET101的击穿。在这种情况下，电位点A的电位根据施加到过电流保护MOSFET106的栅极的检测电压的幅度而下降。
此外，近来提出了用于检测输出MOSFET的源极和漏极之间的电压的电路和用于调节输出MOSFET的栅极和源极之间的电压并改变到希望的电流限制值的电路。图12示出了在2003年10月1日的Infineon Technologies AG in Germany的“Smart Highside Power Switch”中所述的常规半导体器件的电流限制特性，Data sheet BTS 6143D，p.13，Figure 3a，其在互联网上公开并在2004年2月17日通过在以下URL的检索而找到http//www.infineon.com/cmc_upload/documents/014/444/BTS6143D_20030925.pdf。在“Smart Highside Power Switch”中公开的技术的情况下，并联连接5组过电流保护电路，从而实现5级电流限制，如图12所示。由此，通过改变输出MOSFET的漏极和源极之间的电压的每个电压的电流限制值，能够更精密地抑制功耗。
在这种情况下，由图13和图14所示的胞元构成的双扩散型场效应晶体管通常用于图10所示的输出MOSFET101和检测MOSFET104。沟道形成在相对于半导体衬底的垂直方向中的MOSFET，诸如双扩散型场效应晶体管的情况，被称作“垂直MOSFET”。图13是垂直MOSFET的平面图而图14是沿图13中的XIV-XIV线的剖面图。该垂直MOSFET具有分别形成多个单位胞元、栅极电极108、源极电极107和漏极电极113的结构，如图14所示，其中，一个源极电极107被栅极电极108所围绕，并且具有低浓度n型杂质(n-)的外延层110形成在具有高浓度n型杂质(n+)的半导体衬底109上，使用外延层110和半导体衬底109作为漏极区，在外延层110中形成由具有p型杂质的基极区111和具有高浓度n型杂质的源极区112构成的双扩散区。
该双扩散型场效应晶体管逐年变得越来越小，从而降低了单位面积的导通电阻。例如，图15和16所示的常规半导体器件被公知作为具有小导通电阻的结构。图15是常规半导体器件的平面图，而图16是沿图15中的XVI-XVI线的剖面图。该常规半导体器件是具有沟槽结构的半导体器件，其中栅极电极108被掩埋在基极区111和外延层110中。
使用其单位面积的导通电阻低的双扩散型场效应晶体管的优点是可以减小输出MOSFET的尺寸。但是，如果使用其单位面积的导通电阻低的双扩散型场效应晶体管，那么图10所示的常规半导体器件具有下面的问题。也就是说，除非对于输出MOSFET的减小的尺寸来说电流限制值是降低的，否则当诸如负载短路的异常发生时的热值会增加，这会使半导体器件更容易击穿，并且如果电流限制值降低，那么半导体器件不能用于大电流流过的高输出的应用。
在“Smart Highside Power Switch”中公开的技术的情况下，在电压低的区域中电流限制值增加，该区域是安全工作区，并且在电压高的区域中电流限制值降低，该区域在安全工作区之外。在“SmartHighside Power Switch”中公开的技术的结构需要电压检测电路和改变每级的电流限制值的电路，所以电路规模是图10所示的半导体器件的大约5倍，这是该措施的不利方面。
发明内容
根据本发明的一个方面，提供一种包括输出晶体管、并联连接到输出晶体管的检测晶体管、与检测晶体管串联连接的检测电阻、以及过电流保护晶体管的半导体器件，该输出晶体管用于控制流过第一端和第二端之间的电流，检测电阻用于检测流过检测晶体管的电流作为检测电压并且其阻值被设置为与第一端和第二端之间的电位差成正比，该过电流保护晶体管用于根据检测电压的增加来降低输出晶体管和检测晶体管的导通电流。
根据本发明的另一个方面，提供一种包括驱动电路、检测电阻以及控制电路的半导体器件，该驱动电路用于控制流过负载的驱动电流，该检测电阻被提供用于检测驱动电流的检测电流并且基于驱动电流所流过的路径上的驱动电路的预定电位来改变该阻值，该控制电路用于基于检测电阻的电压控制驱动电路的驱动状态。
根据本发明的再一方面，提供一种包括输出晶体管、检测晶体管、检测电阻以及过电流保护晶体管的半导体器件，该输出晶体管的漏极经过负载连接到第一电源而源极连接到第二电源，该检测晶体管的漏极连接到所述输出晶体管的漏极而其栅极连接到输出晶体管的栅极，该检测电阻的一端连接到检测晶体管的源极而另一端连接到输出晶体管的源极，且该检测电阻的阻值基于输出晶体管的漏极电压而改变，该过电流保护晶体管的漏极连接到输出晶体管的栅极，其源极连接到输出晶体管的源极，并且其栅极连接到检测晶体管的源极。
通过本发明，随着输出晶体管的电压(漏极电压)增加，检测电阻的阻值增加并且输出晶体管的电流(漏极电流)降低。因此，当负载异常时，过电流的流动受到限制并且可以降低功耗，避免半导体器件击穿。此外，不必布置多个过电流检测电路和电流控制电路，因此，半导体芯片的电路规模和面积可以降低。
从结合附图的下面的说明可以更清楚看出本发明的上述和其它目的、优点和特征。
图1是示出了根据本发明第一实施例的具有负载短路保护功能的半导体器件的电路结构的图；
图2是示出了根据本发明第一实施例的具有负载短路保护功能的半导体器件的检测电阻的平面图；图3是沿III-III线示出了根据本发明第一实施例的具有负载短路保护功能的半导体器件的检测电阻的剖面图；图4是沿IV-IV线示出了根据本发明第一实施例的具有负载短路保护功能的半导体器件的检测电阻的剖面图；图5是示出了设置根据本发明第一实施例的具有负载短路保护功能的半导体器件中杂质浓度分布的图；图6是示出了相对于根据本发明第一实施例的检测电阻的半导体层的漏极电压的表面电阻特性的图；图7是示出了相对于根据本发明第一实施例的具有负载短路保护功能的半导体器件的漏极-源极电压的主电流特性的图；图8是示出了根据本发明第二施例的具有负载短路保护功能的半导体器件的电路结构的图；图9是示出了相对于根据本发明第二施例的具有负载短路保护功能的半导体器件的漏极-源极电压的主电流特性的图；图10是示出了具有负载短路保护功能的常规半导体器件的电路结构实例的图；图11是示出了相对于具有负载短路保护功能的常规半导体器件的漏极-源极电压的主电流特性的图；图12是示出了相对于具有负载短路保护功能的另一个常规半导体器件的漏极-源极电压的主电流特性的图；图13是示出了双扩散型场效应晶体管的平面图；图14是沿双扩散型场效应晶体管的XIV-XIV线的剖面图；图15是示出了栅极电极掩埋的双扩散型场效应晶体管的平面图；图16是示出了栅极电极掩埋的双扩散型场效应晶体管的沿XVI-XVI线的剖面图。
具体实施例方式
现在将结合说明性的实施例来描述本发明。本领域技术人员可以意识到使用本发明的讲述可以完成许多可替换的实施例，并且本发明也不限于用于说明性目的所阐述的实施例。
第一实施例现在将参考附图来描述本发明的第一实施例。图1是示出了根据本发明第一实施例的半导体器件的结构的电路图。该半导体器件包括阻值随着漏极电压而变化的检测电阻5，该检测电阻5代替了图10中的现有技术的具有固定阻值的检测电阻105。在相同的半导体衬底上形成图1中的输出MOSFET1、检测MOSFET4以及检测电阻5，并且输出MOSFET1和检测MOSFET4具有由图13和图14中的胞元结构构成的垂直双扩散型场效应晶体管结构，或者具有图15和图16中的掩埋栅极电极107的结构，作为导通电阻较小的结构。采用常规制造方法在常规结构中形成除了检测电阻5之外的元件。
如图1所示，半导体器件具有构成主电流开关的输出MOSFET1。输出MOSFET1的漏极连接到第一端7而源极连接到第二端8。半导体器件还具有包括检测MOSFET4、检测电阻5和过电流保护MOSFET6的电流限制电路。检测MOSFET4与输出MOSFET1并联连接，其漏极连接到第一端7，其栅极在电位点A处与输出MOSFET1的栅极连接，并且经过栅极电阻3连接到控制端2，其源极连接到检测电阻5的一端和过电流保护MOSFET6的栅极。在过电流保护MOSFET6中，其漏极连接到检测MOSFET4的栅极而其源极连接到第二端8。检测电阻5的另一端也连接到第二端8。输出MOSFET1是用于控制流过负载电路16的驱动电流的驱动电路。检测电阻5是被提供用于检测驱动电流的检测电流的电阻，并且其阻值基于驱动电流流过的路径上的输出MOSFET1的预定电位(第一端7的电位)而改变。过电流保护MOSFET6是用于基于检测电阻5的电压来控制输出MOSFET1的驱动状态的控制电路。
图2是图1中的检测电阻5的平面图，图3和图4分别是沿图2中的III-III线和IV-IV线的剖面图。在图3中，具有低浓度n型杂质的外延层10形成在具有高浓度n型杂质的半导体衬底9上。半导体衬底9和外延层10成为输出MOSFET1的漏极区的一部分。在外延层10中形成具有低密度p型杂质的半导体层11和具有p型杂质的接触层12a和12b，并且在这些层和外延层10上形成包括氧化物膜的绝缘膜13，在接触层12a和12b上形成与接触层12a和12b电气连接的电极14a和14b。半导体层11是第一半导体层。半导体衬底9和外延层10的组合是第二半导体层。尽管未示出，电极14a和14b分别连接到输出MOSFET1的源极电极和检测MOSFET4的源极电极。从下面向半导体衬底9施加漏极电压。通过连接半导体层11和外延层10，将与输出MOSFET1的漏极和源极之间的电压VDS相同的电压施加到检测电阻5。因此，如果漏极电压增加，那么由于不存在很多载流子的耗尽层在半导体层11中扩展，所以流过的电荷量降低，并且半导体层11的阻值增加。
在图1中，半导体器件的第一端7经过负载电路16连接到电源17，而第二端8接地。当用于驱动输出MOSFET1的栅极电压施加到控制端2时，该栅极电压经过栅极电阻3施加到输出MOSFET1和检测MOSFET4的栅极，并且主电流流过其是输出MOSFET1的漏极的第一端7和其是输出MOSFET1的源极的第二端8，而同时检测电流经过检测MOSFET4。检测电流被设置为主电流的大约1/1000-1/10000的值。检测电流流过串联连接到检测MOSFET4的检测电阻5，并且通过在检测电阻5中产生的电压下降来检测检测电压。如果检测电压超过了过电流保护MOSFET6的阈值电压，那么过电流保护MOSFET6导通并且通过过电流保护MOSFET6的导通电阻而短路，在电位点A处的栅极电压急剧下降。该栅极电压根据施加到过电流保护MOSFET6的栅极的保护电压的幅度而下降。如果在电位点A处的栅极电压下降，那么输出MOSFET1的主电流和检测MOSFET4的电流也随着栅极电压的下降而降低。
例如，如果检测电阻5的半导体层11的杂质浓度分布如图5所示设置，那么施加到检测电阻5的漏极电压为16.5V，整个半导体层11耗尽，并且检测电阻5的阻值变得无限大。此时，相对于漏极电压，半导体层11的表面电阻变成图6所示的值。在这种情况下，相对于输出MOSFET1的漏极-源极电压VDS，漏极电流特性变为图7所示，其中随着输出MOSFET1的漏极-源极电压VDS的增加，漏极电流ID增加，在整个半导体层11耗尽时的电压16.5V处，漏极电流ID停止流动。在漏极电流ID停止流动处的电压由半导体层11的杂质密度和结深来改变，但必须设置为高于负载驱动电压的值。
用本发明的结构，在如果漏极电压升高时，限制并降低可以流动的漏极电流ID，并且本发明的结构在诸如负载短路的异常发生时，能降低功耗，并防止半导体器件击穿，还增加了电压低的区域中的电流限制值，该区域是安全工作区域，从而可用于高电流的半导体器件能够实现使用具有小电路规模的电流限制电路。
现在将参考图3说明根据本发明第一实施例的半导体器件的检测电阻部分的制造方法。首先在具有高浓度n型杂质的半导体衬底9上通过外延生长形成具有低浓度n型杂质的外延层10作为输出MOSFET1的漏极区。然后，通过离子注入机将每平方厘米12-13次方数量级的硼离子注入到该外延层10的部分区域，然后在1100-1200℃温度下进行几个小时的热处理以形成具有低浓度p型杂质的半导体层11。通过相似的方法，形成具有p型杂质的接触层12a和12b，以便分别连接到半导体层11的相对端。
然后，在表面上形成包括氧化物膜的绝缘膜13。去除接触层12a和12b的中央部分处的绝缘膜，并且形成由铝制成的电极14a和14b，并且产生具有检测电阻5的半导体器件，该电阻的阻值随输出MOSFET1的漏极电压而改变。
第二实施例现在将参考附图详细说明本发明第二实施例。图8示出了根据本发明第二实施例的半导体器件的结构的电路图，其中与图1中第一实施例相同的组成元件用相同的参考符号表示。与第一实施例的不同在于具有固定阻值的电阻15被并联连接到检测电阻5。通过该结构，即使根据电阻15的固定阻值的漏极电流ID流过，输出MOSFET1的源极和检测MOSFET4的源极之间的阻值也不会变成无穷，并且检测电阻5的漏极电压变成使整个半导体层11耗尽的值。图9示出了相对于输出MOSFET1的漏极-源极电压VDS的漏极电流特性，其中随着输出MOSFET1的漏极-源极电压VDS增加，漏极电流ID降低，即使在使整个半导体层11耗尽的电压16.5V或更大电压处，被电阻15所限制的漏极电流仍然流动，从而解决了第一实施例的问题，即在使整个半导体层11耗尽的电压或更大电压处漏极电流ID不能流动的问题。
在本发明的实施例中，MOSFET是作为晶体管的实例来描述的，但是并不限于MOSFET，因为只要晶体管是其导通电流可以根据控制电压来控制的晶体管，诸如绝缘栅双极晶体管，那么就能产生相似的效果。
本发明显然不限于上面的实施例，这些实施例不偏离本发明的范围和精神而被修改和变化。
权利要求
1.一种半导体器件，包括输出晶体管，用于控制流过第一端和第二端之间的电流；并联连接到输出晶体管的检测晶体管；与检测晶体管串联连接的检测电阻，用于检测流过检测晶体管的电流作为检测电压并且其阻值被设置为与第一端和第二端之间的电位差成正比；以及过电流保护晶体管，用于根据检测电压的增加来降低输出晶体管和检测晶体管的导通电流。
2.根据权利要求1的半导体器件，其中检测电阻形成在连接到第一端的半导体区域中，并且由所包含的杂质的导电类型与该半导体区域中所包含的杂质的导电类型相反的半导体层构成。
3.根据权利要求2的半导体器件，其中半导体层形成为通过向由半导体层和半导体区域构成的结部分施加反向偏压而被耗尽。
4.根据权利要求1的半导体器件，进一步包括与检测电阻并联连接的并且阻值固定的固定电阻。
5.根据权利要求1的半导体器件，其中输出晶体管是场效应晶体管，第一端是漏极端，并且第二端是源极端。
6.根据权利要求1的半导体器件，其中输出晶体管和检测晶体管是垂直型场效应晶体管。
7.根据权利要求1的半导体器件，其中输出晶体管和检测晶体管是具有带沟道结构的栅极电极的垂直型场效应晶体管。
8.一种半导体器件，包括驱动电路，用于控制流过负载的驱动电流；检测电阻，用于检测驱动电流的检测电流被提供给该检测电阻并且基于驱动电流所流过的路径上的驱动电路的预定电位来改变其阻值；以及控制电路，用于基于检测电阻的电压来控制驱动电路的驱动状态。
9.根据权利要求8的半导体器件，其中检测电阻是通过层叠第一半导体层和第二半导体层而形成的，检测电阻的阻值是第一半导体层的阻值，并且预定电位被提供到第二半导体层。
10.根据权利要求9的半导体器件，其中第二半导体层是通过层叠其杂质浓度为高的半导体层和其杂质浓度为低的半导体层而形成的，第一半导体层与低浓度半导体层侧相邻并且预定电位被提供到高浓度半导体层侧。
11.根据权利要求8的半导体器件，其中第一半导体层是p型半导体层并且第二半导体层是n型半导体层。
12.根据权利要求8的半导体器件，进一步包括与检测电阻并联连接的并且其阻值固定的电阻。
13.根据权利要求8的半导体器件，其中驱动电路是垂直型场效应晶体管。
14.一种半导体器件，包括输出晶体管，其漏极经过负载连接到第一电源并且源极连接到第二电源；检测晶体管，其漏极连接到所述输出晶体管的漏极并且栅极连接到输出晶体管的栅极；检测电阻，其一端连接到检测晶体管的源极并且另一端连接到输出晶体管的源极，且其阻值基于输出晶体管的漏极电压而改变；以及过电流保护晶体管，其漏极连接到输出晶体管的栅极，源极连接到输出晶体管的源极，并且其栅极连接到检测晶体管的源极。
15.根据权利要求14的半导体器件，其中检测晶体管进一步包括其杂质浓度为高的n型半导体层；形成在高浓度n型半导体层中并且其杂质浓度为低的n型半导体层；以及形成在低浓度n型半导体层上的p型半导体层。
16.根据权利要求15的半导体器件，其中高浓度n型半导体层连接到输出晶体管的漏极，并且p型半导体层的阻值是检测电阻的阻值。
17.根据权利要求14的半导体器件，进一步包括与检测电阻并联连接的电阻。
全文摘要
一种半导体器件，包括输出晶体管、并联连接到输出晶体管的检测晶体管、与检测晶体管串联连接的检测电阻、以及过电流保护晶体管，该输出晶体管用于控制流过第一端和第二端之间的电流，该检测电阻用于检测流过检测晶体管的电流作为检测电压并且其阻值被设置为与第一端和第二端之间的电位差成正比，该过电流保护晶体管用于根据检测电压的增加来降低输出晶体管和检测晶体管的导通电流。
文档编号H01L27/04GK1667540SQ20051005277
公开日2005年9月14日 申请日期2005年3月14日 优先权日2004年3月12日
发明者新井高雄 申请人:恩益禧电子股份有限公司