专利名称：半导体存储器件、半导体器件、以及它们的制造方法
技术领域：
本发明涉及一种半导体器件、特别涉及一种薄膜半导体芯片。
背景技术：
目前，作为向便携式电话提供的功能，数字AV装置和IC卡不断被改进，对在这些设备中贴装的高集成的、薄的和小芯片的需求相应的增加。薄芯片还用在SiP(系统级封装)或MCP(多芯片封装)的制作中，对于它们来说在单个封装中以高密度和多层来贴装多个半导体芯片。因此，为满足对薄膜半导体的要求，需要制造薄芯片。
在日本专利未决公开No.Hei 7-302769中公开了一个实例技术，其通过研磨硅衬底的下表面来获得薄半导体芯片。
在此公开中公开了下面的制造方法。
在硅衬底的上表面上形成扩散层和电极，而使用磨料研磨下表面，引入了晶体缺陷层。在下表面上以指定的顺序布置钛、蒙乃尔铜-镍合金和银以形成晶体缺陷层并获得欧姆电极。作为此公开的一个目的，通过使用具有大颗粒尺寸的磨料来获得欧姆电极以故意引入晶体缺陷。
通常，使用树脂密封半导体芯片，并在其下表面贴在组合板上。根据上述制造方法，由于在半导体芯片的下表面上布置了晶体缺陷层，可以防止来自组合板的电离的污染物通过其下表面进入半导体芯片。然而，不能防止经过树脂的污染物在侧表面进入半导体芯片。
发明内容
因此，本发明的一个目的是提供一种措施，其至少能防止污染物在侧表面进入薄膜半导体，更优选的是还防止污染物通过芯片的下表面进入。
根据本发明的半导体器件，用于吸附污染物的缺陷层形成在半导体芯片的侧表面上。
更优选的，用于吸附污染物的缺陷层形成在半导体芯片的下表面和侧表面上。
如上所述，由于缺陷层至少布置在半导体芯片的侧表面上，所以可以防止通过组合装置或其它元件的污染物在芯片的其侧表面或者在下表面和侧表面进入半导体芯片。
根据本发明，如上所述，在组合工艺期间，半导体芯片能够避免诸如金属离子的污染物。
图1是示出了根据本发明第一实施例的半导体芯片的图；图2A和2B是示出了采用第一实施例的半导体芯片的封装的制造方法的图；图3是示出了图2所示的制造方法的后续的图；图4是示出了第一实施例的修改的图；图5是示出了根据本发明第二实施例的半导体器件的图。
具体实施例方式
现在将参考附图详细说明本发明的优选实施例，从而更清楚地限定本发明的上述目的和其它目的、特征以及效果。
图1是示出了根据本发明第一实施例的半导体芯片的图。
在半导体芯片1的侧表面和下表面上布置用于吸附诸如铜离子的金属离子污染物的晶体缺陷层2。
晶体缺陷层2的存在防止了污染物穿过半导体芯片1的侧表面和下表面进入半导体芯片1。
图2A、2B和3是示出了根据本发明的半导体器件的制造方法的图。现在将说明该制造方法。
如图2A所示，在由例如硅制成的800μm厚的半导体衬底3的上表面上布置其是非易失存储单元的元件的源极和栅极电极以及电路(它们均未示出)。然后，在得到的衬底3的上表面上布置例如SiN或SiON制成的钝化膜4。由于采用精细氮化物膜作为钝化膜4，所以诸如铜离子的重元素不能够通过它。接着，使用磨料，机械地研磨半导体衬底3的下表面，直到其厚度为例如110μm到120μm。磨料应该选择其颗粒尺寸大得足以在半导体衬底3的下表面上形成晶体缺陷层2。晶体缺陷层2是用于捕获诸如铜离子等污染物的吸附层。此后，使用刀片切刀或激光切刀切割半导体衬底3，以分离半导体芯片1，并且使用磨料研磨芯片的侧表面以获得侧表面的晶体缺陷层2(见图2B)。应该注意，只要当使用刀片切刀切割半导体衬底3时就已经获得了半导体芯片1的侧表面的可以捕获污染物的缺陷层，就可以不进行机械研磨工艺。此外，用来研磨下表面的刀片和用来切割半导体芯片1的刀片可以具有相同的锋利度，例如，采用刀片#2000。在这种情况下，侧表面和下表面具有相同的粗糙度。采用该工艺来制造半导体芯片1。
如图3所示，使用贴装带11将半导体芯片1贴装在组合板6的上表面上。然后，通过导线10将半导体芯片1上的焊盘8和组合板6上的焊盘9电连接。此后，应用密封树脂5来密封半导体芯片1。最后，焊球7被附着在组合板6的下表面上。采用该工艺来获得BGA(球栅阵列)封装。
组合板6是通过粘合铜箔到非导电材料制成的绝缘板而制作的印刷板。然后通过构图铜箔形成组合板6的印刷布线。此后将阻焊剂涂层应用到除了焊接布线10的印刷布线之外的印刷板6的上表面上的所有部分。由于铜在阻焊剂中扩散，所以在图2和3所示的组合工艺中，阻焊剂中的铜离子扩散。然而，根据本发明，由于已经在半导体芯片1的下表面上布置了晶体缺陷层2，所以铜离子被晶体缺陷层2所捕获并且避免了其进入半导体芯片1。并且尽管铜离子扩散到整个密封树脂5中并到达半导体芯片1的侧表面，但是它们被布置在半导体芯片1的侧表面上的缺陷层所吸收并且避免了其进入半导体芯片1。此外，由于已经在半导体芯片1的上表面上形成了钝化膜4，所以也能够避免铜离子通过上表面进入。
根据本实施例，已经给出了非易失存储器的说明；但是，本发明对于其它电荷存储器也是有效的。也就是说，能够避免由诸如铜离子的污染物引起的电荷存储失败的发生和电荷存储特性的恶化。实例的电荷存储器可以是闪存或DRAM存储器。
图4是示出了第一实施例的修改的图，其中层叠了本发明的半导体芯片以构成MCP(多芯片封装)。该封装是由诸如闪存、SRAM和DRAM的半导体芯片构成的组件。例如，半导体芯片1是闪存，半导体芯片12是DRAM。应该注意的是，在图4中没有示出贴装带11。
图5是示出了根据本发明的第二实施例的半导体器件的图。
使用含银的贴装元件13将半导体芯片1贴装在组合板6上，从而半导体芯片1的整个下表面被贴装元件13所覆盖。
通过采用含银的贴装元件13，在半导体器件3的整个下表面和贴装元件13之间形成了肖特基势垒。由于铜离子很重，一旦存在肖特基势垒，来自组合板6的铜离子不能通过势垒而进入半导体芯片1。
用于制做该半导体器件的制造方法如下。
通过使用含银的贴装元件13将半导体芯片1牢固地贴装在组合板6上，从而芯片1的整个下表面被贴装元件13所覆盖。由于其它的工艺与图2和3所示的工艺相同，所以对它们不进行进一步解释。
本发明并不限于这些实施例，并且很明显，各实施例可以在本发明的技术构思的范围内进行各种修改。例如，还可以提供采用第一和第二实施例的半导体器件。也就是说，这样的半导体器件也是可用的，即其中在图5所示的半导体芯片的下表面上布置晶体缺陷层，而肖特基势垒位于缺陷层和组合板之间。此外，尽管在第二实施例中，采用了含银的贴装元件来形成肖特基势垒，但只要能形成肖特基势垒，也可以采用其它的金属。
权利要求
1.一种电荷存储型半导体器件，其中在半导体器件的侧表面和下表面上形成吸附层。
2.根据权利要求1的半导体器件，其中吸附层是晶体缺陷层。
3.根据权利要求1的半导体器件，其中使用贴装带来将半导体芯片的下表面固定到组合板。
4.一种半导体器件，包括半导体芯片；以及组合板，其中将半导体芯片贴装在组合板上从而至少形成跨过半导体芯片的整个下表面的肖特基势垒。
5.一种半导体器件，其中用于捕获污染物的缺陷层至少形成在半导体芯片的侧表面上。
6.一种半导体器件，包括半导体芯片；形成在半导体芯片的侧表面和下表面上的吸附层；覆盖半导体芯片的树脂层；以及通过使用贴装元件为半导体芯片的下表面提供的组合板。
7.一种半导体器件的制造方法，包括如下步骤在半导体衬底的上表面上形成半导体元件；研磨半导体衬底的下表面；沿半导体芯片的侧边切割半导体衬底；以及在半导体芯片的下表面和侧表面上形成吸附层。
8.根据权利要求7的半导体器件的制造方法，其中通过使用含金属的贴装元件将下表面固定到组合板从而在整个下表面上形成肖特基势垒的步骤，在半导体芯片的下表面上布置吸附层。
全文摘要
根据本发明，在半导体芯片的侧表面和下表面上布置吸附层。然后将半导体芯片贴装在封装的板上，从而在下表面上形成肖特基势垒。用这种结构，经过封装的板的金属离子能够被布置在半导体芯片的侧表面和/或下表面上的缺陷层和肖特基势垒所捕获。
文档编号H01L29/00GK1667809SQ20051005277
公开日2005年9月14日 申请日期2005年3月14日 优先权日2004年3月12日
发明者金森宏治, 西坂祯一郎, 儿玉典昭, 片山功, 松浦义宏, 石原薰, 原田也寸志, 峰永德亮, 大下千寻 申请人:恩益禧电子股份有限公司