专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法，特别涉及一种包括具有偏移(offset)结构的高压晶体管的半导体器件及其制造方法。
背景技术：
具有偏移结构的高压晶体管公知为具有稳定的耐压和泄漏特性的晶体管(例如，日本特许公开专利公报No.9-223793中的图6)。在这种高压晶体管中，漏极扩散层包括位于栅极一侧上的杂质区(以下将其称为“低杂质浓度区”)和其杂质浓度比该低杂质浓度区的杂质浓度高的区域(以下将其称为“高杂质浓度区”)。例如通过LOCOS(硅的局部氧化)或使用利用STI(浅沟槽隔离)的沟槽结构进行器件隔离。
图6是包括利用LOCOS进行器件隔离处理过的MOS型晶体管并具有偏移结构的半导体器件的剖面图。在图6中，半导体衬底包括用作用于形成高压晶体管20d的基底的半导体基底1、以及在其上形成的第一导电类型阱扩散层2。在阱扩散层2的表面上，形成作为用于器件隔离的绝缘膜的LOCOS氧化物膜6a和6b。
在阱扩散层2中形成第二导电类型源极扩散层11a，以便接触LOCOS氧化物膜6a。第二导电类型漏极扩散层11b包括低杂质浓度区5a和高杂质浓度区5b。低杂质浓度区5a位于源极扩散层11a的一侧(即，低杂质浓度区5a比高杂质浓度区5b更靠近源极扩散层11a)并位于LOCOS氧化物膜6b的下方。具有这种结构的低杂质浓度区5a还被称为“偏移漏极扩散层”。
在源极扩散层11a和漏极扩散层11b之间的阱扩散层2中的区域用作沟道区(以下将称为“沟道区”)。形成第一导电类型杂质层15，使其与沟道区和源极扩散层11a重叠。在沟道区的上方形成栅极绝缘膜8，并且在栅极绝缘膜8上形成栅极9。
杂质层15是阈值电压调整杂质层，用于调整高压晶体管20d的阈值电压。通过利用离子注入等方法将第一导电类型杂质引入到源极扩散层11a和沟道区中，并热扩散该引入的杂质，来形成杂质层15。由于在沟道区中形成的杂质层15，因此可以给栅极9或漏极扩散层11b施加高压。
然而，具有上述结构的高压晶体管20d具有严重的问题即电流驱动能力很容易降低。图6中用箭头表示的圆圈部分是沟道区一侧上的LOCOS氧化物膜6b的一部分的放大图。如圆圈部分所示，杂质层15的一端与低杂质浓度区5a的一端重叠。下面，杂质层15和低杂质浓度区5a彼此重叠的部分将被称为“重叠部分30”。杂质层15和低杂质浓度区5a具有彼此相反的导电类型。因此，在重叠部分30中，对导电起贡献的载流子的浓度降低，并且产生寄生电阻，导致高电阻。这降低了高压晶体管的电流驱动能力。
日本特许公开专利公报No.9-223793提出了一种为了解决上述问题而在具有上述结构的半导体器件的沟道区中提供另一杂质层的技术。图7是具有这种结构的半导体器件的剖面图。在图7中，在具有与图6所示的半导体器件基本相同的结构的半导体器件的沟道区中，形成具有与漏极扩散层11b相同的导电类型的高杂质浓度区40。高杂质浓度区40是在形成杂质层15之后，通过把具有与漏极扩散层11b相同导电类型的杂质引入到沟道区中，并热扩散该杂质而形成的。
在具有这种结构的高压晶体管20e中，杂质区15的杂质抵消(compensate for)了低杂质浓度层5a的杂质，并在重叠部分30处延伸出耗尽层60。因此，可以保证漏极扩散层11b或栅极9的高耐压。再者，由于由高杂质浓度区40将阈值电压调整到所希望的电平，所以可以提高高压晶体管20e的电流驱动能力。
然而，上述技术具有下列问题。当形成杂质层15和高杂质浓度区40时，通过热扩散控制在半导体衬底深度方向上的杂质分布。需要控制杂质层15的杂质浓度，以便在重叠部分30中获得所希望的耗尽层60。然而，通过热扩散，难以将杂质浓度控制到合适的水平。此外，杂质层15和高杂质浓度区40在沟道区中彼此重叠，这就难以控制沟道区的表面部分的浓度。
发明内容
因此，本发明的一个目的是提供一种半导体器件，其中很容易控制漏极扩散层的低杂质浓度区的端部和沟道区中的杂质浓度，可以保证漏极扩散层或栅极的高耐压，并且可以抑制晶体管的电流驱动能力的降低；本发明还提供一种制造这种半导体器件的方法。
本发明具有下列特征以实现上述目的。
本发明的第一方面是旨在一种包括高压晶体管的半导体器件。该半导体器件包括具有第一导电类型表面部分的半导体衬底；在该半导体衬底中形成的第二导电类型源极扩散层、漏极扩散层和第一导电类型杂质层；以及设置在该半导体衬底上的栅极和栅极绝缘膜。漏极扩散层包括在源极扩散层一侧上形成的第二导电类型低杂质浓度区和其杂质浓度比低杂质浓度区高的第二导电类型高杂质浓度区。可以在该半导体衬底中设置用于器件隔离的绝缘膜，并且低杂质浓度区可以是在该绝缘膜下方形成的偏移漏极扩散层。
根据本发明的半导体器件的一个特征是将低杂质浓度区和杂质层布置成使其不抵消彼此的杂质。采用这种结构，可以防止低杂质浓度区被杂质层的杂质抵消。结果是，限制了寄生电阻的产生，并由此可以抑制电流驱动能力的降低。此外，可以将高压施加于栅极和漏极扩散层。
其中将低杂质浓度区和杂质层布置成使其不抵消彼此的杂质的结构意味着一种结构，其中，例如，低杂质浓度区和杂质层彼此分离或彼此接触。可以进一步在低杂质浓度区和杂质层之间设置第二导电类型边界杂质层。
本发明的第二方面是旨在一种制造具有上述结构的半导体器件的方法。根据该方法，首先，将第二导电类型杂质引入到具有第一导电类型表面部分的半导体衬底中，由此在半导体衬底中形成低杂质浓度区。接着，在半导体衬底中形成用于器件隔离的一对绝缘膜，使得这一对绝缘膜中的一个位于低杂质浓度区上。然后，在低杂质浓度区上形成的一对绝缘膜中的一个上形成抗蚀剂图形(resist pattern)，该抗蚀剂图形也覆盖用作沟道区的区域的一部分。接下来，使用该抗蚀剂图形和绝缘膜作为掩膜，将第一导电类型杂质引入到半导体衬底中，由此在位于半导体衬底中并与低杂质浓度区分开的位置上形成杂质层。然后，除去该抗蚀剂图形，并且在用作半导体衬底中的沟道区的区域上形成栅极绝缘膜。在栅极绝缘膜上形成栅极。使用这对绝缘膜和栅极作为掩膜，将第二导电类型杂质引入到半导体衬底中，由此在半导体衬底中形成源极扩散层和漏极扩散层。
在形成栅极的步骤之后，可以通过在沿着半导体衬底的主表面的方向上进行热处理，来扩散包含在杂质层中的杂质和包含在低杂质浓度区的杂质，直到所述杂质彼此接触为止。
本发明还提供另一种制造半导体器件的方法。根据这种方法，首先，将第二导电类型杂质引入到具有第一导电类型表面部分的半导体衬底中，由此在半导体衬底中形成低杂质浓度区。接着，在半导体衬底中形成用于器件隔离的一对绝缘膜，使得这一对绝缘膜中的一个位于低杂质浓度区上。然后，用这一对绝缘膜作为掩膜，将第一导电类型杂质引入到半导体衬底中，由此形成杂质层。接着，在半导体衬底上形成抗蚀剂图形，该抗蚀剂图形至少在用作沟道区的区域的一部分的上方具有开口，该部分位于低杂质浓度区的一侧上。用该抗蚀剂图形作为掩膜，将第二导电类型杂质引入到半导体衬底中，由此在半导体衬底中形成边界杂质层。然后，除去该抗蚀剂图形。在用作沟道区的区域上形成栅极绝缘膜。在栅极绝缘膜上形成栅极。然后，用这一对绝缘膜和栅极作为掩膜，将第二导电类型杂质引入到半导体衬底中，由此在半导体衬底中形成源极扩散层和漏极扩散层。
通过这种制造方法，很容易地控制漏极扩散层的低杂质浓度区的端部以及沟道区中的杂质浓度。可以很容易地制造包括具有较高电流驱动能力的高压晶体管的半导体器件。
如上所述，根据本发明，将漏极扩散层的低杂质浓度区和杂质层布置成使其不抵消彼此的杂质，该杂质层的导电类型与在沟道区中形成的低杂质浓度区相反。这样，可以提供一种具有高压晶体管的半导体器件及其制造方法，该半导体器件允许将高压施加于栅极或漏极扩散层，并抑制沟道区中的电流驱动能力的降低。
本发明的这些和其它目的、特征、方面和优点，从下面参照附图对本发明进行的详细说明中将更加显而易见。
图1是显示根据本发明实施例1的半导体器件的结构的剖面图；图2A-2E是显示图1所示的半导体器件的制造步骤的示意图；图3是显示根据本发明实施例1的另一半导体器件的结构的剖面图；图4是显示根据本发明实施例2的半导体器件的结构的剖面图；图5A-5E是显示图4所示的半导体器件的制造步骤的示意图；图6是显示常规半导体器件的结构的剖面图；和图7是显示另一常规半导体器件的结构的剖面图。
优选实施例的说明实施例1图1是根据本发明实施例1的半导体器件的结构的剖面图，它包括用LOCOS隔离处理过并具有偏移结构的MOS型晶体管。在图1中，半导体衬底具有第一导电类型杂质表面部分。这里，半导体衬底包括用作用于形成高压晶体管20a的基底的半导体基底1以及在其上形成的第一导电类型阱扩散层2。在阱扩散层2的表面上，形成LOCOS氧化物膜6a和6b，作为用于器件隔离的绝缘膜。
在阱扩散层2中形成第二导电类型源极扩散层11a，以便接触LOCOS氧化物膜6a。第二导电类型漏极扩散层11b包括低杂质浓度区5a和高杂质浓度区5b。低杂质浓度区5a位于源极扩散层11a的一侧并位于LOCOS氧化物膜6b的下方。具有这种结构的低杂质浓度区5a还被称为“偏移漏极扩散层”。
通过利用离子注入等方法将与低浓度杂质区5a相反的导电类型即第一导电类型的杂质引入到源极扩散层11a和沟道区中，来形成杂质层7。杂质层7是用于调整高压晶体管20a的阈值电压的阈值电压调整杂质层。在沟道区上，形成栅极9和栅极绝缘膜8，栅极绝缘膜8位于栅极9和沟道区之间。
在根据本实施例的半导体器件中，与图6和7中所示的常规半导体器件不同，将杂质层7和低杂质浓度区5a布置成使其不抵消彼此的杂质，即，彼此分开距离T。由于杂质层7和低杂质浓度区5a之间的这种位置关系，消除了作为常规技术的问题的重叠部分30。因此，可以解决在沟道区侧上的低杂质浓度区5a的端部产生寄生电阻的问题。
由于设置在沟道区中的杂质层7，阈值电压可以被调整到所希望的电平，并由此可以提高高压晶体管20a的电流驱动能力。由于形成偏移漏极扩散层，所以可以将高压施加于栅极9或漏极扩散层11b。由于在沟道区中只形成杂质层7，所以很容易控制沟道区的表面部分的浓度。
图2A-2E是在图1所示半导体器件的制造步骤中的半导体衬底和在其上形成的元件的剖面图。下面，将参照图2A-2E说明根据实施例1的半导体器件的制造方法。
图2A显示其中在半导体衬底上形成氧化硅膜和氮化硅膜的状态。这种结构是如下获得的。在P型半导体基底1的表面上，形成P型阱扩散层2。接着，在阱扩散层2的表面上，通过氧化或CVD(化学汽相淀积)依次淀积SiO2(氧化硅)膜3和SiN(氮化硅)膜4。
图2B显示其中在半导体衬底上形成用于形成低杂质浓度区5a的掩膜图形的状态。这种结构是如下获得的。例如，利用光刻和干式蚀刻处理SiO2膜3和SiN膜4，由此在将要形成LOCOS氧化物膜6a和6b的位置上形成开口。然后，施加抗蚀剂，以便保持将要形成漏极扩散层11b的一侧上的开口并覆盖另一开口，由此形成抗蚀剂膜。对该抗蚀剂膜进行曝光和显影处理，由此形成被构图为所希望形状的抗蚀剂图形12。使用已经如上构图的SiO2膜3、SiN膜4和抗蚀剂图形12作为掩膜，把N型杂质(例如，磷、砷、锑)的离子注入到阱扩散层2中。这样，在阱扩散层2中形成低杂质浓度区5a。
图2C显示其中在阱扩散层2的表面上形成LOCOS氧化物膜6a和6b的状态。这种结构是如下获得的。除去抗蚀剂图形12。在1000℃温度下对得到的结构进行热处理，由此使用SiN膜4作为防氧化掩膜，热氧化阱扩散层2的表面，并且还使低杂质浓度区5a的N型杂质热扩散。这样，在阱扩散层2的表面上形成厚度大约为70nm的LOCOS氧化物膜6a和6b，同时，使低杂质浓度区5a变得更深。通过蚀刻，除去SiN膜4和SiO2膜3。
图2D显示其中在半导体衬底上形成被构图成所希望形状的抗蚀剂图形13以及在阱扩散层2中形成杂质层7的状态。这种结构如下获得。在LOCOS氧化物膜6b上形成抗蚀剂图形13，使其还覆盖沟道区的一部分。使用抗蚀剂图形13和LOCOS氧化物膜6a作为掩膜，把P型杂质(例如，硼，铝)的离子注入到阱扩散层2中。这样，在阱扩散层2中，在与低杂质浓度区5a隔开距离T的位置上形成杂质层7。
图2E显示其中在阱扩散层2中形成源极扩散层11a和漏极扩散层11b，并且在半导体衬上形成栅极绝缘膜8和栅极9的状态。这种结构如下获得。首先，除去抗蚀剂图形13。接着，在LOCOS氧化物膜6a和6b之间的阱扩散层2的表面上通过热氧化或CVD淀积SiO2膜。在SiO2膜上通过CVD淀积多晶硅膜。利用光刻和干式蚀刻处理这些膜，由此将每个膜构图成所希望的形状。这样，形成栅极绝缘膜8和栅极9。
接着，使用栅极9和LOCOS氧化物膜6a和6b作为掩膜，把N型杂质离子注入到阱扩散层2中，由此形成高杂质浓度区5b和源极扩散层11a。这样，形成了具有偏移结构的高压晶体管20a。
具有上述结构的高压晶体管20a的代表性的表面杂质浓度为在阱扩散层2中，大约3×1015原子/cm3；在低杂质浓度区5a中，大约5×1016原子/cm3；在源极扩散层11a和高杂质浓度区5b中，大约5×1020原子/cm3；以及在杂质层7中，大约1×1017原子/cm3。
现在，将详细说明杂质层7和低杂质浓度区5a之间的距离T，其是根据本实施例的半导体的器件的一个特征。在图1中，低杂质浓度区5a和杂质层7之间的距离T例如等于或小于大约1μm。其原因是，在区域5a和层7之间的距离等于或小于大约1μm的地方，阈值电压很低，因此不可能造成电阻增加。
此外，在杂质层7和低杂质浓度区5a之间形成一个部分，在该部分中不注入用于阈值电压调整的杂质。因此，低杂质浓度区5a的P型杂质和杂质层7的N型杂质不会彼此抵消。这抑制了沟道区一侧上的低杂质浓度区5a的端部的载流子浓度的减少，并由此实现了具有高电流驱动能力的晶体管。
如图3所示，低杂质浓度区5a和杂质层7可以彼此接触。图3所示的半导体器件是如下获得的。在图2E所示的步骤中，被包含于杂质层7和低杂质浓度区5a中的杂质通过热处理，在沿着半导体衬底主表面的方向上扩散，并且杂质层7和低杂质浓度区5a彼此接触。通过按照优选方式控制热处理的程度，可以很容易实现这种结构。
在具有这种结构的高电压晶体管20b中，在低杂质浓度区5a和杂质层7之间没有距离。由于在区域5a和层7之间的距离等于或小于上述的大约1μm的部分中，阈值电压很低，因此电阻不会增加。
在上面的说明中，杂质层7与沟道区和源极扩散层11a重叠。然而，只要求杂质层7形成在沟道区中，以便用作阈值电压调整杂质层。
实施例2在本实施例中，将说明包括设置在低杂质浓度区5a和杂质层7之间的边界杂质层的半导体器件。根据本实施例的半导体器件具有与根据实施例1的半导体器件基本上相同的结构，下面将只说明不同之处。
图4是根据本发明实施例2的半导体器件的结构的剖面图。在图4中，在低杂质浓度区5a和杂质层7之间设置第二导电类型边界杂质层10。
图5A-5E是在图4所示半导体器件的制造步骤中的半导体衬底及在其上形成的元件的剖面图。下面将参照图5A-5E说明根据实施例2的半导体器件的制造方法。图5A-5C所示的步骤与实施例1中的图2A-2C所示的步骤相同，因此省略其说明。
图5D显示其中形成被构图成所希望形状的抗蚀剂图形14，并且在阱扩散层2中形成杂质层7和边界杂质层10的状态。这种结构如下获得。首先，使用LOCOS氧化物膜6a和6b作为掩膜，把N型杂质(例如磷、砷)的离子注入到阱扩散层2中，由此在阱扩散层2中形成N型杂质层。位于LOCOS氧化物膜6a和6b之间的N型杂质层的一部分是用于调整阈值电压的杂质层7。
接着，施加抗蚀剂，以覆盖所得结构的表面，由此形成抗蚀剂图形14，该抗蚀剂图形14至少在低杂质浓度区5a一侧的沟道区端部的上方具有开口50。然后，使用抗蚀剂图形14和LOCOS氧化物膜6b作为掩膜，注入P型杂质离子，使得表面杂质浓度大约为1×1017原子/cm3。这样，在低杂质浓度区5a和杂质层7之间形成边界杂质层10。边界杂质层10与低杂质浓度区5a和杂质层7都重叠。边界杂质层10优选具有等于或小于大约1μm的宽度。
图5E所示的步骤与图2E所示的步骤相同，因此这里不再说明。通过进行与前面参照图2E所述的相同的处理，形成具有偏移结构的高压晶体管20c。
在包括具有上述结构的高压晶体管20c的半导体器件中，即使杂质层7和低杂质浓度区5a彼此重叠，由于边界杂质层10而使低杂质浓度区5a的杂质浓度增加。因此，抑制了寄生电阻的产生，并由此降低了阈值电压。由于边界杂质层10的宽度极小，等于或小于大约1μm，因此很容易控制沟道区的表面浓度。
在上面的说明中，边界杂质层10设置在低杂质浓度区5a和杂质层7彼此交叠的部分中。可选择地，杂质层7和低杂质浓度区5a可以像实施例1中所述的那样彼此分开，并且边界杂质层10可以设置在其间的间隙中。
在上述实施例中，说明了用LOCOS器件隔离处理过并具有偏移结构的MOS型晶体管。本发明对于用STI器件隔离处理过并具有偏移结构的MOS型晶体管也是有效的。
在上述实施例中说明了P型MOS晶体管。本发明还可以适用于N型MOS晶体管。在N型MOS晶体管中，半导体衬底中的杂质表面部分是N型的，并且源极扩散层和漏极扩散层是P型的。可以按照与上述晶体管基本相同的方式构成包括CMOS晶体管的高压晶体管。
根据本发明的半导体器件具有以下特征即抑制在沟道区一侧的漏极扩散层的一部分中产生寄生电阻，并保持高压晶体管的稳定电流驱动能力。因此，本发明例如可用于包括具有通过LOCOS或STI实现的偏移结构的高电压晶体管的半导体器件及其制造方法。
尽管已经详细说明了本发明，但是前面说明的所有方面都是说明性的而非限制性的。应该理解，在不脱离本发明的范围的情况下可以做许多其它修改和改变。
权利要求
1.一种包括高压晶体管的半导体器件，该半导体器件包括半导体衬底，其具有第一导电类型表面部分；第二导电类型源极扩散层，其形成在该半导体衬底中；漏极扩散层，其包括第二导电类型低杂质浓度区和第二导电类型高杂质浓度区，该高杂质浓度区的杂质浓度比该低杂质浓度区的杂质浓度高，其中在该源极扩散层的一侧形成该低杂质浓度区；第一导电类型杂质层，其设置在该半导体衬底中的源极扩散层和低杂质浓度区之间；栅极绝缘膜，其设置在该第一导电类型杂质层上；以及栅极，其设置在该栅极绝缘膜上；其中将该低杂质浓度区和该杂质层布置成使其不抵消彼此的杂质。
2.根据权利要求1所述的半导体器件，其中所述低杂质浓度区和所述杂质层是彼此分开的。
3.根据权利要求1所述的半导体器件，其中所述低杂质浓度区和所述杂质层彼此接触。
4.根据权利要求1所述的半导体器件，还包括在所述低杂质浓度区和所述杂质层之间的第二导电类型边界杂质层。
5.根据权利要求1所述的半导体器件，还包括在所述半导体衬底中的用于器件隔离的绝缘膜，其中在该绝缘膜下方设置所述低杂质浓度区。
6.一种制造包括高压晶体管的半导体器件的方法，该方法包括以下步骤将第二导电类型杂质引入到具有第一导电类型表面部分的半导体衬底中，由此在该半导体衬底中形成低杂质浓度区；在该半导体衬底中形成用于器件隔离的一对绝缘膜，使得这一对绝缘膜中的一个位于该低杂质浓度区上；在形成在该低杂质浓度区上的所述一对绝缘膜中的一个绝缘膜上形成抗蚀剂图形，该抗蚀剂图形也覆盖一部分将用作沟道区的区域；使用该抗蚀剂图形和所述绝缘膜作为掩膜，将第一导电类型杂质引入到该半导体衬底中，由此在位于该半导体衬底中并与该低杂质浓度区相分开的位置上形成杂质层；除去该抗蚀剂图形；在该杂质层上形成栅极绝缘膜；在该栅极绝缘膜上形成栅极；以及使用所述一对绝缘膜和该栅极作为掩膜，将第二导电类型杂质引入到该半导体衬底中，由此在该半导体衬底中形成源极扩散层和漏极扩散层。
7.根据权利要求6所述的制造半导体器件的方法，在形成所述栅极的步骤之后，还包括以下步骤通过热处理，在沿着所述半导体衬底主表面的方向上扩散包含在所述杂质层中的杂质和包含在所述低杂质浓度区中的杂质，直到所述杂质彼此接触为止。
8.一种制造包括高压晶体管的半导体器件的方法，该方法包括以下步骤将第二导电类型杂质引入到具有第一导电类型表面部分的半导体衬底中，由此在该半导体衬底中形成低杂质浓度区；在该半导体衬底中形成用于器件隔离的一对绝缘膜，使得这一对绝缘膜中的一个位于该低杂质浓度区上；使用所述一对绝缘膜作为掩膜，将第一导电类型杂质引入到该半导体衬底中，由此形成杂质层；在该半导体衬底上形成抗蚀剂图形，该抗蚀剂图形至少在将用作沟道区的区域的一部分上方具有开口，该部分处于该低杂质浓度区的一侧上；使用该抗蚀剂图形作为掩膜，将第二导电类型杂质引入到该半导体衬底中，由此在该半导体衬底中形成边界杂质层；除去该抗蚀剂图形；在该杂质层上形成栅极绝缘膜；在该栅极绝缘膜上形成栅极；和使用所述一对绝缘膜和该栅极作为掩膜，将第二导电类型杂质引入到该半导体衬底中，由此在该半导体衬底中形成源极扩散层和漏极扩散层。
全文摘要
漏极扩散层(11b)包括低杂质浓度区(5a)和高杂质浓度区(5b)，并且低杂质浓度区(5a)位于沟道区的一侧上。在该沟道区中，在远离该低杂质浓度区(5a)一距离(T)的位置上，形成具有与该漏极扩散层(11b)相反的导电类型的杂质层(7)。可选择地，将低杂质浓度区(5a)和杂质层(7)设置成彼此接触。仍可选择地，在低杂质浓度区(5a)和杂质层(7)之间提供边界杂质层。这样，可以提供一种包括高压晶体管的半导体器件及其制造方法，该半导体器件能够抑制电流驱动能力的降低和进行稳定的驱动。
文档编号H01L29/78GK1667837SQ200510052769
公开日2005年9月14日 申请日期2005年3月14日 优先权日2004年3月12日
发明者铃木光浩, 森永实, 井上征宏 申请人:松下电器产业株式会社