专利名称：侧壁半导体晶体管及其制造方法
技术领域：
本发明涉及半导体晶体管，更具体地说，涉及侧壁半导体晶体管。
背景技术：
在典型的半导体晶体管中，在晶体管的栅极接触区域和源极/漏极接触区域之间存在电容。希望减小这些电容。因此，需要一种新的晶体管结构，其中降低在晶体管的栅极接触区域和源极/漏极接触区域之间的电容。同样也需要用于制造这种新的晶体管结构的方法。
发明内容
本发明提供了一种半导体结构，包括(a)衬底；以及(b)在所述衬底上的半导体区域，栅极介质区域，和栅极区域，其中所述栅极介质区域夹在所述半导体区域和所述栅极区域之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区域电绝缘，其中所述半导体区域包括沟道区域和第一和第二源极/漏极区域，其中所述沟道区域夹在所述第一和第二源极/漏极区域之间，其中所述第一和第二源极/漏极区域与所述栅极区域对准，其中所述沟道区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面。
本发明还提供了一种用于制造半导体结构的方法，包括以下步骤(a)提供衬底，半导体区域，栅极介质区域，和栅极区(block)，其中所述半导体区域，所述栅极介质区域，和所述栅极区在所述衬底上，其中所述栅极介质区域夹在所述半导体区域和所述栅极区之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区电绝缘，其中所述半导体区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面；以及(b)从所述栅极区形成栅极区域；以及(c)在所述半导体区域中形成第一和第二源极/漏极区域，其中所述第一和第二源极/漏极区域与所述栅极区域对准。
本发明还提供了一种用于制造半导体结构的方法，包括以下步骤(a)提供衬底，半导体区域，栅极介质区域，和栅极区，其中所述半导体区域，所述栅极介质区域，和所述栅极区在所述衬底上，其中所述栅极介质区域夹在所述半导体区域和所述栅极区之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区电绝缘，其中所述半导体区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面；以及(b)从所述栅极区形成栅极区域；以及(c)利用包括所述栅极区域的掩模，以在所述半导体区域中形成第一和第二源极/漏极区域。
本发明提供了一种新颖晶体管结构，其中降低了在晶体管的栅极接触区域和源极/漏极接触区域之间的电容。本发明还提供了用于制造这种新颖晶体管结构的方法。
图1A-1G示出了根据本发明的实施例用于图解晶体管制造方法的半导体结构的透视图。
图1H示出了根据本发明的实施例的图1G的半导体结构沿平面1H的顶视图。
具体实施例方式
图1A-1G示出了根据本发明的实施例用于图解晶体管制造方法的半导体结构100的透视图。具体，参考图1A，在一个实施例中，该方法从提供衬底110的步骤开始。在一个实施例中，衬底110可以包括如二氧化硅的介质材料。
下一步，在一个实施例中，利用任意的常规方法在衬底110上形成半导体(如，硅，锗等)层120。
下一步，在一个实施例中，通过例如热氧化在半导体层120上形成介质层130。
下一步，在一个实施例中，通过例如化学气相沉积(CVD)在介质层130上形成氮化物140。
下一步，在一个实施例中，通过例如光刻工艺在氮化物层140上形成构图的光致抗蚀剂层145。
下一步，在一个实施例中，构图的光致抗蚀剂层145可以用作掩模以仅蚀刻掉氮化物层140的未覆盖部分，接着仅蚀刻掉介质层130的未覆盖部分，并且接着仅蚀刻掉半导体层120的未覆盖部分，随后移除构图的光致抗蚀剂层145。在图1B中示出了所得结构100。在这些蚀刻步骤后，半导体层120的剩余部分可以称为半导体区域120(图1B)。
下一步，参考图1B，在一个实施例中，该方法继续在半导体区域120的侧壁122上形成栅极介质区域150的步骤。在一个实施例中，可以通过热氧化形成栅极介质区域150。
下一步，参考图1C，在一个实施例中，在栅极介质区域150的侧壁152和衬底110上形成栅极区160。在一个实施例中，栅极区160可以包括多晶硅。在一个实施例中，可以通过在图1B的整个结构100上沉积多晶硅(未示出)栅极层并接着平面化栅极层的上表面直到氮化物层140的上表面142暴露于大气，来形成栅极区160。
下一步，参考图1D，在一个实施例中，在氮化物层140上和栅极区160的一部分上形成沟道覆盖区170。在一个实施例中，沟道覆盖区170可以包括如二氧化硅的介质材料。在一个实施例中，可以通过光刻工艺形成沟道覆盖区170。
下一步，在一个实施例中，利用例如光刻工艺在沟道覆盖区170和栅极区160上形成构图的光致抗蚀剂层175。
下一步，在一个实施例中，构图的光致抗蚀剂层175可以用于仅蚀刻掉沟道覆盖区170的未覆盖部分，并随后仅蚀刻掉栅极区160的未覆盖部分，形成图1E中的结构100。在这些蚀刻步骤后，沟道覆盖区170的剩余部分称为沟道覆盖区域170。同样，在这些蚀刻步骤后，栅极区160的剩余部分称为栅极区域160。
下一步，参考图1E，在一个实施例中，构图的光致抗蚀剂层175，沟道覆盖区域170，和栅极区域160(可以统称为区160，170，175)可以用作掩模，以在半导体区域120内形成延伸区域124a和124b。延伸区域124b在区160，170，175的后面，且为了简洁未在图1E中示出，而在图1H中示出。在一个实施例中，可以通过用箭头124’表示的延伸离子注入方法形成延伸区域124a和124b，所述箭头方向指示延伸离子轰击方向。在区域124a和124b中延伸杂质浓度的范围从1e19cm-3(也就是1019原子/厘米3)到5e20cm-3(也就是5×1020原子/厘米3)。对于n型MOSEFET，n型杂质，如As(砷)和/或P(磷)可以用于延伸注入。对于p型MOSEFET，p型杂质，如B(硼)和/或In(铟)可以用于延伸注入。在一个实施例中，可以在延伸注入工艺后进行延伸退火工艺。
下一步，在一个实施例中，区160，170，175可以再次用作掩模以在半导体区域120中形成晕圈(halo)区域126a和126b。晕圈区域126b在区160，170，175后面且为了简洁未在图1E中示出，而在图1H中示出。在一个实施例中，可以通过用箭头126’表示的晕圈离子注入工艺形成晕圈区域126a和126b，所述箭头方向也指示晕圈离子轰击方向。在区域126a和126b中的晕圈杂质浓度的范围从5e17cm-3到1e19cm-3。对于n型MOSEFET，p型杂质，例如B和/或In，可以用于晕圈注入。对于p型MOSEFET，n型杂质，例如As和/或P可以用于晕圈注入。在一个实施例中，可以在晕圈离子注入工艺后进行晕圈退火工艺。下一步，在一个实施例中，移除构图的光致抗蚀剂层175。
下一步，参考图1F，在一个实施例中，在沟道覆盖区域170和部分栅极区域160的侧壁上形成栅极隔离层180a和180b。在一个实施例中，可以通过在图1E的整个结构100(移除了构图的光致抗蚀剂层)上沉积氮化物栅极隔离层(未示出)并随后回蚀刻氮化物栅极隔离层来形成栅极隔离层180a和180b。
下一步，在一个实施例中，沟道覆盖区域170，栅极区域160，和栅极隔离层180a和180b(可以统称作区160，170，180)可以用作掩模以通过在半导体区域120中注入形成源极/漏极(S/D)区域128a和128b。结果，S/D区域128a和128b与栅极区域160对准。在一个实施例中，在区域120中的S/D掺杂浓度高于1e19cm-3以减小结电容。S/D区域128b在区160，170，180后面，且为了简洁未在图1F中示出，而在图1H中示出。在一个实施例中，S/D区域128a和128b可以通过用箭头128’表示的S/D注入工艺形成S/D区域128a和128b，所述箭头方向也指示S/D离子轰击方向。在区域128a和128b中的S/D杂质浓度范围从1e20cm-3至5e20cm-3。对于n型MOSEFET，n型杂质，如As和/或P可以用于S/D注入。对于p型MOSEFET，p型杂质，如B和/或In可以用于S/D注入。在一个实施例中，可以在S/D注入工艺后进行S/D退火工艺。
下一步，参考图1G，在一个实施例中，在图1F的栅极区域160的侧壁和顶上形成栅极介质覆盖162。在一个实施例中，可以通过热氧化图1F的结构100的暴露于大气的表面形成栅极介质覆盖162(～5-10nm厚)。可选的，可以通过CVD(化学气相沉积)在图1F的栅极区域160的侧壁和顶上沉积薄氮化物层(～10-20nm厚)来形成栅极介质覆盖162。
下一步，在一个实施例中，在栅极介质覆盖162中形成栅极接触孔165，并且在介质层130中形成S/D接触孔125a和125b。S/D接触孔125b在区160，170，180后面且为了简洁未示出。在一个实施例中，S/D接触孔125a和125b关于区160，170，180对称形成。
下一步，在一个实施例中，常规的栅极接触和S/D接触方法可以用来形成栅极接触区域和S/D接触区域(未示出，但位于各自的接触孔中)。在一个实施例中，栅极接触区域和S/D接触区域可以包括如硅化铂，NiSi，或CoSi2的硅化物。在一个实施例中，形成的金属线(未示出)直接附在这些硅化物栅极区域和S/D接触区域上以便电连接下面的栅极区域160和S/D区域128a和128b。
图1H示出了根据本发明的一个实施例，图1G的半导体结构100沿平面1H的顶视图。
仍参考图1G，栅极接触孔165可以远离半导体区域120(也就是，移向右边)形成。结果，在栅极接触区域和S/D接触区域之间的距离增大，导致栅极接触区域和S/D接触区域之间的电容减小。此外，与常规的平面MOSFET比较，这种结构减小了S/D过孔和栅极导体之间短路的可能性。
仍参考图1E，在栅极介质区域150的侧壁152上形成栅极区域160。因此，结构100可以称为具有小的叠加电容的侧壁半导体晶体管。
尽管为了说明目的在此描绘了本发明的具体实施例，但是对于本领域的技术人员来说多种修改和变化是显而易见的。因此，所附权利要求旨在包括落入本发明的精神和范围内的所有这些修改和变化。
权利要求
1.一种半导体结构，包括(a)衬底；以及(b)在所述衬底上的半导体区域，栅极介质区域，和栅极区域，其中所述栅极介质区域夹在所述半导体区域和所述栅极区域之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区域电绝缘，其中所述半导体区域包括沟道区域和第一和第二源极/漏极区域，其中所述沟道区域夹在所述第一和第二源极/漏极区域之间，其中所述第一和第二源极/漏极区域与所述栅极区域对准，其中所述沟道区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面。
2.根据权利要求1的结构，还包括在所述栅极区域上并与之直接物理接触的栅极接触区域，其中所述栅极接触区域和所述栅极区域共享基本上平行于所述衬底的上表面的界面表面，以及其中所述栅极接触区域不在所述半导体区域的正上方。
3.根据权利要求1的结构，还包括在所述第一源极/漏极区域上并与之直接物理接触的第一源极/漏极接触区域，其中所述第一源极/漏极接触区域和所述第一源极/漏极区域共享基本上平行于所述衬底的上表面的界面表面。
4.根据权利要求3的结构，还包括在所述第二源极/漏极区域上并与之直接物理接触的第二源极/漏极接触区域，其中所述第二源极/漏极接触区域和所述第二源极/漏极区域共享基本上平行于所述衬底的上表面的界面表面。
5.根据权利要求1的结构，其中所述衬底包括介质材料。
6.一种用于制造半导体结构的方法，包括以下步骤(a)提供衬底，半导体区域，栅极介质区域，和栅极区，其中所述半导体区域，所述栅极介质区域，和所述栅极区在所述衬底上，其中所述栅极介质区域夹在所述半导体区域和所述栅极区之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区电绝缘，其中所述半导体区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面；以及(b)从所述栅极区形成栅极区域；以及(c)在所述半导体区域中形成第一和第二源极/漏极区域，其中所述第一和第二源极/漏极区域与所述栅极区域对准。
7.根据权利要求6的方法，其中步骤(a)包括以下步骤在所述衬底上形成所述半导体区域；在所述半导体区域的侧壁上形成所述栅极介质区域；以及在所述栅极介质区域的侧壁上形成所述栅极区。
8.根据权利要求7的方法，其中所述在所述半导体区域的侧壁上形成所述栅极介质区域的步骤通过热氧化实施。
9.根据权利要求7的方法，其中所述在所述栅极介质区域的侧壁上形成所述栅极区的步骤包括以下步骤在所述半导体区域，所述栅极介质区域，和所述衬底上形成栅极层；以及平面化所述栅极层的上表面直到基本上没有所述栅极层的部分在所述半导体区域的正上方。
10.根据权利要求6的方法，还包括以下步骤在实施步骤(a)之后并在实施步骤(b)之前，在所述半导体区域的一部分上和所述栅极区的一部分上形成沟道覆盖区域；以及在实施步骤(b)之后，利用所述沟道覆盖区域和所述栅极区域作为掩模，以在所述半导体区域中形成第一和第二延伸区域，其中所述第一和第二延伸区域在所述沟道覆盖区域的相反侧。
11.根据权利要求10的方法，其中所述形成所述沟道覆盖区域的步骤包括以下步骤在所述半导体区域上和所述栅极区的一部分上形成沟道覆盖区；以及在所述沟道覆盖区和所述栅极区上形成构图的光致抗蚀剂层；利用所述构图的光致抗蚀剂层作为掩模，以蚀刻掉部分所述沟道覆盖区，从而形成所述沟道覆盖区域，以及其中步骤(b)包括这样的步骤，利用所述构图的光致抗蚀剂层作为掩模，以蚀刻掉部分所述栅极区，从而形成所述栅极区域。
12.根据权利要求10的方法，还包括这样的步骤，利用所述沟道覆盖区域和所述栅极区域作为掩模，以分别在邻近所述第一和第二延伸区域的所述半导体区域中形成第一和第二晕圈区域。
13.根据权利要求10的方法，其中步骤(c)包括以下步骤在所述沟道覆盖区域和所述栅极区域的侧壁上形成栅极隔离层；以及利用所述栅极隔离层，所述沟道覆盖区域，和所述栅极区域作为掩模，以在所述半导体区域中形成所述第一和第二源极/漏极区域。
14.根据权利要求13的方法，其中所述形成所述栅极隔离层的步骤包括以下步骤在所述沟道覆盖区域，所述栅极区域，所述半导体区域，所述栅极介质区域，和所述衬底上形成栅极隔离层；以及回蚀刻所述栅极隔离层。
15.根据权利要求6的方法，还包括在所述栅极区域上形成栅极接触区域并与之直接物理接触的步骤，其中所述栅极接触区域和所述栅极区域共享基本上平行于所述衬底的上表面的界面表面。
16.根据权利要求6的方法，还包括在所述第一源极/漏极区域上形成第一源极/漏极接触区域并与之直接物理接触的步骤，其中所述第一源极/漏极接触区域和所述第一源极/漏极区域共享基本上平行于所述衬底的上表面的界面表面。
17.根据权利要求16的方法，还包括在所述第二源极/漏极区域上形成第二源极/漏极接触区域并与之直接物理接触的步骤，其中所述第二源极/漏极接触区域和所述第二源极/漏极区域共享基本上平行于所述衬底的上表面的界面表面。
18.一种用于制造半导体结构的方法，包括以下步骤(a)提供衬底，半导体区域，栅极介质区域，和栅极区，其中所述半导体区域，所述栅极介质区域，和所述栅极区在所述衬底上，其中所述栅极介质区域夹在所述半导体区域和所述栅极区之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区电绝缘，其中所述半导体区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面；以及(b)从所述栅极区形成栅极区域；以及(c)利用包括所述栅极区域的掩模，以在所述半导体区域中形成第一和第二源极/漏极区域。
19.根据权利要求18的方法，其中所述衬底包括介质材料。
20.根据权利要求18，还包括在所述栅极区域上形成栅极接触区域并与之直接物理接触的步骤，其中所述栅极接触区域和所述栅极区域共享基本上平行于所述衬底的上表面的界面表面。
全文摘要
一种新颖晶体管结构及用于制造该结构的方法。该晶体管结构包括(a)衬底；以及(b)在所述衬底上的半导体区域，栅极介质区域，和栅极区域，其中所述栅极介质区域夹在所述半导体区域和所述栅极区域之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区域电绝缘，其中所述半导体区域包括沟道区域和第一和第二源极/漏极区域，其中所述沟道区域夹在所述第一和第二源极/漏极区域之间，其中所述第一和第二源极/漏极区域与所述栅极区域对准，其中所述沟道区域和所述栅极介质区域(i)共享基本上垂直于所述衬底的上表面的界面表面，以及(ii)不共享基本上平行于所述衬底的上表面的任何界面表面。
文档编号H01L21/336GK1790738SQ20051011490
公开日2006年6月21日 申请日期2005年11月11日 优先权日2004年12月13日
发明者朱慧珑, L·A·克莱文格, O·H·多库马奇, K·A·库马尔, C·J·拉登斯, D·奇丹巴拉奥 申请人:国际商业机器公司