专利名称：具有非平面晶体管的固态图像传感器设备及其制造方法
技术领域：
本发明通常涉及固态图像传感器设备，更具体地涉及CMOS图像传感器设备及用于制造该CMOS图像传感器设备的方法，该CMOS图像传感器设备包含用具有垂直的栅电极(gate electrode)和沟道的非平面晶体管设计的有源(active)像素传感器，该非平面晶体管最小化了图像滞后(image lag)和暗电流的影响。
背景技术：
已经开发了各种类型的固态成像设备，其主要包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器设备，以及基于CCD和CMOS图像传感器设计的组合的混合图像传感器。通常，CCD和CMOS固态图像传感器、CCD图像传感器基于当硅暴露于光下时所出现的“光电效应”进行操作。特别地，CCD和CMOS图像传感器包括这样的像素阵列，其中每个单位像素包括光接收区域，该区域包括一个或多个在该像素的有源硅区域中形成的光电检测器元件(诸如光电二极管)。当光接收区域暴露于光下时，在可见光谱和近IR(红外)光谱中的光子具有足以使硅中的共价键断裂的能量，由此将电子从价带释放到导带。生成的电子数量与光强成正比。由像素阵列中的光电检测器元件累积光子生成的电荷，然后对该电荷进行检测和处理以生成数字图像。
历史上，由于CCD图像传感器所提供的各种优点，模拟CCD图像传感器已经支配了固态成像应用的市场，其中这些优点包括超强的动态范围、低的FPN(固定图形噪声)以及高的光灵敏度。然而，CMOS技术的发展已经导致开发了改善的CMOS图像传感器设计，由此允许CMOS固态图像传感器在各种固态成像应用中代替CCD。固态CMOS图像传感器提供了各种优点，包括例如低制造成本、单个电压电源的低电耗、芯片级系统(system-on-chip)集成、高速操作(例如，以高的帧速获取连续图像)、高度集成的像素阵列、芯片级图像处理系统、对单位像素的随机存取等。相反，CCD图像传感器设备的制造是昂贵的，一般需要具有显著较高的能量消耗的、处于不同时钟脉冲速度的2个、3个或更多的电源电压，并且不允许对单位像素的随机存取。
然而，传统的固态CMOS图像传感器可能受到低灵敏度和各种噪声源的困扰，这导致了性能降低。例如，一些传统的CMOS图像传感器对诸如暗电流之类的噪声高度敏感。如本领域中所知的那样，暗电流是在缺少照明的情况下产生的、并且连同光子生成的电荷一起累积的热生成的电荷。典型地，作为诸如光电二极管区域之类的、单位像素的有源硅区域的表面损伤(例如，悬摆硅键(dangling silicon bonds))的结果，生成暗电流，其中表面损伤是由诸如栅级和隔离物(spacer)刻蚀步骤之类的制造过程引起的。此外，作为对在隔离区域和有源硅区域之间的分界面处的硅的损害结果，可以生成暗电流。通常，所产生的暗电流量是温度和时间的函数，而且取决于操作条件，所产生的暗电流量可以在像素之间显著变化。因此，暗电流可以导致像素灵敏度降低，并且降低了图像传感器设备的动态范围。
此外，CMOS图像传感器可能受到一种被称为图像滞后(image lag)的现象的困扰。如本领域中已知的那样，由不完全的像素复位产生图像滞后，在不完全的像素复位中，光电二极管或者像素的读出节点(sense node)的复位电压不同于复位操作开始时的期望的参考电压复位电平。此外，可以由从光电二极管到给定像素的读出节点的不完全电荷转移产生图像滞后。CMOS图像传感器在两个区域之间完全转移电荷的性能取决于在这些区域之间的电场强度。在这点上，因为CMOS图像传感器设备被设计为用更低的电源电压进行操作以满足减少功耗的需要，所以最小化图像滞后(由不完全的电荷转移和复位而引起)的性能变得更是有问题。
发明内容
本发明的示例实施例通常包括CMOS图像传感器设备。更具体地，本发明的示例实施例包括CMOS图像传感器设备，该设备包含用具有垂直栅电极和沟道的非平面晶体管设计的有源像素传感器，这可最小化图像滞后和暗电流的影响。
在本发明的一个示例实施例中，图像传感器设备包含半导体衬底，该半导体衬底具有由隔离层限定的多个有源区域。该设备还包含像素阵列，其包含多个像素，其中每个像素形成在一个有源区域中。每个像素包含光接收元件和电荷转移元件。电荷转移元件将电荷从光接收元件转移到例如浮动扩散区域(floating diffusion region)或者读出节点。电荷转移元件包含在像素的有源区域中的用以转移电荷的垂直沟道区域、在隔离层中形成并且邻近垂直沟道区域布置的垂直栅电极、以及布置在垂直沟道区域和垂直栅电极之间的绝缘材料。
在本发明的又一个示例实施例中，光接收元件可以是光电二极管或者PIN光电二极管(pinning photodiode)。光接收元件可以包含在有源区域中形成的空穴累积二极管(hole accumulation diode)HAD，以及在该HAD之下形成的n-阱区域。
为了最小化图像滞后及其他类型的噪声，按照某一个深度形成垂直栅电极以便接近光接收元件的电荷累积区域的至少一部分。例如，可以在HAD层之下的一个深度形成垂直栅电极，以便接近n-阱区域的至少一部分。
在本发明的又一个示例实施例中，电荷转移元件还包括在像素的有源区域中的用以转移电荷的水平沟道区域、邻近该水平沟道区域布置的水平栅电极、以及布置在水平沟道区域和水平栅电极之间的绝缘材料。
在本发明的其它示例实施例中，在半导体衬底的表面上形成水平栅电极，或者将水平栅电极的至少一部分布置在半导体衬底表面中形成的凹进部分中。例如，水平栅电极可以是L形或者长方形的。垂直栅电极连接到与隔离层重叠的水平栅电极的一部分，并且从该水平栅电极的一部分中伸出。
在本发明的又一个示例实施例中，图像传感器设备包含在衬底中形成的多个有源像素。有源像素包含光接收元件、复位晶体管、电荷转移元件、浮动扩散区域、以及放大晶体管。可以将复位晶体管、电荷转移元件或者放大晶体管构造为具有垂直沟道。
本发明的示例实施例通常包括用于制造CMOS图像传感器设备的方法。更具体地说，本发明的示例实施例包括用于制造CMOS图像传感器设备的方法，该CMOS图像传感器设备包含用具有垂直栅电极和沟道的非平面晶体管构造的有源像素传感器，这可以最小化图像滞后和暗电流的影响。
在本发明的一个示例实施例中，提供了一种用于制造图像传感器设备的方法。在半导体衬底上形成单位像素的有源区域。该有源区域包含由隔离层围绕的光接收区域和晶体管区域。接近于光接收和晶体管区域而形成传输门(transfer gate)，其中传输门包含在半导体衬底中形成的并且邻近有源区域的侧壁来布置的垂直栅电极。
在本发明的一个示例实施例中，通过刻蚀隔离层中的凹进部分以暴露一部分的有源区域侧壁、在有源区域侧壁的暴露部分上形成绝缘层、以及用导电材料填充该凹进部分以形成垂直栅电极，来形成传输门。在一个示例实施例中，仅仅在隔离层中形成凹进部分。例如，可以通过刻蚀隔离层来在隔离层中形成凹进部分，以暴露有源晶体管区域的侧壁的一部分、暴露光接收区域的侧壁的一部分、或者暴露有源晶体管和光接收区域这二者的侧壁中的部分。在本发明的其它示例实施例中，传输门可以包含在半导体衬底上邻近于有源区域侧壁的不同区域中形成的多个垂直栅电极。
在本发明的其它示例实施例中，可以形成具有一个水平栅电极以及一个或多个垂直栅电极的传输门。例如，可以在晶体管区域的一部分和隔离层之上的半导体衬底上形成水平栅电极。可以在光接收区域的一部分和隔离层的一部分之上的半导体衬底上形成水平栅电极。可以在晶体管区域的一部分、光接收区域的一部分、以及隔离层的一部分之上的半导体衬底上形成水平栅电极。在一个示例实施例中，整体地形成水平电极和垂直栅电极(一个或多个)。
在本发明的又一个示例实施例中，通过刻蚀有源区域的一部分以便在半导体衬底表面之下的深度形成凹面、和形成水平栅电极以便在该凹面上形成水平栅电极的至少一部分，来形成传输门。
在本发明的又一个示例实施例中，在光接收区域中形成光接收元件。例如，光接收元件可以是光电二极管或者PIN光电二极管。可以通过在光接收区域的表面中形成空穴累积二极管(HAD)并且在HAD之下形成n-阱区域，来形成光接收元件。在半导体衬底中在某一深度上形成转移元件的垂直栅电极(一个或多个)，以便接近光接收元件的电荷累积区域的至少一部分(例如，在HAD层之下的n-阱区域)。
在本发明还有的又一个示例实施例中，提供了用于制造具有光接收区域、复位晶体管、浮动扩散区域以及可操作地连接到该浮动扩散区域的放大器元件的图像传感器设备的方法。该方法包含在由隔离层围绕的衬底上形成单位像素的有源区域、在隔离层中形成凹进部分、以及在该凹进部分中形成传输门。在本发明的一个示例实施例中，在与接近光接收区域的有源区域的侧边区域邻近的隔离层中形成至少两个凹进部分。
在本发明的又一个示例实施例中，提供了一种用于制造图像传感器设备的方法，其中该方法包括在由隔离层围绕的衬底上限定单位像素的有源区域；在衬底中形成光接收元件；在绝缘层中刻蚀凹进部分；在沟道区域中刻蚀衬底的上表面；在凹进部分中以及在衬底的上表面上形成介电层；在凹进部分中以及在上表面上沉积导电层以形成电荷转移元件；在电荷转移元件和光接收元件之间形成浮动扩散区域；以及在衬底中形成复位晶体管和放大器元件。
根据以下要结合附图阅读的示例实施例的详细说明，本发明的这些及其他示例实施例、方面、目的、特征和优点将变得明显。
图1为依据本发明的示例实施例的固态CMOS图像传感器设备的高级框图。
图2为图解了依据本发明的各种示例实施例的、可用非平面晶体管构造的有源像素传感器的电路原理图。
图3为示意地描述了依据本发明的示例实施例的单位像素的布局模式的平面图。
图4A为依据本发明的示例实施例、沿着图3中的线4A-4A的单位像素的示意剖视图。
图4B为依据本发明的示例实施例、沿着图3中的线4B-4B的单位像素的示意剖视图。
图4C为依据本发明的示例实施例、图3中的单位像素的传输门结构的示意透视图。
图4D用图表图解了在这样的单位像素的有源区域中的电势电平，其中该单位像素接近图3的示例单位像素的传输门。
图4E为依据本发明的示例实施例、沿着图3中的线4E-4E的单位像素的示意剖视图。
图5A、5B和5C示意地图解了依据本发明的又一个示例实施例的单位像素结构。
图6为示意地描述了依据本发明的又一个示例实施例的单位像素的布局模式的平面图。
图7A为依据本发明的示例实施例、沿着图6中的线7A-7A的单位像素的示意剖视图。
图7B为依据本发明的示例实施例、沿着图6中的线7B-7B的单位像素的示意剖视图。
图7C为依据本发明的示例实施例、图6中的单位像素的传输门结构的示意透视图。
图8为示意地描述了依据本发明的又一个示例实施例的单位像素的布局模式的平面图。
图9为示意地描述了依据本发明的又一个示例实施例的单位像素的布局模式的平面图。
图10为示意地描述了依据本发明的又一个示例实施例的单位像素的布局模式的平面图。
图11A-B到18A-B是图解了依据本发明的一个示例实施例的、用于制造图像传感器设备的方法的图。
图19A-B到22A-B是图解了依据本发明的又一个示例实施例的、用于制造图像传感器设备的方法的图。
图23为依据本发明的示例实施例、实现成像设备的系统的高级框图。
具体实施例方式
下面将参考附图更加充分地描述根据本发明的示例性实施例的示例性的CMOS图像传感器设备以及用于制造这种设备的方法。应当明白，这些附图仅仅是示意的描绘，其中各个部件、层以及区域的厚度和尺寸不是按照比例的，而是为了清楚起见对其进行了放大。此外，还应当明白，当在此将一个层描述为在另一个层或者衬底“上”或者“之上”时，这种层可能直接在其它层或者衬底上，或者也可能存在介于其间的层。此外，还应当明白，遍及这些附图使用的相同参考数字表示相同或者类似的、或者具有相同或者类似的功能的元件。
图1为依据本发明的示例实施例的固态CMOS图像传感器设备的高级框图。具体地，图1图解了一个包含像素阵列(20)的CMOS图像传感器设备(10)，该像素阵列(20)包括以传感器行和传感器列的正交网格形式布置的多个单位像素(22)。取决于应用，有源像素阵列传感器(20)可以包括以任意数目的行和列布置的任何期望数目的单位像素(22)。如以下将要说明的那样，根据本发明的示例性实施例，可以根据具有非平面晶体管的各种像素结构之一来设计像素阵列(20)中的单位像素(22)，这最小化了图像滞后和暗电流。
CMOS图像传感器(10)还包括CMOS控制逻辑电路，该CMOS控制逻辑电路包含行解码逻辑(30)和输出控制逻辑(35)。多条控制线(24)从行解码逻辑(30)开始沿着单位像素(22)的相应行延伸，并且连接到各行中的相应单位像素(22)。将在传感器列中的每个单位像素(22)的输出端口通过相应的列输出线(26)耦合到输出控制电路(35)(例如，其执行诸如例如列读出和多路复用之类的功能)。尽管没有明确地示出，CMOS图像传感器(10)可以进一步包含其它芯片级混合信号电路，这些芯片级混合信号电路包含模拟信号处理器、模拟-数字转换器、偏压发生器、定时信号发生器、数字逻辑和存储器等，用于控制像素信号读取和处理功能。
在操作过程中，向行解码器逻辑(30)施加控制信号，以经由控制线(24)连续地激活每一行单位像素(22)，以便检测光强度和生成施加到列输出线(26)的相应输出电压信号。CMOS控制逻辑电路(30)和(35)可以执行任何已知的x-y寻址和定时协议，以控制诸如对阵列(20)中的像素(22)的每个传感器行的像素复位、集成、和像素读出操作之类的功能。
图2是图解了图1中的CMOS图像传感器设备的单位像素的电路原理图，其中根据本发明的示例性实施例可以用非平面的晶体管来构造该单位像素。特别地，图2示意地描绘了具有4晶体管(4-T)有源像素传感器架构的单位像素(22)。一般说来，示例性的单位像素(22)包括PD(光电检测器)元件(或者光接收元件)、转移晶体管TX、FD(浮动扩散)区域(或者读出节点)、复位晶体管RX、放大器DX(或者源跟随器放大器)、和选择晶体管SX。PD元件可以是例如光电二极管或者PIN光电二极管，其是在像素(22)的光接收区域中形成的。PD元件通过转移晶体管TX的操作耦合到FD区域/从FD区域去耦合。复位晶体管RX具有连接到RS控制信号线的栅电极。转移晶体管TX具有连接到TG控制信号线的栅电极。选择晶体管SX具有连接到SEL控制信号线的栅电极和连接到输出(列)线(26)的源电极。
操作晶体管RX、TX、DX和SX，以便执行诸如复位像素、从PD元件向FD区域转移所累积的电荷、和将FD区域中的累积的电荷转换为可测量的电压之类的功能，其中该可测量的电压被放大并且传送到输出线(26)。更具体地说，该示例性的单位像素(22)操作如下。最初，在集成周期(或者电荷收集周期)期间，用入射光对像素进行照明，并且在PD元件的势阱(或者电荷累积区域)中累积光生电荷。在集成周期完成之后，通过施加到RS控制信号线的复位控制信号来激活复位晶体管RX，以从FD区域中排出(drain)电荷并且将FD区域设置为基准电势(例如，将FD区域充电到大约源电压VDD，该源电压VDD小于复位晶体管RX的阈值电压)。在复位操作之后，通过施加到TG控制信号线的控制信号激活转移晶体管TX，以将所累积的光生电荷从PD元件转移到FD区域。放大晶体管DX放大FD区域的电压，并且放大的电压经由选择晶体管SX被缓冲/耦合到列输出线(26)，其中通过施加到SEL控制信号线的行选择信号激活该选择晶体管SX。
利用图2中的单位像素(22)的常规设计，在该像素的有源硅区域中的各个位置上可以生成暗电流，其中该有源硅区域包含例如该像素的光接收区域、在PD和FD区域之间的电荷转移区域、以及FD区域。此外，由于转移晶体管TX对光生电荷从PD区域到FD区域的不完全转移、和/或通过复位晶体管RX的操作FD区域到基准电压的不完全复位，单位像素(22)可能遭受到图像滞后。如此后详细描述的那样，根据本发明的示例性实施例，设计有源像素传感器的转移晶体管TX和复位晶体管RX，用来最小化暗电流和图像滞后的影响。
图3为示意地描述了依据本发明的示例实施例的单位像素(22-1)的布局模式的平面图。更具体地说，图3描绘了具有如图2所示的4-T有源像素传感器架构的单位像素(22-1)的示例性布局模式。该示例性单位像素(22-1)包括在半导体衬底上形成的有源硅区域(110)和隔离区域(102)。由隔离区域(102)限定(围绕)有源硅区域(110)。在一个示例性实施例中，隔离区域(102)是使用STI(shallow trench isolation，浅沟隔离)技术形成的。有源硅区域(110)包括PD(光电二极管)区域(110a)(或者光接收区域)和晶体管有源区域(110b)(或者晶体管区域)。图3的示例性实施例描绘了长方形形状的PD区域(110a)和具有从PD区域(110a)一侧伸出的弯曲部分的线形形状的晶体管有源区域(110b)。在本发明的其它示例性实施例中，如稍后讨论的那样，PD和晶体管有源区域(110a，110b)可以被形成为具有其它形状和配置。
单位像素(22-1)包括在沿着晶体管有源区域(110b)的位置处形成的各种栅电极，包含转移晶体管TX的栅电极(120)(或者传输门)、复位晶体管RX的栅电极(130)(或者复位门)、放大晶体管DX的栅电极(140)和选择晶体管SX的栅电极(150)。栅电极(120)、(130)、(140)和(150)被形成为与和其相邻的部分晶体管有源区域(110b)和部分隔离区域(102)重叠。在相应的栅电极(120)、(130)、(140)和(150)的部分上形成各种接点TG、RS、144和SEL。
在PD区域(110a)和晶体管有源区域(110b)的FD(浮动扩散)区域之间布置传输门(120)。传输门(120)包括多个栅电极(120a)、(120b)和(120c)以及延伸部分(102d)。在栅电极(120)的延伸部分(120d)上形成接点TG，以提供到TG控制信号线的接点。栅电极(120a)和(120b)是向下延伸到隔离区域(102)的不同区域中的、并且邻近于有源硅区域(110)的侧壁表面布置的垂直栅电极。如以下将进一步详细说明的那样，邻近于垂直栅电极布置的有源硅区域的侧壁表面包含用于允许通过转移晶体管TX的操作很容易地将光生电荷从PD区域转移到FD区域的垂直沟道。
通过掺杂传输门(120)和复位门(130)之间的有源晶体管区域(110b)的部分，形成FD区域。FD区域提供了用于转移晶体管TX的漏区和用于复位晶体管RX的源区。在FD区域上形成的接点(134)允许在FD区域和在放大晶体管DX的栅电极(140)上形成的接点(144)之间的电连接。对在栅电极(130)和(140)之间的晶体管有源区(110b)的部分进行掺杂以提供复位晶体管RX和放大晶体管DX二者的漏区，并且上述晶体管有源区(110b)的部分具有在其上形成的接点VDD以提供VDD电源电压连接。在复位门(130)上形成的接点RS提供了到复位门控制信号线的接点。对栅电极(140)和(150)之间的晶体管有源区域(110b)的部分进行掺杂，以提供放大晶体管DX的源区和选择晶体管SX的漏区。在栅电极(150)上形成的SEL接点提供了到选择门控制信号线的接点。在被掺杂以提供选择晶体管SX的源区的有源晶体管区域(110b)的一部分上形成输出接点(159)。输出接点(159)提供了选择晶体管SX的源区到输出线(位列线)的连接。
图4A-4C是图解依据本发明的示例实施例的图3中的示例性单位像素(22-1)的细节的示意图。更具体地说，图4A是沿着图3中的线4A-4A的单位像素(22-1)的示意剖视图，其图解了PD区域(110a)和部分晶体管区域(110b)，其中该部分晶体管区域(110b)包含传输门(120)、FD区域(160)和复位门(130)。此外，图4B是沿着图3中的线4B-4B的单位像素(22-1)的示意剖视图，其图解了示例性传输门(120)的结构细节，而图4C是单位像素(22-1)的传输门(120)的示意透视图。
参见图4A，PD区域(110a)包括在半导体衬底层(100)中形成的光接收元件(或者光电检测器元件)。在一个示例性实施例中，衬底层(100)是在半导体衬底上形成的p掺杂层(例如，p-阱或者p-外延层)，在该p掺杂层中形成有源像素元件。在该示例性实施例中，在PD区域(110a)中形成的光接收元件包括p+层(155)(或者HAD(空穴累积二极管)层)和在p+层(155)之下形成的掩埋的n-阱层(156)。如本领域中已知的那样，PD区域(110a)中的堆叠的p+/n/p层(155)/(156)/(100)形成PIN光电二极管设备。由于PIN光电二极管设备提供的各种优点，所以典型地在有源像素传感器设计中实现PIN光电二极管。
例如，可以这样形成PIN光电二极管设备，以便当该设备被充分地耗尽(即，当p/n结的耗尽区接触(meet)时)，使该设备的电压不超过PIN电压(pinning voltage)VP。可以这样设计PIN光电二极管，以便使PIN电压VP在复位时低于FD区域(160)的电压，从而允许从PD区域(110a)到FD区域(160)的完全的电荷转移。使用PIN二极管设备的另一个优点是p+层(155)通过将掩埋的n-阱层(156)从硅表面分离开来提供了减小了的暗电流(与传统的光电二极管相比较)。实际上，p+层(155)使在PD区域(110a)中的光生电荷被累积和限制在掩埋的n-阱层(156)中。同样地，p+层(155)有效地从有源硅表面处的热生成的电荷中屏蔽n-阱(156)，从而导致暗电流和相应的噪音成分减小。此外，虽然更深的p/n-阱结可以俘获更长波长的光(红光和红外线)，但是p+层(156)操作用于通过在p+和n-阱层之间的结中捕获短波长的可见光(蓝光)来增加像素的光谱响应。
如图4A中进一步描述的那样，转移晶体管TX包括具有侧壁隔离物(125)和栅绝缘层(126)的栅电极(120)，其中栅绝缘层(126)形成在衬底(100)和栅电极(120)之间。复位晶体管RX包括具有侧壁隔离物(135)和栅绝缘层(136)的栅电极(130)，其中栅绝缘层(136)形成在衬底(100)和栅电极(130)之间。FD区域(160)包括在传输门(120)和复位门(130)之间的衬底层(100)的有源区域中形成的轻度n掺杂层(160a)和重度n掺杂层(160b)。如上所述，FD区域(160)包括复位晶体管RX的源区和转移晶体管TX的漏区。复位晶体管RX的漏区是n掺杂扩散区域(132)，其包括轻度n掺杂扩散区域(132a)和重度n掺杂扩散区域(132b)。漏区(132)连接到电源电压VDD。
参见图4B和4C，传输门(120)包括垂直栅电极(120a)和(120b)以及水平栅电极(120c)。垂直栅电极(120a)和(120b)连接到水平电极(120c)，并且从该水平电极向隔离区域(102)延伸到在衬底层(100)的表面之下的深度D1。由栅电极(120a、120b、120c)覆盖/包围的有源硅区域(110b)的部分，形成具有垂直侧壁(104a)和(104b)以及上表面(104c)的台型(mesa-type)沟道区域(104)。在栅电极(120a、120b、120c)和衬底(100)以及隔离层(102)之间形成绝缘层(126)。沟道区域(104)包括用于当向传输门(120)施加控制电压时从PD区域(110a)向FD区域(160)转移所累积的电荷的多个沟道。这些沟道包含在分别沿着垂直侧壁(104a)和(104b)的有源硅区域中的垂直沟道C1和C2，以及在沿着上表面(104c)的有源硅区域中的水平沟道C3。
应当意识到，与常规设计相比较，该示例性的具有垂直栅电极(120a、120b)的传输门(120)结构使得能够以最小化或者防止图像滞后的方式将在PD区域(110a)中累积的光生电荷更加有效地转移到FD区域(160)。实际上，利用传统的像素设计，传输门电极典型地包括在有源硅表面上形成的堆叠的栅结构。然而，利用这种常规设计，由于在传输门的沟道区域和PD元件的电荷累积区域之间的距离增加了，所以变得更加难以向FD区域转移光生电荷，从而导致了图像滞后。
例如，图4A图解了水平栅电极(120c)和表面沟道C3，其中C3与PIN二极管元件的n-阱层(156)(电荷累积区域)分离开来。利用仅仅包括堆叠的栅结构(栅电极(120c)和栅氧化物(126))的常规传输门，随着在n-阱层(156)(电荷累积区域)和表面沟道C3之间的距离增加，可能会出现图像滞后。实际上，由于CMOS图像传感器设备变得被更高度地集成(例如，更小的像素面积)并且它被设计成用更低的电源电压进行操作，所以必须减小传输门电极的长度，并且必须增加光电检测器元件的垂直深度。在这种情况下，在表面沟道C3和n-阱区域(156)之间增加的距离、和减小的电压(电势降低)，将使得沟道C3不能从深n-阱区域(156)(或者其它类型的光电检测器元件的电荷累积区域)向FD区域(160)转移电荷，从而导致图像滞后的出现增加了。
根据图4A-4C的示例性实施例，传输门(120)的垂直和水平栅电极(120a、120b和120c)的组合有效地增加了传输门的宽度，同时允许更小的设计规则设计。此外，传输门(120)的沟道区域(104)包含垂直沟道C1、C2以及水平沟道C3，用于从n-阱层(156)中向FD区域(160)转移所累积的电荷。优选地，按照垂直深度D1形成垂直沟道C1和C2，以便使其邻近于n-阱区域(156)的至少一部分而布置。在一个示例性实施例中，按照大约0.4微米的深度形成STI区域(102)，并且D1小于0.4微米。更具体地说，在一个示例性实施例中，按照深度D1形成垂直栅电极(120a)和(120b)，其中该深度D1约为掩埋的n-阱层(156)的中心的深度。同样地，垂直沟道C1和C2有效地降低了在n-阱区域(156)和表面沟道C3之间的物理缝隙，以允许更加有效的电荷转移和降低或者消除图像滞后。
图4D图形地图解了示例性单位像素(22-1)的接近于传输门(120)的PD区域(110a)和晶体管区域(110b)的电势电平。曲线A表示当转移晶体管TX为“导通(ON)”时的PD区域(110a)的电势电平和传输门(120)的表面沟道C3的电势电平。曲线B图解了当转移晶体管TX为“导通”时的PD区域(110a)的电势电平和传输门(120)的垂直沟道C1和C2的电势电平。曲线C图解了当转移晶体管TX为“截止(OFF)”时的PD区域(110a)的电势电平和传输门(120)的沟道的电势电平。当传输门(120)为“导通(ON)”或者“截止(OFF)”时，在传输门(120)之下的区域中的势垒发生变化。从图4D中可以明显看出，垂直沟道C1和C2低于表面沟道C3，使得在PD区域(110a)中的电子能够被容易地转移到FD区域(160)而没有图像滞后。
此外，与常规设计相比较，具有垂直栅电极(120a)和(120b)的传输门(120)的使用，允许PIN光电二极管的n-阱区域(156)位于衬底(100)内远离衬底表面的更深的地方，这将导致暗电流噪音的进一步减小或者消除。
在本发明的另一个示例性实施例中，图3和4A中的复位晶体管RX的栅电极(130)能够被设计为具有与转移晶体管TX的栅电极(120)类似的结构。例如，图4E是沿着图3中的线4E-4E的剖视图，其图解了根据本发明示例性实施例的复位门电极(130)。复位门电极(130)包括垂直栅电极(130a)和(130b)以及水平栅电极(130c)。垂直栅电极(130a)和(130b)连接到水平栅电极(130c)，并且从该水平栅电极(130c)中向隔离区域(102)延伸到在衬底层(100)的表面之下的深度D1。由栅电极(130a、130b、130c)覆盖/包围的有源硅区域(110b)的部分，形成具有垂直侧壁(106a)和(106b)以及上表面(106c)的台型沟道区域(106)。在栅电极(130a、130b、130c)和衬底(100)以及隔离层(102)之间形成绝缘层(136)。沟道区域(106)包括多个沟道，其包含在分别沿着垂直侧壁(106a)和(106b)的有源硅区域中的垂直沟道C4和C5、以及在沿着上表面(106c)的有源硅中的水平表面沟道C6。
具有垂直栅电极(106a)和(106b)的示例性的复位门(130)结构允许在复位时FD区域的更加有效的放电，以防止由于FD区域到期望的基准电压电平的不完全复位而出现的图像滞后。实际上，由于用降低的设计规则和低的电源电压来设计像素，所以不管FD区域和电源电压之间的小的电势差，具有垂直栅电极(130a)和(130b)的复位门(130)考虑到有效的电荷转移而提供了栅宽度的有效增加。
图5A-5C示意地图解了依据本发明的又一个示例实施例的单位像素(22-2)结构。为了说明目的，假定示例单位像素(22-2)具有与如图3所述的示例单位像素(22-1)的布局模式类似的布局模式。在这点上，图5A是与图4A的剖视图类似的剖视图，图5B是与图4B的剖视图类似的剖视图、以及图5C是与图4C的透视图类似的透视图。总的来说，除了传输门(120)的水平栅电极电极(120c)部分凹入衬底层(100)之外，图5A～5C的示例单位像素(22-2)类似于图4A～4C的像素单元(22-1)。
更具体地说，参见图5B和5C，由传输门电极(104a)、(104b)和(104c)包围的沟道区(104)具有凹到在衬底(100)的表面之下的深度D2的上表面(104d)(相比较单位像素(22-1)，其中沟道区(104)的上表面(104c)与衬底(100)的表面处于相同的水平)。如图5A所述，示例实施例允许表面沟道C3更接近掩埋的n-阱层(156)(与图4A相比)，其增加了从PD区域(110a)传递电荷到FD区域(160)的能力。如图5A中进一步描述的那样，在相邻FD区域(160)的水平栅电极(120c)的侧壁上形成的隔离物也凹到衬底(100)的表面之下，以便将栅电极(120)与FD区域(160)电隔离。
图6为示意地描述依据本发明的又一个示例实施例的单位像素(22-3)的布局模式的平面图。更具体地说，图6描述了依据示例实施例的单位像素单元(22-3)的示例布局模式，该像素单元具有如图2所述的4-T有源像素传感器框架。示例单位像素(22-3)的布局模式类似于图3中的单位像素(22-1)的示例布局模式，因此不需要详细的论述。示例单位像素(22-3)包含传输门(220)，其由具有相应的栅接点TGa和TGb、布置在邻近PD区域(110a)的有源晶体管区域(110b)的相对侧上的分开垂直栅电极(220a)和(220b)形成。在图7A～7C的示例实施例中进一步描述了示例传输门(220)的结构。
更具体地说，图7A～7C是图解图6中的示例单位像素(22-3)的更多细节的示意图，其中图7A是沿着图6中的线7A-7A的单位像素(22-3)的示意剖视图，图7B是沿着图6中的线7B-7B的单位像素(22-3)的剖视图，以及其中图7C是传输门(220)的示意透视图。如图7A-7C所图解的那样，传输门(220)包含分开的垂直栅电极(220a)和(220b)，该垂直栅电极形成到在衬底(100)表面之下的深度D1并且邻近沟道区(104)相应的侧壁(104a)和(104b)。沟道区(104)包含深入的垂直沟道C7和C8，该垂直沟道C7和C8接近掩埋的n-阱层(156)布置，用于有效地从PD区域(110a)向FD区域(160)转移累积的电荷。
与上述像素单元(22-1)和(22-2)的示例传输门(120)相比，像素单元(22-3)的传输门(220)没有包含在有源硅沟道区(104)之上的衬底(100)的顶部形成的水平栅电极。取决于应用，具有垂直栅电极(220a)和(220b)的示例传输门(200)结构可以有效地最小化或消除图像滞后，同时减少可以由当实现水平栅电极和沟道时、在有源硅沟道区(104)的上表面上的表面缺陷所产生的暗电流噪声。此外，水平栅电极的除去可以，通过减少由上面水平栅结构所引起的屏蔽效应、以及允许增加可以到达PD区域(110a)的入射光角度，来增加像素单元的效率或者“填充系数”。
图8为示意地描述依据本发明的又一个示例实施例的单位像素(22-4)的布局模式的平面图。更具体地说，图8描述了依据示例实施例的单位像素单元(22-4)的示例布局模式，该像素单元具有如图2所述的4-T有源像素传感器框架。图8所述的示例单位像素(22-4)的布局模式，除了示例单位像素(22-4)包含在PD区域(110a)的空穴累积层(155)上形成的L形传输门(320)之外，基本上类似于上述单位像素的示例布局模式。如本领域的技术人员所知的那样，传统的L形传输门是在PD区域之上的衬底表面上形成的叠栅结构，该叠栅结构增加了将累积的电荷从PD区域(110a)转移到FD区域(160)的电荷转移效率。
依据本发明的示例实施例，与常规设计对比，L形传输门(320)包含除水平栅电极(320c)之外的垂直栅电极(320a)和(320b)。如同上述示例传输门(120)和(220)的垂直栅电极一样，L形栅电极(320)的垂直栅电极(320a)和(320b)连接到水平栅电极(320c)且从水平栅电极(320c)延伸到隔离层(102)中，并且邻近有源硅区域的侧壁布置。如上所述，垂直栅电极(320a)和(320b)允许在邻近这些垂直栅电极的有源硅侧壁区域中形成垂直沟道，由此增加就光生成的电荷从PD区域(110a)转移到FD区域(160)的电荷转移效率。
图9为示意地描述依据本发明的又一个示例实施例的单位像素(22-5)的布局模式的平面图。更具体地说，图9描述了依据示例实施例的用于单位像素单元(22-5)的示例布局模式，该像素单元具有如图2所述的4-T有源像素传感器框架。图9所述的示例单位像素(22-5)的布局模式，除了示例单位像素(22-5)包含长方形传输门(420)之外，基本上类似于上述单位像素的示例布局模式，该长方形传输门(420)在PD区域(110a)中的空穴累积层(155)的一部分之上形成并且在有源硅区域(110b)之上延伸。如同上述L形传输门(320)一样，长方形的传输门(420)增加了将电子从PD区域(110a)转移到FD区域(160)的能力。
依据本发明的示例实施例，与常规设计相比，长方形传输门(420)包含除水平栅电极(420c)之外的垂直栅电极(420a)和(420b)。如同上述示例传输门(120)、(220)和(320)的垂直栅电极一样，长方形栅电极(420)的垂直栅电极(420a)和(420b)连接到水平栅电极(320c)且从水平栅电极(320c)延伸到隔离层(102)中，并且邻近有源硅区域的侧壁布置。如上所述，垂直栅电极(420a)和(420b)允许在邻近这些垂直栅电极的有源硅区域中形成垂直沟道，以增加从PD区域(110a)向FD区域转移电子的能力。
图10为示意地描述依据本发明的又一个示例实施例的单位像素(22-6)的布局模式的平面图。更具体地说，图10描述了依据示例实施例的用于单位像素单元(22-6)的示例布局模式，该单位像素单元具有如图2所述的4-T有源像素传感器框架。图10所述的示例单位像素(22-6)的布局模式类似于上述单位像素的示例布局模式，除了示例单位像素(22-6)具有被成形/结构化以便提供更紧凑的布局区域的有源区域(110)和传输门(520)之外。例如，与图3中的像素单元(22-1)的示例布局模式相比，弯曲在晶体管RX和DX之间的有源硅区域(110b)以提供紧凑的有源区域布局。此外，单位像素(22-6)包含具有垂直栅电极(520a)和(520b)以及水平栅电极(520c)的传输门(520)。例如，除了传输门(520)不包括如同图3中的传输门(120)那样的扩展部分(102d)之外，示例传输门(520)在结构上类似于图3中的示例传输门(120)，因此提供了在传输门所需要的布局区域上的减少。
图11A-B～18A-B为图解依据本发明的示例实施例的、用于制造图像传感器设备的方法的图示。更具体地说，图11A-B～18A-B图解了用于制造这样的图像传感器设备的方法，其具有例如上面参考图4A-4D所述的示例单位像素结构(22-1)。在这部分，图11A-18A图解了从图4A的观点来看的示例像素单元(22-1)的各个制造阶段，而图11B-18B图解了从图4B的观点来看的示例像素单元(22-1)的各个制造阶段。
参见图11A和11B，示例制造过程的初始步骤包含在半导体衬底(100)中形成隔离区域(102)以限定用于像素的有源硅区域。在一个示例实施例中，半导体衬底层(100)是在半导体衬底上形成的p-掺杂层。使用诸如浅沟隔离(STI)或者硅的局部氧化(LOCOS)方法之类的公知方法，可以由诸如二氧化硅之类的任何适当的绝缘材料形成隔离区域(102)。如图11B所述，沟道区域(104)包含具有垂直侧壁(104a)和(104b)以及上表面(104c)的台型结构，该台型结构由围绕的隔离区域(102)所限定。参见图12A和12B，使用传统的光刻方法在衬底(100)的上面形成光刻胶图案(photoresist pattern)(112)。形成的光刻胶图案(112)具有限定并且暴露转移晶体管TX的沟道区(104)的开口(112a)。执行各种离子注入方法(113)以把掺杂剂注入到沟道区(104)的表面(104c)以便形成掺杂层(170)和(172)。更具体地说，在一个示例实施例中，用第一离子注入能量将N-型掺杂剂(诸如磷)注入到沟道区(104)的暴露表面(104c)中，以形成用于转移晶体管的掩埋沟道层(172)。形成n掺杂的掩埋沟道层(172)，以限定转移晶体管TX的耗尽特征、并减少所谓的模糊现象(blooming phenomenon)。
此外，以第二离子注入能量将p-型掺杂剂(诸如硼)注入到沟道区(104)的暴露表面(104c)中，以形成就在表面(104c)之下且在掩埋的沟道层(172)之上的p-型层(170)。通过将掩埋的沟道层(172)从在沟道区(104)的表面(104c)中热生成的电子屏蔽，来形成p-型层(170)，作为减少暗电流噪声的装置。p掺杂层(170)可以形成为具有相对于衬底层(100)的传导率的增强的传导率，以便表面区域将累积可以吸收在传输门的上表面生成的暗电流的空穴。
参见图13A和13B，使用传统方法除去第一光刻胶图案(112)，并且在衬底(100)上形成具有开口(114a)的第二光刻胶图案(114)，开口(114a)限定并且暴露复位晶体管RX的沟道区(106)。在一个示例实施例中，执行离子注入方法(115)，以用第一离子注入能量将n-型掺杂剂(诸如磷)注入到沟道区(106)的暴露表面中，以形成用于复位晶体管RX的掩埋的沟道层(180)。形成n-型掩埋的沟道层(180)，以限定复位晶体管RX的耗尽特征并减少模糊现象。如图13B所述，光刻胶图案(114)在离子注入(115)过程期间保护转移晶体管TX的沟道区(104)。
参见图14A和14B，使用传统方法除去第二光刻胶图案(114)，并且在衬底(100)上形成具有开口(116a)的第三光刻胶图案(116)，该开口(116a)暴露邻近沟道区(104)的部分隔离区(102)。使用光刻胶图案(116)作为掩模执行干刻蚀(dry etching)方法，以把凹进部分(117)刻蚀到隔离区(102)的暴露部分中。将凹进部分(117)(如开口116a所限定)刻蚀到隔离层(102)中，以便暴露，而不是刻蚀沟道区(104)的侧壁(104a)和(104b)。在本发明的一个示例实施例中，将凹进部分(117)形成到不超过隔离区(102)的底部水平(190)的深度。可以使用包括干刻蚀法在内的任何适当的刻蚀法刻蚀凹进部分(117)，在这些方法中，刻蚀量基于时间周期(已知材料的刻蚀速度)或者使用检测等离子体的颜色的终点检测过程检测。在其它实施例中，使用例如DHF化合物(稀释的HF，H2O∶HF＝100∶1)，可以应用湿刻蚀法来刻蚀由开口(116a，116b)暴露的部分隔离区域(102)。
在刻蚀过程期间，优选是避免刻蚀沟道区(104)的有源硅，这是因为这样的刻蚀可以导致损害，该损害导致在垂直栅电极和垂直沟道之间的接口处热生成暗电流。
参见图15A和15B，使用传统方法除去第三光刻胶图案(116)，并且顺序在衬底层(100)上形成绝缘层(118)和导电层(119)。绝缘层(118)可以是通过热氧化形成的氧化层(或者二氧化硅层)。在其它示例实施例中，可以通过使用诸如CVD(化学气相淀积)或者ALD(原子层沉积)方法之类的已知方法、沉积诸如四氮化三硅(silicon nitride)、ONO等绝缘材料形成绝缘层(118)。如图15B所述，将绝缘层(118)形成为顺刻蚀的凹进部分(117)的侧壁和底面排列(line)的薄共形层(conformal layer)。此外，可以通过沉积诸如多晶硅、钨、铜、或者其它适当的栅电极材料之类的导电材料，以用这样的导电材料(119)填充凹进部分(117)，来形成导电层(119)。
参见图16A和16B，使用适当的掩模图案执行刻蚀过程，以形成用于转移TX和复位RX晶体管的栅电极(120)和(130)。虽然未示出，但是可以使用相同的掩模图案和刻蚀过程形成用于放大器晶体管DX和选择晶体管SX的栅电极。在如图16A所述的本发明的一个示例实施例中，保持绝缘层(118)，以便在后续的刻蚀过程期间保护硅衬底表面。在另一个示例实施例中，可以使用与用于形成栅电极的刻蚀掩模相同的刻蚀掩模来刻蚀绝缘层(118)，以便限定用于传输和复位门的门绝缘层(126)和(136)(以及用于未示出的放大器晶体管和选择晶体管的门绝缘层)。
参见图17A和17B，形成的光刻胶图案(152)具有暴露和限定PD区域(110a)的开口(152a)。如图17A所述，光刻胶图案(152)暴露传输门(120)的侧面部分。执行单独的离子注入方法(154)以将掺杂剂注入到暴露的PD区域(110a)中，以便形成光电二极管。例如，执行第一注入处理，以利用第一离子注入能量将例如硼离子的p-型杂质注入到暴露的PD区域(110a)中，以便形成空穴累积层(155)层。在这种情况下，优选是第一离子注入能量较低，以便将p掺杂剂注入到半导体衬底(100)的表面区域上。激活注入到半导体衬底100中的硼离子以形成p+层(155)。执行第二离子注入方法，以利用第二离子注入能量将n-型杂质(例如，含磷或者砷的离子)注入到暴露的PD区域(110a)中，以形成掩埋的n-阱层(156)。
在一个示例实施例中，注入形成掩埋的n-阱层(156)的n-型掺杂剂，以达到离半导体衬底(100)的表面大约0.3微米到大约0.7微米的凸出范围(Rp)。利用实现平面栅电极的常规像素设计，n-阱层(156)的Rp将限于0.3微米或者更少，否则将出现严重的图像滞后。然而，依据本发明的垂直栅电极的使用允许n-阱层(156)具有更深的Rp而不会导致图像滞后。
如图17A中的示例实施例所述，在衬底(100)中形成n-阱层(156)以延伸出传输门(120)的侧面一距离W，这将n-阱层(156)布置得更接近转移晶体管的垂直栅电极(120a、120b)和沟道。此外，这样形成n-阱层(156)使得层(156)不与隔离区(102)接触，其有助于最小化由于当形成隔离层(102)时刻蚀衬底(100)所引起的、在隔离层(102)和硅衬底(100)之间的接口处的暗电流缺陷的影响。
参见图18A和18B，使用传统方法(例如，等离子体抛光)除去光刻胶图案(152)。然后，执行各种方法，以通过将n-型杂质注入到邻近栅级(120)和(130)的侧面的半导体衬底层(100)的区域中，而不是PD区域(110a)中，形成轻度掺杂的n-型扩散区(160a)和(132a)。沉积和刻蚀绝缘层(例如，氮化物层)以形成在栅电极(120)和(130)(以及未示出的放大器和选择栅电极)侧面上的侧壁隔离物(126)和(136)。接下来，将杂质注入到有源区域中以形成n-型重度掺杂的扩散层(160b)和(132b)，其中使用侧壁隔离物(162)的外边界对准(align)n-型重度掺杂的扩散层。应当理解，可以使用本领域技术人员所熟知的任何适当的方法来形成栅级隔离物(162)和掺杂区域(160)和(132)，所以它们的详细论述不是必需的。
图19A-B到22A-B为图解依据本发明的又一个示例实施例的、用于制造图像传感器设备的方法的图示。更具体地说，图19A-B到22A-B图解了用于制造具有例如上面参考图5A-5C所述的示例单位像素结构(22-2)的图像传感器设备的方法。在这方面，图19A-22A图解了从图5A的观点来看的示例像素单元(22-1)的各个制造阶段，而图19B-22B图解了从图5B的观点来看的示例像素单元(22-2)的各个制造阶段。
参见图19A和19B，在具有衬底层(100)和隔离区(102)的半导体衬底之上形成光刻胶图案(216)，该光刻胶图案的形成如上所述。光刻胶图案(216)具有暴露邻近沟道区(104)的隔离区(102)部分的开口(216a)和(216b)。使用光刻胶图案(116)作为掩模执行干刻蚀方法，以把凹进部分(217a)和(217b)刻蚀到隔离区(102)的暴露部分中。将凹进部分(217a)和(217b)(如相应的开口216a和216b所限定的)刻蚀到隔离层(102)中，以便暴露，而不是刻蚀沟道区(104)的相应侧壁(104a)和(104b)。在本发明的一个示例实施例中，将凹进部分(117a)和(117b)形成到不超过隔离区(102)的底部水平(190)的深度。再次，如上所述，在刻蚀过程期间，优选是避免刻蚀沟道区(104)的有源硅，这是因为这样的刻蚀可以导致损害，该损害引起在垂直栅电极和垂直沟道之间的接口处热生成暗电流。
参见图20A和20B，除去光刻胶图案(216)并且形成光刻胶图案(218)，该光刻胶图案(218)具有限定和暴露转移晶体管TX的沟道区(104)的上表面(104c)的开口(218a)，并且填充在隔离区(102)中形成的凹进部分(217a)和(217b)。参见图21A和21B，使用光刻胶图案(218)作为掩模执行刻蚀过程，以刻蚀沟道区(104)的暴露表面(104c)并且形成凹面(104d)，这允许降低在掩埋的n-阱层(156)的中心和传输门(120)的沟道区之间物理距离。在一个示例实施例中，可以使用利用Cl2、HBr和O2气体的干刻蚀处理来执行这个刻蚀过程。
参见图22A和22B，在除去光刻胶图案(216)之后，可以通过利用已知的材料和方法来沉积和刻蚀绝缘层和导电层，形成传输门(120)和栅氧化物(126)，连同用于其它像素晶体管的栅极结构。如图22B所述，将栅级绝缘层(126)形成为顺着所刻蚀的凹进部分(217a和217b)的侧壁和底面排列的薄共形层，并且用导电材料填充凹进部分(217a和217b)以形成垂直栅电极(120a)和(120b)。如图22A所述，这样形成栅电极(120)和绝缘层(126)使得在凹进部分区域中的栅电极(120)和硅衬底(100)的侧壁之间形成间隔S。如上所述，用隔离物绝缘材料填充间隔S，以将栅电极(120)与形成在衬底(100)中的FD区域的掺杂层进行绝缘。图22A示出了栅电极(120)、栅级绝缘层(126)、凹面(104d)和在衬底(100)中的间隔S。然而，将覆盖衬底的上部和凹入表面的栅电极(120)的左侧部分复制到栅电极的右侧部分而没有间隔S(如图5C清楚地描述的那样)。
在形成栅电极之后，诸如上面参考图17A-B和18A-B所述的方法可以用于形成在PD区域(110a)和有源晶体管区域(110b)中的掺杂层，以形成用于各个像素晶体管的PD元件和源/漏区。
应当理解可以利用如上所述的相同或者类似的处理步骤来制造具有示例单位像素(22-3)、(22-4)和(22-5)或者(22-6)的图像传感器设备，而不需要它们的详细论述。
还要理解，可以在各种类型的基于处理器的系统中实现依据本发明的示例实施例的CMOS图像传感器设备，其具有用像素构造的像素阵列。例如，图23是具有依据本发明的示例实施例的图像传感器设备的系统(600)的高级框图。系统(600)可以在，例如，计算机系统、照相机系统、扫描仪、机器视觉系统、车辆导航系统、视频电话、监视系统、自动聚焦系统、星象跟踪仪系统、运动检测系统、图像稳定系统、移动电话、及其他基于处理器系统中实现。
总的来说，系统(600)包含CMOS成像设备(610)、一个或多个CPU(中央处理单元)或者微处理器(620)、一个或多个I/I设备(630)、软盘驱动器(640)(或者其它存储卡槽)、RAM(650)和CD ROM驱动器(660)、所有这些经由系统总线(670)可操作地连接。所实现的系统部件类型将取决于系统类型而改变。例如，诸如软盘驱动器(640)和CD ROM驱动器(660)之类的外围设备一般由例如个人计算机或者膝上型计算机所采用。
CMOS成像设备(610)包含可以利用此处描述的任何一个示例像素结构构造的像素阵列。CMOS成像设备(610)从像素阵列所提供的信号中产生输出图像。CMOS成像设备(610)在总线(670)或者其它通信链接上与系统部件进行通信。在其它示例实施例中，处理器(620)、CMOS成像设备(610)和存储器(650)可以整体地形成在单个IC芯片上。
虽然此处已经参考附图描述了示例实施例，但是应当理解本发明不局限于此处描述的示例实施例，而且本领域的普通技术人员可以容易地想象到没有背离本发明的范围或者精神的各种其它改变和修改。所有这样的改变和修改被认为是包括在由附加权利要求所限定的本发明的范围之内。
权利要求
1.一种图像传感器设备，包括半导体衬底，其包括由在半导体衬底中形成的隔离层限定的多个有源区域；以及包含多个像素的像素阵列，其中每个像素形成在所述有源区域之一中，其中每一个像素包括光接收元件；以及电荷转移元件，用于从光接收元件中转移电荷，其中电荷转移元件包含在像素的有源区域中的用以转移所述电荷的垂直沟道区域、在隔离层中形成的并且邻近垂直沟道区域布置的垂直栅电极、以及布置在垂直沟道区域和垂直栅电极之间的绝缘材料。
2.如权利要求1所述的图像传感器设备，其中，电荷转移元件还包括在像素的有源区域中的用以转移所述电荷的水平沟道区域、邻近该水平沟道区域布置的水平栅电极、以及布置在水平沟道区域和水平栅电极之间的绝缘材料。
3.如权利要求2所述的图像传感器设备，其中，水平栅电极是在半导体衬底的表面上形成的。
4.如权利要求2所述的图像传感器设备，其中，水平栅电极的至少一部分是布置在半导体衬底的表面中形成的凹进部分中。
5.如权利要求2所述的图像传感器设备，其中水平栅电极是L形的。
6.如权利要求2所述的图像传感器设备，其中水平栅电极是长方形的。
7.如权利要求2所述的图像传感器设备，其中，垂直栅电极连接到与隔离层重叠的水平栅电极的一部分，并且从该水平栅电极的一部分中伸出。
8.如权利要求1所述的图像传感器设备，其中光接收元件是光电二极管。
9.如权利要求1所述的图像传感器设备，其中光接收元件是PIN光电二极管。
10.如权利要求1所述的图像传感器设备，其中，光接收元件包括在有源区域中形成的空穴累积二极管(HAD)，以及在该HAD之下形成的n-阱区域。
11.如权利要求10所述的图像传感器设备，其中，垂直栅电极被形成到某一深度，以便接近n-阱区域的至少一部分。
12.如权利要求1所述的图像传感器设备，其中，垂直栅电极被形成到某一深度，以便接近光接收元件的电荷累积区域的至少一部分。
13.如权利要求1所述的图像传感器设备，还包括浮动扩散区域，形成在邻近电荷转移元件的像素的有源区域中，用于存储从电荷转移元件转移的电荷；像素复位元件，用于复位浮动扩散区域的电压，其中浮动扩散区域是电荷和复位转移元件的公共扩散区域。
14.如权利要求13所述的图像传感器设备，其中像素复位元件包括垂直沟道区域，在像素的有源区域中；垂直栅电极，在隔离层中形成、并且邻近于垂直沟道区域布置；以及绝缘材料，布置在垂直沟道区域和垂直栅电极之间。
15.如权利要求1所述的图像传感器设备，其中像素阵列是有源像素阵列。
16.如权利要求1所述的图像传感器设备，其中图像传感器设备是CMOS图像传感器。
17.如权利要求1所述的图像传感器设备，其中电荷转移元件还包括在电荷转移元件的源区和漏区之间的有源区域中形成的掩埋沟道层，其中掩埋沟道层与源区和漏区掺有第一导电类型的杂质，并且其中有源区域掺有第二导电类型的杂质。
18.如权利要求17所述的图像传感器设备，其中电荷转移元件还包括在源区和漏区之间的掩埋沟道层之上的有源区域表面中形成的PIN层，其中该PIN层掺有第二导电类型的杂质。
19.一种图像传感器设备，包括半导体衬底，包括具有由隔离层限定的多个有源区域的像素阵列；以及像素阵列中的至少一个像素，包括光接收元件、电荷转移元件和可操作地连接到放大器晶体管的浮动扩散区域；其中电荷转移元件的栅电极包括像素的有源区域中的、用于从光接收元件中转移电荷的垂直沟道区域。
20.如权利要求19所述的图像传感器设备，其中电荷转移元件的栅电极形成表面沟道。
21.如权利要求19所述的图像传感器设备，其中电荷转移元件的栅电极形成凹面沟道。
22.一种图像传感器设备，包括在衬底中形成的有源像素，其中至少一个有源像素包括光接收元件；复位晶体管；电荷转移元件；浮动扩散区域；以及放大器晶体管；其中复位晶体管、电荷转移元件或者放大器晶体管包括垂直沟道。
23.一种用于制造图像传感器设备的方法，包括在半导体衬底上形成单位像素的有源区域，该有源区域包括由隔离层围绕的光接收区域和晶体管区域；以及接近于光接收和晶体管区域而形成传输门，其中传输门包含在半导体衬底中形成的并且邻近有源区域的侧壁布置的垂直栅电极。
24.如权利要求23所述的方法，其中形成传输门还包括形成水平栅电极。
25.如权利要求24所述的方法，其中水平栅电极是在晶体管区域的一部分和隔离层之上的半导体衬底上形成的。
26.如权利要求24所述的方法，其中水平栅电极是在光接收区域的一部分和隔离层的一部分之上的半导体衬底上形成的。
27.如权利要求24所述的方法，其中水平栅电极是在晶体管区域的一部分、光接收区域的一部分、以及隔离层的一部分之上的半导体衬底上形成的。
28.如权利要求24所述的方法，其中水平和垂直栅电极是整体形成的。
29.如权利要求23所述的方法，其中形成传输门包括在隔离层中形成凹进部分，以暴露有源区域的部分侧壁；在有源区域的侧壁的暴露部分上形成绝缘层；用导电材料填充凹进部分以形成垂直栅电极。
30.如权利要求29所述的方法，其中，仅仅在隔离层中形成凹进部分。
31.如权利要求29所述的方法，其中，在隔离层中形成凹进部分包括刻蚀隔离层以形成凹进部分，其暴露有源晶体管区域的侧壁的一部分、光接收区域的侧壁的一部分、或者有源晶体管和光接收区域这二者的侧壁中的一部分。
32.如权利要求29所述的方法，其中形成绝缘层包括在半导体衬底之上形成共形绝缘层以顺凹进部分内的表面排列。
33.如权利要求24所述的方法，还包括在有源区域中形成掩埋沟道层，其中掩埋沟道层被形成为与水平栅电极对准，其中掩埋沟道层掺有第一导电类型的杂质，并且其中有源区域掺有第二导电类型的杂质。
34.如权利要求33所述的方法，还包括在掩埋沟道层之上的有源区域表面中形成PIN层，其中该PIN层掺有第二导电类型的杂质。
35.如权利要求24所述的方法，其中形成传输门包括刻蚀有源区域的一部分，以在半导体衬底表面之下的某一深度D1形成凹面；以及形成水平栅电极，以便在凹面上形成水平栅电极的至少一部分。
36.如权利要求23所述的方法，其中，形成传输门包括在半导体衬底上邻近于有源区域侧壁的不同区域中形成多个垂直栅电极。
37.如权利要求36所述的方法，其中垂直栅电极是彼此分开形成的。
38.如权利要求36所述的方法，其中，多个垂直栅电极中的至少两个垂直栅电极整体地连接到在半导体衬底表面之上形成的水平栅电极。
39.如权利要求23所述的方法，其中，形成传输门包括在光接收和有源晶体管区域的表面区域上形成L形的栅电极，该L形的栅电极连接到垂直栅电极。
40.如权利要求23所述的方法，其中，形成传输门包括在光接收和晶体管区域的表面区域上形成长方形的栅电极，该长方形的栅电极连接到垂直栅电极。
41.如权利要求23所述的方法，还包括在光接收区域中形成光接收元件。
42.如权利要求41所述的方法，其中光接收元件是光电二极管。
43.如权利要求42所述的方法，其中光接收元件是PIN光电二极管。
44.如权利要求41所述的方法，其中，形成光接收元件包括在光接收区域的表面中形成空穴累积二极管(HAD)，以及在该HAD之下形成n-阱区域。
45.如权利要求44所述的方法，其中，以某一深度在半导体衬底中形成垂直栅电极，以便接近n-阱区域的至少一部分。
46.一种用于制造具有光接收区域、复位晶体管、浮动扩散区域以及可操作地连接到浮动扩散区域的放大器元件的图像传感器设备的方法，该方法包括在由隔离层围绕的衬底上形成单位像素的有源区域；在隔离层中形成凹进部分；以及在凹进部分中形成传输门。
47.如权利要求46所述的方法，其中，形成凹进部分包括在与接近光接收区域的有源区域的侧边区域邻近的隔离层中形成至少两个凹进部分。
48.如权利要求46所述的方法，还包括在光接收区域和浮动扩散区域之间形成凹面。
49.一种用于制造图像传感器设备的方法，包括在由隔离层围绕的衬底上限定单位像素的有源区域；在衬底中形成光接收元件；在绝缘层中刻蚀凹进部分；在沟道区域中刻蚀衬底的上表面；在凹进部分中以及在衬底的上表面上形成介电层；在凹进部分中以及在上表面上沉积导电层以形成电荷转移元件；在电荷转移元件和光接收元件之间形成浮动扩散区域；以及在衬底中形成复位晶体管和放大器元件。
全文摘要
提供了CMOS图像传感器设备以及制造该设备的方法，其中用具有垂直栅电极和沟道的非平面晶体管设计有源像素传感器，这可最小化图像滞后和暗电流的影响。
文档编号H01L21/822GK1812112SQ200510118129
公开日2006年8月2日 申请日期2005年10月20日 优先权日2004年10月20日
发明者柳政澔 申请人:三星电子株式会社