专利名称：半导体存储装置的制作方法
技术领域：
本发明涉及半导体存储装置，尤其涉及具有在存储单元阵列上形成的多层布线的半导体存储装置。
背景技术：
在铁电体非易失性存储器(以下称为FeRAM)等的存储器中，为了高集成化而使用多层布线技术。但是，在具有多层布线的FeRAM中，铁电体电容器中使用的铁电体材料，在多层布线中的层间绝缘膜、钨栓塞等的制造工艺中被暴露在含氢还原气氛而被还原，存在电容器的电气特性劣化之类的现有的问题。
于是，为了抑制这样的电容器的特性劣化，提出了在电容器上形成氢阻挡保护膜的结构等的保护电容器的结构。
下面，参照
具有这样的结构的现有的半导体存储装置。
图16和图17是说明日本专利申请特开2002-94021号公报(专利文献1)中记载的半导体存储装置的图。图16是展示该半导体存储装置的位线方向的主要部分剖面的图；图17是展示该半导体存储装置的字线方向的主要部分剖面的图。
该半导体存储装置100具有半导体衬底101，在该半导体衬底101的表面的存储单元区域A上形成p阱103a及103b，在衬底表面的周边电路区域B上形成n阱104。该阱被在半导体衬底的表面上形成的元件分离绝缘膜102电气分离，在上述p阱103a的表面部分上形成n型杂质扩散区108a及108b，在上述n阱104的表面部分上形成p型杂质扩散区109。
在p阱103a中，n型杂质扩散区108b位于n型杂质扩散区108a的左右两侧，在该p阱103a的表面的、n型杂质扩散区108a和其左侧及右侧的n型杂质扩散区108b之间的区域上隔着栅绝缘膜105配置栅电极106a及106b。在n阱104表面的、两个p型杂质扩散区109之间的区域上隔着栅绝缘膜105配置栅电极106c。且在周边电路区域B的元件分离绝缘膜102上形成引出电极107。
在此，栅电极106a～106c及引出电极107是由半导体膜和在其表面上形成的低电阻膜构成的双层结构。在存储单元区域A内配置的栅电极106a及106b构成字线的一部分。
另外，在已形成了上述p阱、n阱、栅电极、元件分离绝缘膜等的衬底表面的整个表面上形成第一层间绝缘膜111。在该层间绝缘膜111的位于扩散区108a、108b、109和引出电极107上的部分上，形成把在层间绝缘膜111上形成的布线或电极和这些扩散区连接起来的接触栓塞113a～113e。且在层间绝缘膜111的p阱103b的一部分区域上形成把该p阱103b和层间绝缘膜111上的布线等连接起来的接触栓塞113f。在该层间绝缘膜111上为了防止接触栓塞氧化而依次形成氮氧化硅膜114及氧化硅膜115。接触栓塞是，在层间绝缘膜中形成的接触孔的内表面上依次形成钛膜和氮化钛膜后，在接触孔内填入钨而得到的结构。
然后，在氧化硅膜115的位于元件分离绝缘膜102上的部分上形成由下部电极116a、铁电体膜117a及上部电极118a构成的电容器120。在该电容器120上以覆盖该铁电体膜117a和上部电极118a的方式形成第一保护膜119，而且在第一保护膜119和氧化硅膜115的整个表面上形成第二层间绝缘膜121。
该第二层间绝缘膜121上形成的第一布线122a的一端通过在第一保护膜119和第二层间绝缘膜121中形成的接触孔与该电容器120的上部电极118a连接，该第一布线122a的另一端通过在上述氮氧化硅膜114、氧化硅膜115及第二层间绝缘膜121中形成的接触孔与上述扩散区108b上的接触栓塞113b连接。且在该第二层间绝缘膜121上形成的第二布线122b的一端与上述电容器120的下部电极116a连接。
另外，在该第一布线122a、第二布线122b及第一层间绝缘膜121的整个表面上形成第二保护膜123，再在其上形成第三层间绝缘膜124。
该文献公开了这样的结构，即，如图16和图17所示，用第一保护膜119覆盖半导体存储装置100的铁电体电容器120的表面，且用位于与电容器上部电极118a连接的第一布线上的第二保护膜123覆盖在电容器上。且在该文献中记载了，如果采用这样的结构，即使实施在铁电体电容器的上方用还原气氛形成绝缘膜或导电膜、或进行蚀刻等的处理，利用在实施这些处理的膜下面形成的保护膜可以保护铁电体膜免受含氢还原气氛影响，改善电容器特性。
<专利文献1>日本专利申请特开2002-94021号公报发明内容但是，上述那样的现有的半导体存储装置虽然为了抑制电容器的特性劣化而具有在电容器上形成了氢阻挡保护膜的结构，但在该氢阻挡保护膜不完整时电容器特性会劣化。而且，在上述现有的半导体存储装置中，根据该氢阻挡保护膜上的结构，因加在电容器上的应力等，电容器特性也会劣化。
本发明正是鉴于上述问题而提出的，目的在于提供一种提高电容器的氢阻挡性、且可缓和应力对电容器造成的不良影响，由此可更可靠地抑制电容器特性的劣化的半导体存储装置。
根据本发明的第1方面的发明是，一种半导体存储装置，具有配置多个构成存储单元的存储单元晶体管及存储单元电容器而成的存储单元阵列，其中具有在上述存储单元阵列上形成的第一布线层；和在上述第一布线层的上层上形成的第二布线层，且上述存储单元阵列上的上述第一布线层的布线密度比该存储单元阵列上的上述第二布线层的布线密度大。
根据本发明的第2方面的发明是，在第1方面的半导体存储装置中，具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；和上述字线的衬里布线，且上述字线的衬里布线由上述第一布线层形成。
根据本发明的第3方面的发明是，在第1方面的半导体存储装置中，由上述第一布线层形成的布线实质上以布图设计规则的最小间隔配置。
根据本发明的第4方面的发明是，在第1方面的半导体存储装置中，在上述存储单元阵列上配置的多个位线包含由上述第一布线层形成的位线和由上述第二布线层形成的位线。
根据本发明的第5方面的发明是，在第4方面的半导体存储装置中，具有在由上述第一布线层形成的两条位线之间配置的、由上述第一布线层形成的屏蔽线。
根据本发明的第6方面的发明是，在第1方面的半导体存储装置中，上述存储单元阵列上的由上述第一布线层形成的信号线是屏蔽线。
根据本发明的第7方面的发明是，在第1方面的半导体存储装置中，还具有在上述第二布线层的上层上形成的第三布线层，且在上述存储单元阵列上配置的多个位线包含由上述第一布线层形成的位线和由上述第三布线层形成的位线。
根据本发明的第8方面的发明是，在第7方面的半导体存储装置中，具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；和上述字线的衬里布线，且上述字线的衬里布线由上述第二布线层形成。
根据本发明的第9方面的发明是，在第1方面的半导体存储装置中，上述存储单元电容器是铁电体电容器。
根据本发明的第10方面的发明是，在第1方面的半导体存储装置中，具有构成上述存储单元晶体管的栅的字线；构成上述存储单元电容器的第一电极的板(プレ一ト)线；以及上述字线的衬里布线和上述板线的衬里布线，且上述字线的衬里布线和上述板线的衬里布线由上述第一布线层形成。
根据本发明的第11方面的发明是，在第1方面的半导体存储装置中，还具有在上述第二布线层的上层上形成的第三布线层，且具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；构成上述存储单元电容器的第一电极的板线；以及上述字线的衬里布线和上述板线的衬里布线，在上述存储单元阵列上配置的多个位线包含由上述第一布线层形成的位线和由位于上述第二布线层的上层的第三布线层形成的位线，且上述字线的衬里布线和上述板线的衬里布线由上述第二布线层形成。
根据本发明的第12方面的发明是，在第1方面的半导体存储装置中，在上述存储单元阵列上配置的多个位线位于上述存储单元电容器的下方。
根据本发明的第13方面的发明是，在第12方面的半导体存储装置中，具有多个上述位线的衬里布线；上述多个位线的衬里布线包含由上述第一布线层形成的位线的衬里布线和由上述第二布线层形成的位线的衬里布线。
根据本发明的第14方面的发明是，在第13方面的半导体存储装置中，具有在由上述第一布线层形成的两条位线的衬里布线之间配置的、由上述第一布线层形成的屏蔽线。
根据本发明的第15方面的发明是，在第12方面的半导体存储装置中，还具有在上述第二布线层的上层上形成的第三布线层，且具有多个上述位线的衬里布线；上述多个位线的衬里布线包含由上述第一布线层形成的位线的衬里布线和由上述第三布线层形成的位线的衬里布线。
根据本发明的第16方面的发明是，在第15方面的半导体存储装置中，具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；和上述字线的衬里布线，且上述字线的衬里布线由上述第二布线层形成。
根据本发明的第17方面的发明是，在第12方面的半导体存储装置中，还具有在上述第二布线层的上层上形成的第三布线层，且具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；构成上述存储单元电容器的第一电极的板线；以及上述位线的衬里布线、上述字线的衬里布线和上述板线的衬里布线，上述多个位线的衬里布线包含由上述第一布线层形成的位线的衬里布线和由位于上述第二布线层的上层的第三布线层形成的位线的衬里布线，且上述字线的衬里布线和上述板线的衬里布线由上述第二布线层形成。
根据本发明的第18方面的发明是，在第1方面的半导体存储装置中，在上述存储单元阵列上配置的多个位线位于上述存储单元电容器的上方。
根据本发明的第19方面的发明是，在第18方面的半导体存储装置中，具有上述位线的衬里布线；上述位线由上述第一布线层形成；上述位线的衬里布线由上述第二布线层形成。
根据本发明的第20方面的发明是，在第19方面的半导体存储装置中，具有在由上述第二布线层形成的两条位线的衬里布线之间配置的、由上述第二布线层形成的屏蔽线。
根据本发明的第21方面的发明是，在第18方面的半导体存储装置中，还具有在上述第二布线层的上层上形成的第三布线层，且具有上述位线的衬里布线；上述位线由上述第一布线层形成；上述位线的衬里布线由上述第三布线层形成。
根据本发明的第22方面的发明是，在第21方面的半导体存储装置中，具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；和上述字线的衬里布线，且上述字线的衬里布线由上述第二布线层形成。
根据本发明的第23方面的发明是，在第18方面的半导体存储装置中，还具有在上述第二布线层的上层上形成的第三布线层，且具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；构成上述存储单元电容器的第一电极的板线；以及上述位线的衬里布线、上述字线的衬里布线和上述板线的衬里布线，上述位线由上述第一布线层形成；上述位线的衬里布线由位于上述第二布线层的上层的第三布线层形成；上述字线的衬里布线和上述板线的衬里布线由上述第二布线层形成。
根据本发明的第1方面的发明，由于在具有存储单元阵列的半导体存储装置中，具有在存储单元阵列上形成的第一布线层；和在该第一布线层的上层上形成的第二布线层，且存储单元阵列上的第一布线层的布线密度比该存储单元阵列上的第二布线层的布线密度大，所以离电容器近、且具有氢阻挡效果的布线层的布线密度高，由此，可以提高抑制氢造成的电容器特性劣化的效果。而且，在这样的布线结构中，还由于缓和应力对电容器造成的不良影响的布线层的作用，可以提高抑制电容器特性劣化的效果。
根据本发明的第2方面的发明，由于在第1方面的半导体存储装置中，字线的衬里布线由第一布线层形成，所以可以减小字线的电阻而高速化，同时，字线的衬里布线具有针对电容器阻挡氢的效果和缓和应力对电容器的不良影响的效果。由此，无须另行设置字线的衬里布线，利用在电容器上方配置的布线层可以更加提高抑制电容器的特性劣化的效果。
根据本发明的第3方面的发明，由于在第1方面的半导体存储装置中，由第一布线层形成的布线实质上以布图设计规则的最小间隔配置，所以可以把第一布线层作为信号线使用的基础上，使第一布线层的密度最大，把第一布线层的抑制电容器的特性劣化的效果发挥到最大。
根据本发明的第4方面的发明，由于在第1方面的半导体存储装置中，在存储单元阵列上配置的多个位线包含由第一布线层形成的位线和由第二布线层形成的位线，所以可以使相邻的位线的距离变宽，由此可以降低信号线之间的电气干扰的影响，防止读出时的误动作。而且，由于位线的高密度配置，在由位线的间距决定单元阵列面积时，可以减小单元阵列面积。
根据本发明的第5方面的发明，由于在第4方面的半导体存储装置中，在由第一布线层形成的两条位线之间配置了由第一布线层形成的屏蔽线，所以可以容易地提高第一布线层的面积密度。而且具有可降低位线间的电气干扰，由此防止误动作的效果。
而且，在存储单元电容器是铁电体电容器时，通过在两个位线之间配置屏蔽线，还可以进行位线的寄生电容的最优化。
根据本发明的第6方面的发明，由于在第1方面的半导体存储装置中，存储单元阵列上的由第一布线层形成的信号线是屏蔽线，所以通过更加提高存储单元阵列中的第一布线层的面积，具有可更进一步地提高电容器劣化抑制效果的效果。
根据本发明的第7方面的发明，由于在第1方面的半导体存储装置中，还具有在第二布线层的上层上形成的第三布线层，且在存储单元阵列上配置的多个位线包含由第一布线层形成的位线和由第三布线层形成的位线，所以可以使相邻的位线间的距离变宽，由此可以进一步降低相邻的位线之间的电气干扰。而且，由于位线的高密度配置，在由位线的间距决定单元阵列面积时，可以减小单元阵列面积。
根据本发明的第8方面的发明，由于在第7方面的半导体存储装置中，字线的衬里布线由第二布线层形成，所以可减小字线的电阻而高速化，同时，可以实现利用第二布线层作为字线的衬里布线的布线结构。
根据本发明的第9方面的发明，由于在第1方面的半导体存储装置中，存储单元电容器是铁电体电容器，所以可以保护构成铁电体电容器的被含氢还原气氛还原的铁电体材料免受还原气氛影响，在具有铁电体电容器的半导体存储装置中增大抑制电容器特性劣化的效果。
根据本发明的第10方面的发明，由于在第1方面的半导体存储装置中，作为存储单元电容器的一个电极的板线的衬里布线由第一布线层形成，所以板线的衬里布线具有针对电容器阻挡氢的效果和缓和应力对电容器的不良影响的效果。由此，无须另行设置板线的衬里布线，利用在电容器上方配置的布线层可以更加提高抑制电容器的特性劣化的效果。而且，由于板线的衬里布线造成的板线的低电阻化而高速化、以及板线和其衬里布线在多个位置的接触，使得板线的电位变化高速均匀地进行。由此，具有可以使板线上产生的电位更稳定的效果。
根据本发明的第11方面的发明，由于在第1方面的半导体存储装置中，位线包含由第一布线层形成的位线和由位于第二布线层的上层的第三布线层形成的位线，所以可以利用第二布线层作为字线的衬里布线，且由于板线的衬里布线由第二布线层形成，所以与第十方面同样地，可以实现板线的低电阻化导致的高速化，具有可以使板线上产生的电位更稳定的效果。
根据本发明的第12方面的发明，由于在第1方面的半导体存储装置中，位线位于存储单元电容器的下方，所以存储单元电容器可以配置成不受位线和扩散层的接触部的制约，使存储单元阵列上存储单元占的面积减小。
根据本发明的第13方面的发明，由于在第12方面的半导体存储装置中，多个位线的衬里布线包含由第一布线层形成的位线的衬里布线和由第二布线层形成的位线的衬里布线，所以可以使相邻的位线的衬里布线的距离变宽，由此可以降低信号线之间的电气干扰，防止读出时的误动作。而且，由于位线的衬里布线的高密度配置，还可以减小单元阵列面积。
根据本发明的第14方面的发明，由于在第13方面的半导体存储装置中，在由第一布线层形成的两条位线的衬里布线之间配置了由第一布线层形成的屏蔽线，所以可以容易地提高第一布线层的面积密度。而且可降低与相邻的位线的衬里布线连接的位线间的电气干扰，由此具有防止误动作的效果。
而且，在存储单元电容器是铁电体电容器时，通过在两个位线的衬里布线之间配置屏蔽线，还可以进行位线的寄生电容的最优化。
根据本发明的第15方面的发明，由于在第12方面的半导体存储装置中，还具有在第二布线层的上层上形成的第三布线层，且多个位线的衬里布线包含由第一布线层形成的位线的衬里布线和由第三布线层形成的位线的衬里布线，所以可以使相邻的位线的衬里布线的距离变宽，由此可以进一步降低与相邻的位线衬里布线连接的位线之间的电气干扰。而且，由于位线的衬里布线的高密度配置，还可以减小单元阵列面积。
根据本发明的第16方面的发明，由于在第15方面的半导体存储装置中，字线的衬里布线由第二布线层形成，所以可减小字线的电阻而高速化，同时，可以实现利用第二布线层作为字线的衬里布线的布线结构。
根据本发明的第17方面的发明，由于在第12方面的半导体存储装置中，多个位线的衬里布线包含由第一布线层形成的位线的衬里布线和由位于第二布线层的上层的第三布线层形成的位线的衬里布线，所以可以利用第二布线层作为字线的衬里布线，且由于板线的衬里布线由第二布线层形成，所以与第十方面同样地，可以实现板线的低电阻化导致的高速化，具有可以使板线上产生的电位更稳定的效果。
根据本发明的第18方面的发明，由于在第1方面的半导体存储装置中，位线配置在存储单元电容器的上方，所以从存储单元电容器到扩散层的距离变短，且可以不受位线的制约地配置存储单元电容器的与扩散层的接触部，使该电容器接触部的形成变得简单。
根据本发明的第19方面的发明，由于在第18方面的半导体存储装置中，位线由第一布线层形成；位线的衬里布线由第二布线层形成，所以可以通过由第二布线层形成的位线衬里布线使由第一布线层形成的位线的电阻减小，作为器件可实现高速化。
根据本发明的第20方面的发明，由于在第19方面的半导体存储装置中，在由第二布线层形成的两条位线的衬里布线之间配置由第二布线层形成的屏蔽线，所以可以降低与相邻的位线衬里布线连接的位线间的位线之间的电气干扰，由此具有防止误动作的效果。而且，在存储单元电容器是铁电体电容器时，通过在两个位线的衬里布线之间配置屏蔽线，还可以进行位线的寄生电容的最优化。
根据本发明的第21方面的发明，由于在第18方面的半导体存储装置中，还具有在第二布线层的上层上形成的第三布线层，且位线由第一布线层形成；位线的衬里布线由第三布线层形成，所以可以通过由第三布线层形成的位线衬里布线使由第一布线层形成的位线的电阻减小，作为器件可实现高速化。
根据本发明的第22方面的发明，由于在第21方面的半导体存储装置中，字线的衬里布线由第二布线层形成，所以可减小字线的电阻而高速化，同时，可以实现利用第二布线层作为字线的衬里布线的布线结构。
根据本发明的第23方面的发明，由于在第18方面的半导体存储装置中，位线由第一布线层形成；位线的衬里布线由位于第二布线层的上层的第三布线层形成，所以可以利用第二布线层作为字线的衬里布线，且由于板线的衬里布线由第二布线层形成，所以与第十方面同样地，可以实现板线的低电阻化导致的高速化，具有可以使板线上产生的电位更稳定的效果。
图1是说明根据本发明的实施方式1的半导体存储装置的平面图；图2是说明根据本发明的实施方式1的半导体存储装置的图，展示了字线方向的剖面结构，是图1的Ia-Ia线剖面图；图3是说明根据本发明的实施方式1的半导体存储装置的图，展示了位线方向的剖面结构，是图1的Ib-Ib线剖面图；图4是说明根据本发明的实施方式2的半导体存储装置的图，展示了字线方向的剖面结构；图5是说明根据本发明的实施方式2的半导体存储装置的图，展示了位线方向的剖面结构；图6是说明根据本发明的实施方式3的半导体存储装置的图，展示了字线方向的剖面结构；图7是说明根据本发明的实施方式3的半导体存储装置的图，展示了位线方向的剖面结构；图8是说明根据本发明的实施方式4的半导体存储装置的图，展示了字线方向的剖面结构；图9是说明根据本发明的实施方式4的半导体存储装置的图，展示了位线方向的剖面结构；
图10是说明根据本发明的实施方式5的半导体存储装置的图，展示了字线方向的剖面结构；图11是说明根据本发明的实施方式5的半导体存储装置的图，展示了位线方向的剖面结构；图12是说明在根据本发明的实施方式的半导体存储装置中可适用的位线结构的变形例的图，展示了位线上置型的位线结构(图(a)～(i))；图13是说明在根据本发明的实施方式的半导体存储装置中可适用的位线结构的变形例的图，展示了位线下置型的位线结构(图(a)～(k))；图14是说明在根据本发明的实施方式的半导体存储装置中可适用的字线结构的变形例的图，展示了没有字线衬里布线的结构(图(a))、有字线衬里布线的结构(图(b))、有字线衬里布线的另一结构(图(c))；图15是说明在根据本发明的实施方式的半导体存储装置中可适用的板线结构的变形例的图，展示了没有板线衬里布线的结构(图(a))、有板线衬里布线的结构(图(b))、有板线衬里布线的另一结构(图(c))；图16是说明文献公开的现有的半导体存储装置的图，展示了该半导体存储装置的位线方向的主要部分剖面；图17是说明上述文献公开的现有的半导体存储装置的图，展示了该半导体存储装置的字线方向的主要部分剖面。
具体实施例方式
下面，说明根据本发明的实施方式。
(实施方式1)图1～图3是说明根据本发明的实施方式1的半导体存储装置的图，图1是平面图，图2是图1的Ia-Ia线剖面图，图3是图1的Ib-Ib线剖面图。
实施方式1的半导体存储装置100a，具有为提高针对电容器的氢阻挡性且缓和应力对电容器的不良影响，在存储单元电容器的上方配置布线层的结构，由此可实现优良的电容器特性。
以下详细描述。该半导体存储装置100a，在半导体衬底101a上具有配置多个构成存储单元的存储单元晶体管及存储单元电容器而成的存储单元阵列Am，在该存储单元阵列Am中，沿第一方向D1延伸的多个字线10a～10d和沿第二方向D2延伸的多个位线2a～2d以互相垂直的方式配置。
具体而言，在该半导体存储装置100a的半导体衬底101a上，沿位线2a并排的多个扩散层1a夹着字线10a～10d相对置地配置，字线的在相对置的扩散层之间的部分作为存储单元晶体管的栅电极。
在此，位于相邻的字线10a和字线10b之间的扩散层1a、以及位于字线10c和字线10d之间的扩散层1a，通过接触栓塞15与其上的位线2a连接。在相对于字线10a、10c位于图3纸面左侧的扩散层1a的上方，分别配置构成上述存储单元电容器的电容器下部电极3a、3c，这些扩散层1a通过接触栓塞14a、14c与电容器下部电极3a、3c连接。另外，在相对于字线10b、10d位于图3纸面右侧的扩散层1a的上方，分别配置构成上述存储单元电容器的电容器下部电极3b、3d，这些扩散层1a通过接触栓塞14b、14d与电容器下部电极3b、3d连接。同样地，沿位线2b并排的多个扩散层1b、沿位线2c并排的多个扩散层1c、沿位线2d并排的多个扩散层1d，与沿着位线2a并排的多个扩散层1a相同地，分别夹着字线10a～10d相对置地配置，字线的在相对置的扩散层之间的部分作为存储单元晶体管的栅电极。而且，位于相邻的字线之间的扩散层1b～1d通过接触栓塞与其上的位线2b～2d连接。在位于相邻的字线的外侧的扩散层1b～1d的上方，配置构成上述存储单元电容器的电容器下部电极，这些扩散层1b～1d通过接触栓塞与电容器下部电极连接。
而且，在沿字线方向D1并排的多个电容器下部电极3a上配置跨过这些电容器下部电极的、构成存储单元电容器的电容器铁电体膜4a，在该电容器铁电体膜4a上配置构成存储单元电容器的电容器上部电极5a。该电容器上部电极5a由板线构成，其两端部通过在电容器铁电体膜4a中形成的贯通孔与其下侧的电容器电极层3a连接。该电容器下部电极3a通过接触栓塞14a与位于其下侧的扩散层1连接。同样地，在沿字线方向D1并排的多个电容器下部电极3b、3c、3d上配置跨过这些电容器下部电极的、构成存储单元电容器的电容器铁电体膜4b、4c、4d，在该电容器铁电体膜4b、4c、4d上形成构成存储单元电容器的电容器上部电极5b、5c、5d。该电容器上部电极5b、5c、5d的两端部通过在电容器铁电体膜4b、4c、4d中形成的贯通孔与其下侧的电容器下部电极3b、3c、3d连接。该电容器下部电极3b、3c、3d通过接触栓塞与位于其下侧的扩散层1连接。
在此，位线2a～2d由钨或包含钨的金属化合物构成。字线10a～10d由多晶硅构成。另外，一个存储单元晶体管由夹着字线相对置的一对扩散层，和作为栅电极的、字线的一对扩散层之间的部分构成。例如，如果用图3说明，由位于字线10a和字线10b之间的一个扩散层1a以及字线10a的纸面左侧的一个扩散层1a构成一个存储单元晶体管；由位于字线10a和字线10b之间的一个扩散层1a以及字线10b的纸面右侧的一个扩散层1a构成一个存储单元晶体管。因此，位于字线10a和字线10b之间的一个扩散层1a被两个存储单元晶体管共用。
于是，在电容器上部电极5a～5d的上方配置沿字线方向D1延伸的字线衬里布线6a及板线衬里布线6b，分别由第一布线层构成。字线衬里布线6a，配置成与各字线10a～10d基本上重叠，利用接触栓塞(未图示)与对应的字线连接。板线衬里布线6b配置成与电容器上部电极5a～5d基本上重叠，其一部分通过接触栓塞12与扩散层1连接(参照图2)。
在上述字线衬里布线6a及板线衬里布线6b的上方配置沿位线方向D2延伸、由第二布线层构成的位线衬里下层布线7，且在其上侧配置沿位线方向D2延伸、由第三布线层构成的位线衬里上层布线8。上述位线2a～2d与上述位线衬里下层布线7及位线衬里上层布线8中的任一个电气连接。接着，在由第三布线层构成的位线衬里上层布线8的上方，以在存储单元阵列的整个表面上延伸的方式形成由第四布线层构成的屏蔽层9。在此，上述第一到第四布线层由含铝或铜的金属化合物构成。
于是，在本实施方式1中，第一布线层在存储单元阵列Am上占的面积比第二布线层在存储单元阵列上占的面积大。而且，在本实施方式1中，由第一布线层构成的布线的配置间隔为布图设计规则的大致最小值。由此，提高了针对电容器的氢阻挡性，缓和了应力对电容器的不良影响，抑制了电容器的特性劣化。
下面，说明作用效果。
从对表示耐还原性的电容器的残留极化进行评价的结果可以看出，如果比较在存储单元阵列上只配置第一布线层的半导体存储装置和在存储单元阵列上只配置第二布线层的半导体存储装置，则在存储单元阵列上只配置第一布线层的半导体存储装置的一方的电容器的残留极化大；如果比较在存储单元阵列上配置的第一布线层的面积依赖性，则面积大的一方的电容器的残留极化大。考虑这是因为，通过越靠近电容器使布线层的布线密度越大，提高了针对电容器的氢阻挡性和缓和应力对电容器的不良影响。即，本实施方式1，通过使电容器上方的布线层像上述那样，使第一布线层在存储单元阵列上占的面积比第二布线层在存储单元阵列上占的面积大，显著地提高了半导体存储装置的特性。
这样，在本实施方式1中，由于在存储单元阵列上第一布线层占的面积比第二布线层占的面积大，所以可进一步提高保护电容器免受在存储单元阵列上方发生的应力损伤的效果，且同时可以抑制引起电容器铁电体膜还原的氢的扩散，由此可以简单地抑制电容器的特性劣化。
另外，在实施方式1中，由于成为字线、板线、位线具有各自的衬里布线的布线结构，可实现半导体存储装置的高速动作。
另外，在实施方式1中，由于采用位线衬里布线分成由第二布线层构成的位线衬里下层布线和由第三布线层构成的位线衬里上层布线、且位线与上述两个位线衬里布线中的任一个连接的位线的阶层结构，所以可以减少不同位线间的电气干扰的影响，可以防止半导体存储装置读出时的误动作。
而且，在本实施方式1中，由于字线衬里布线由第一布线层构成，所以在存储单元阵列上由不是离电容器远的第二布线层，而是离电容器近的第一布线层构成的字线衬里布线作为应力屏蔽层起作用。由此，无须另行设置形成字线衬里布线的与第一布线层不同的其它布线层，通过在电容器上方配置的布线层可以更加提高抑制电容器的特性劣化的应力屏蔽效果。
另外，在本实施方式1中，由于在存储单元电容器的下方配置位线，所以可以不受位线和扩散层的接触部的位置的制约地配置存储单元电容器，可以减小存储单元在存储单元阵列上占的面积。
另外，在本实施方式1中，由于用第一布线层形成作为存储单元电容器的一个电极的板线的衬里布线，所以由于板线的衬里布线导致的板线的低电阻化而引起的高速化以及板线和其衬里布线的多个位置上的接触，使得板线的电位变化高速且均匀地进行。由此，具有可以使板线上产生的电位更稳定的效果。
另外，在上述实施方式1中，使用第二布线层和第三布线层作为构成位线衬里布线的布线层，但在半导体存储装置中也可以使用这样的布线层作为构成其它信号线的布线层、不使用位线衬里布线的结构。
而且，虽然在本实施方式1中未展示，关于由第一布线层构成的信号线和电容器的位置关系，例如，通过根据场合成为尽可能用信号线覆盖电容器的上部的位置关系，或是在电容器上部电极间配置信号线的位置关系，可以更有效地抑制电容器的特性劣化。
另外，在上述实施方式1中，虽然展示了包含位线、字线及板线和各自的衬里布线的位线下置型的具体的布线结构，但可适用本发明的位线下置型的布线结构并不仅限于实施方式1中展示的情形。
下面，用图13说明变更了实施方式1的位线及其衬里布线的配置的各种例子。另外，图13(a)～图13(k)分别展示了存储单元阵列中的与位线延伸方向垂直的剖面，即与图1所示的D1方向平行的方向的剖面。
(变形例1)图13(a)中所示的位线结构B10是实施方式1的位线结构的一个变形例。
具有该位线结构B10的半导体存储装置，由于在半导体衬底上配置的电容器区Rc的下侧交互配置第一、第二位线Bj1、Bj2，在电容器区Rc的上方配置与位线Bj1对应的第一位线衬里布线UBj1和与位线Bj2对应的第二位线衬里布线UBj2，所以由比构成位线衬里布线UBj1的布线层更上层的布线层构成位线衬里布线UBj2。
在此，第一位线Bj1及第二位线Bj2取代实施方式1的位线，第一位线衬里布线UBj1及第二位线衬里布线UBj2取代实施方式1的位线衬里下层布线7及位线衬里上层布线8。
另外，电容器区Rc是上述实施方式中说明过的配置存储单元电容器的区域。位线Bj1和位线Bj2的对应的构成位线衬里布线的布线层不同。位线衬里布线UBj1及UBj2配置成分别与对应的位线Bj1及Bj2相对置。因此，位线衬里布线UBj2与位线衬里布线UBj1基本上不重叠，而是位于相邻的位线衬里布线UBj1之间的区域上。另外，位线Bj1和与其对应的位线衬里布线UBj1电气连接，位线Bj2和与其对应的位线衬里布线UBj2电气连接。
于是，构成上述位线衬里布线UBj1的布线层是存储单元阵列上的布线密度大的第一布线层，构成上述位线衬里布线UBj2的布线层是存储单元阵列上的布线密度小的第二布线层。在此，构成板线衬里布线6b的布线层是第一及第二布线层以外的布线层。
但是，位线衬里布线UBj1并不限于由上述第一及第二布线层中的布线密度大的第一布线层构成，也可以由布线密度小的第二布线层或由该第一及第二布线层以外的布线层构成。同样地，位线衬里布线UBj2并不限于由上述第二布线层构成，也可以由上述第一布线层或由该第一及第二布线层以外的布线层构成。
(变形例2)图13(b)中所示的位线结构B11是实施方式1的位线结构的一个变形例。
具有该位线结构B11的半导体存储装置，在半导体衬底上配置的电容器区Rc的下侧配置位线Bk，在电容器区Rc的上方配置与该位线Bk对应的第一及第二位线衬里布线UBk1及UBk2，由比构成第一位线衬里布线UBk1的布线层更上层的布线层构成第二位线衬里布线UBk2。
在此，位线Bk与实施方式1的位线等同，第一及第二位线衬里布线UBk1及UBk2取代实施方式1的位线衬里下层布线7及位线衬里上层布线8。
另外，电容器区Rc与图13(a)中示出的相同。另外，各位线Bk和与其对应的第一位线衬里布线UBk1配置成上下相对置，且与各位线Bk对应的第一位线衬里布线UBk1和与该各位线Bk对应的第二位线衬里布线UBk2配置成上下相对置。另外，各位线Bk和与其对应的第一及第二位线衬里布线UBk1及UBk2电气连接。
于是，构成上述第一位线衬里布线UBk1的布线层是存储单元阵列上的布线密度大的第一布线层，构成上述第二位线衬里布线UBk2的布线层是存储单元阵列上的布线密度小的第二布线层。在此，构成板线衬里布线6b的布线层是第一及第二布线层以外的布线层。
但是，第一位线衬里布线UBk1并不限于由上述第一及第二布线层中的布线密度大的第一布线层构成，也可以由布线密度小的第二布线层或由该第一及第二布线层以外的布线层构成。同样地，第二位线衬里布线UBk2并不限于由上述第二布线层构成，也可以由上述第一布线层或由该第一及第二布线层以外的布线层构成。
(变形例3)图13(c)中所示的位线结构B12是实施方式1的位线结构的一个变形例。
具有该位线结构B12的半导体存储装置，在半导体衬底上配置的电容器区Rc的下侧交互配置第一位线Bm1及第二位线Bm2，在电容器区Rc的上方配置与位线Bm1对应的第一位线衬里布线UBm1和与位线Bm2对应的第二位线衬里布线UBm2，由比构成位线衬里布线UBm1的布线层更上层的布线层构成位线衬里布线UBm2。
在此，第一位线Bm1及第二位线Bm2取代实施方式1的位线，第一位线衬里布线UBm1及第二位线衬里布线UBm2取代实施方式1的位线衬里下层布线7及位线衬里上层布线8。
另外，电容器区Rc例如与图13(a)中示出的相同。另外，位线衬里布线UBm1及UBm2配置成分别与对应的位线Bm1及Bm2相对置。因此，位线衬里布线UBm2与位线衬里布线UBm1基本上不重叠，而是位于相邻的位线衬里布线UBm1之间的区域上。另外，位线Bm1和与其对应的位线衬里布线UBm1电气连接，位线Bm2和与其对应的位线衬里布线UBm2电气连接。
另外，在该位线结构B12中，在相邻的位线衬里布线UBm1之间配置屏蔽线等的其它布线Sm。该屏蔽线取代实施方式1的屏蔽层9。
于是，构成上述位线衬里布线UBm1的布线层是存储单元阵列上的布线密度大的第一布线层，构成上述第二位线衬里布线UBm2的布线层是存储单元阵列上的布线密度小的第二布线层。在此，构成板线衬里布线6b的布线层是第一及第二布线层以外的布线层。
但是，位线衬里布线UBm1并不限于由上述第一布线层构成，也可以由上述第二布线层或由该第一及第二布线层以外的布线层构成。同样地，位线衬里布线UBm2并不限于由上述第二布线层构成，也可以由上述第一布线层或由该第一及第二布线层以外的布线层构成。
(变形例4)图13(d)中所示的位线结构B13是实施方式1的位线结构的一个变形例。
具有该位线结构B13的半导体存储装置，在半导体衬底上配置的电容器区Rc的下侧配置位线Bn，在电容器区Rc的上方配置与该位线Bn对应的第一及第二位线衬里布线UBn1及UBn2，由比构成第一位线衬里布线UBn1的布线层更上层的布线层构成第二位线衬里布线UBn2。
在此，位线Bn与实施方式1的位线等同，第一及第二位线衬里布线UBn1及UBn2取代实施方式1的位线衬里下层布线7及位线衬里上层布线8。
另外，电容器区Rc与图13(a)中示出的相同。另外，各位线Bn和与其对应的位线衬里布线UBn1配置成上下相对置，且与各位线Bn对应的位线衬里布线UBn1和与该各位线Bn对应的位线衬里布线UBn2配置成上下相对置。另外，各位线Bn和与其对应的位线衬里布线UBn1及UBn2电气连接。
另外，在该位线结构B13中，在相邻的位线衬里布线UBn1之间配置屏蔽线等的其它布线Sn。该屏蔽线取代例如实施方式1的屏蔽层9。
于是，构成上述位线衬里布线UBn1的布线层是存储单元阵列上的布线密度大的第一布线层，构成上述位线衬里布线UBn2的布线层是存储单元阵列上的布线密度小的第二布线层。在此，构成板线衬里布线6b的布线层是第一及第二布线层以外的布线层。
但是，位线衬里布线UBn1并不限于由上述第一布线层的布线层构成，也可以由上述第二布线层或由该第一及第二布线层以外的布线层构成。同样地，位线衬里布线UBn2并不限于由上述第二布线层构成，也可以由上述第一布线层或由该第一及第二布线层以外的布线层构成。
(变形例5)图13(e)中所示的位线结构B14是实施方式1的位线结构的一个变形例。
具有该位线结构B14的半导体存储装置，在图13(a)所示的位线结构B10的相邻位线衬里布线UBj2之间配置了屏蔽线等的其它布线Sp，构成该其它布线Sp的布线层与构成位线衬里布线UBj2的布线层相同。而且，具有该位线结构B14的半导体存储装置的除位线、位线衬里布线及其它布线之外的结构与实施方式1的相同。
(变形例6)图13(f)中所示的位线结构B15是实施方式1的位线结构的一个变形例。
具有该位线结构B15的半导体存储装置，在图13(b)所示的位线结构B11的相邻位线衬里布线UBk2之间配置了屏蔽线等的其它布线Sq，构成该其它布线Sq的布线层与构成位线衬里布线UBk2的布线层相同。而且，具有该位线结构B15的半导体存储装置的除位线、位线衬里布线及其它布线之外的结构与实施方式1的相同。
(变形例7)图13(g)中所示的位线结构B16是实施方式1的位线结构的一个变形例。
具有该位线结构B16的半导体存储装置，在图13(c)所示的位线结构B12的相邻位线衬里布线UBm2之间配置了屏蔽线等的其它布线Sr，构成该其它布线Sr的布线层与构成位线衬里布线UBm2的布线层相同。而且，具有该位线结构B16的半导体存储装置的除位线、位线衬里布线及其它布线之外的结构与实施方式1的相同。
(变形例8)图13(h)中所示的位线结构B17是实施方式1的位线结构的一个变形例。
具有该位线结构B17的半导体存储装置，在图13(d)所示的位线结构B13的相邻位线衬里布线UBn2之间配置了屏蔽线等的其它布线Sh，构成该其它布线Sh的布线层与构成位线衬里布线UBn2的布线层相同。而且，具有该位线结构B17的半导体存储装置的除位线、位线衬里布线及其它布线之外的结构与实施方式1的相同。
(变形例9)图13(i)中所示的位线结构B18是实施方式1的位线结构的一个变形例。
该位线结构B18是在半导体衬底上配置的电容器区Rc的下侧配置了位线Bt，而去除了图13(a)所示的位线结构B10中的位于电容器区Rc上方的位线衬里布线UBj1及UBj2的结构。
具有该位线结构B18的半导体存储装置，位于电容器区Rc上方的、位线结构B10中的第一及第二布线层构成位线或位线衬里布线以外的布线，其它结构与实施方式1的相同。
(变形例10)图13(j)中所示的位线结构B19是实施方式1的位线结构的一个变形例。
具有该位线结构B19的半导体存储装置，在半导体衬底上配置的电容器区Rc的下侧配置了位线Bu，在电容器区Rc的上方配置了与位线Bu对应的位线衬里布线UBu。
在此，位线Bu与实施方式1的位线等同，位线衬里布线UBu取代实施方式1的位线衬里下层布线7及位线衬里上层布线8。
另外，电容器区Rc与图13(a)中示出的相同。另外，位线Bu和与其对应的位线衬里布线UBu配置成相对置且电气连接。
于是，构成上述位线衬里布线UBu的布线层是存储单元阵列上的布线密度比位于其上层的第二布线层大的第一布线层。在此，构成板线衬里布线6b的布线层是第一布线层以外的布线层。
但是，位线衬里布线UBu并不限于由上述第一布线层构成，也可以由布线密度比它小的第二布线层或由该第一及第二布线层以外的布线层构成。
(变形例11)图13(k)中所示的位线结构B20是实施方式1的位线结构的一个变形例。
具有该位线结构B20的半导体存储装置，在半导体衬底上配置的电容器区Rc的下侧配置了位线Bv，在电容器区Rc的上方配置了与位线Bv对应的位线衬里布线UBv，且在相邻位线衬里布线UBv之间配置了屏蔽线等的其它布线Sv。
在此，位线Bv与实施方式1的位线等同，位线衬里布线UBv取代实施方式1的位线衬里下层布线7及位线衬里上层布线8，屏蔽线Sv取代实施方式1的屏蔽层9。
另外，电容器区Rc与图13(a)中示出的相同。另外，位线Bv和与其对应的位线衬里布线UBv配置成相对置且电气连接。
于是，构成上述位线衬里布线UBv和屏蔽线等的其它布线Sv的布线层是存储单元阵列上的布线密度比位于其上层的第二布线层大的第一布线层。在此，构成板线衬里布线6b的布线层是第一及第二布线层以外的布线层。
但是，位线衬里布线UBv和其它布线Sv并不限于由上述第一布线层构成，也可以由布线密度比它小的第二布线层或由该第一及第二布线层以外的布线层构成。
下面，用图14说明变更了实施方式1的字线及其衬里布线的配置的各种例子。另外，图14(a)～图14(c)分别展示了存储单元阵列中的与字线延伸方向垂直的剖面，即与图1所示的D2方向平行的方向的剖面。
(变形例12)图14(a)中所示的字线结构W1是实施方式1的字线结构的一个变形例。
具有该字线结构W1的半导体存储装置是在半导体衬底上配置的电容器区Rc的下侧配置了字线Wa，而不具有与字线对应的字线衬里布线的结构。此外，电容器区Rc，例如与图13(a)所示的结构相同。
即，该字线结构W1是去除了实施方式1的字线结构中的字线衬里布线的情形，字线Wa与实施方式1的字线等同。
具有该字线结构W1的半导体存储装置中，位于电容器区Rc上方的、其上层侧的布线层与下层侧的布线层相比布线密度更高的两个布线层，构成字线或字线衬里布线以外的布线，其它结构与实施方式1的相同。
(变形例13)
图14(b)中所示的字线结构W2是实施方式1的字线结构的一个变形例。
具有该字线结构W2的半导体存储装置，由第一布线层形成实施方式1的字线结构中的字线衬里布线，除去了实施方式1的板线衬里布线，其它结构与实施方式1的相同。
即，该字线结构W2是，在半导体衬底上配置的电容器区Rc的下侧配置了字线Wb，在电容器区Rc的上方配置了与字线Wb对应的字线衬里布线UWb的结构。另外，电容器区Rc与图13(a)中示出的相同。
在此，字线Wb和与其对应的字线衬里布线UWb字线配置成相对置且电气连接。
于是，构成上述字线衬里布线UWb的布线层是存储单元阵列上的布线密度比位于其上层的第二布线层大的第一布线层。
但是，字线衬里布线UWb并不限于由上述第一布线层构成，也可以由布线密度比它小的第二布线层或由该第一及第二布线层以外的布线层构成。此时，实施方式1的位线7及8必须由这些布线层以外的布线层构成。
(变形例14)图14(c)中所示的字线结构W3是实施方式1的字线结构的一个变形例。
具有该字线结构W3的半导体存储装置，用屏蔽线Sw等的除板线衬里布线以外的布线替换实施方式1中的板线衬里布线6b。
即，该字线结构W3，在半导体衬底上配置的电容器区Rc的下侧配置了字线Wc，在电容器区Rc的上方配置了与字线Wc对应的字线衬里布线UWc，且在相邻字线衬里布线UWc之间配置了屏蔽线等的其它布线Sw。
在此，电容器区Rc与图13(a)中示出的相同。另外，字线Wc和与其对应的字线衬里布线UWc配置成相对置且电气连接。
于是，构成上述字线衬里布线UWc及屏蔽线等的其它布线Sw的布线层是存储单元阵列上的布线密度比位于其上层的第二布线层大的第一布线层。
但是，字线衬里布线UWc及其它布线Sw并不限于由上述第一布线层构成，也可以由布线密度比它小的第二布线层或由该第一及第二布线层以外的布线层构成。此时，实施方式1的位线7及8必须由这些布线层以外的布线层构成。
下面，用图15说明变更了实施方式1的板线及其衬里布线的配置的各种例子。另外，图15(a)～图15(c)分别展示了存储单元阵列中的与字线延伸方向垂直的剖面，即与图1所示的D2方向平行的方向的剖面。
(变形例15)图15(a)中所示的第一板线结构P1是实施方式1的板线结构的一个变形例。
具有该板线结构P1的半导体存储装置，除去了实施方式1的板线结构中的板线衬里布线，其它结构与实施方式1的相同。
即，该板线结构P1，具有位于在半导体衬底上配置的电容器区Rc内的板线Pa，不具有与该板线Pa对应的板线衬里布线。该板线Pa构成例如电容器的上部电极。另外，上述电容器区Rc与例如图13(a)中示出的相同。
具有该板线结构P1的半导体存储装置中，位于电容器区Rc上方的、其上层侧的布线层与下层侧的布线层相比布线密度更高的两个布线层，构成板线或板线衬里布线以外的布线。
(变形例16)图15(b)中所示的板线结构P2是实施方式1的板线结构的一个变形例。
具有该板线结构P2的半导体存储装置，除去了实施方式1的字线衬里布线，其它结构与实施方式1的相同。
即，该板线结构P2是，具有位于在半导体衬底上配置的电容器区Rc内的板线Pb、和位于该电容器区Rc的上方的板线衬里布线UPb。另外，电容器区Rc与图13(a)中示出的相同。
在此，板线Pb和与其对应的板线衬里布线UPb配置成相对置且电气连接。
于是，构成上述板线衬里布线UPb的布线层是存储单元阵列上的布线密度比位于其上层的第二布线层大的第一布线层。
但是，板线衬里布线UPb并不限于由上述第一布线层构成，也可以由布线密度比它小的第二布线层或由该第一及第二布线层以外的布线层构成。此时，实施方式1的位线衬里布线7及8必须由这些布线层以外的布线层构成。
(变形例17)图15(c)中所示的第三板线结构P3是实施方式1的板线结构的一个变形例。
具有该板线结构P3的半导体存储装置，用屏蔽线等的其它布线Sp替换实施方式1中的字线衬里布线6a，其它结构与实施方式1相同。
即，该板线结构P3具有，位于在半导体衬底上配置的电容器区Rc内的板线Pc，位于该电容器区Rc的上方的板线衬里布线UPc，配置在相邻板线衬里布线UPc之间的屏蔽线等的其它布线Sp。另外，电容器区Rc与图13(a)中示出的相同。
在此，板线Pc和实施方式1的板线等同，且板线衬里布线与实施方式1的板线衬里布线等同，板线Pc和对应的板线衬里布线UPc相对置地配置且电气连接。
于是，构成上述板线衬里布线UPc及屏蔽线等的其它布线Sp的布线层是存储单元阵列上的布线密度比位于其上层的第二布线层大的第一布线层。
但是，板线衬里布线UPc及屏蔽线等的其它布线Sp并不限于由上述第一布线层构成，也可以由布线密度比它小的第二布线层或由该第一及第二布线层以外的布线层构成。此时，实施方式1的位线衬里布线7及8必须由这些布线层以外的布线层构成。
如上所述，实施方式1的位线结构可置换成图13(a)～图13(k)所示的各位线结构的变形例，实施方式1的字线结构可置换成图14(a)～图14(c)所示的各字线结构的变形例，实施方式1的板线结构可置换成图15(a)～图15(c)所示的各板线结构的变形例。作为本发明的实施方式，优选的半导体存储装置，可根据其用途等，通过把上述多个位线结构中的任一个、第一到第三字线结构中的任一个、第一到第三板线结构中的任一个相组合来实现。
(实施方式2)图4和图5是说明根据本发明的实施方式2的半导体存储装置的图，图4是展示该半导体存储装置的与字线方向平行的剖面结构的图，图5是展示该半导体存储装置的与位线方向平行的剖面结构的图。
本实施方式2的半导体存储装置100b，与实施方式1同样地，具有可提高针对电容器的氢阻挡性且缓和应力对电容器的不良影响的、在存储单元电容器的上方配置布线层的结构。但是，该实施方式2中与实施方式1相比，位线结构不同。
即，实施方式1中，在电容器下方配置位线，用第二布线层和第三布线层形成位线衬里布线；与此不同，实施方式2中，没有在电容器的下方配置位线，将构成存储单元晶体管的扩散层1a～1d通过接触栓塞15b与由第二布线层构成的下层位线7b及由第三布线层构成的上层位线8b中的任一个连接。另外，在图5中，6a1是以与字线基本上重叠的方式配置的字线衬里布线，相当于实施方式1的字线衬里布线6a，且在图5中未图示与由第三布线层构成的上层位线8b连接的扩散层。而且，该实施方式2的其它结构与实施方式1的相同。
在这样的实施方式2中，与实施方式1同样地，由于在存储单元阵列上第一布线层占的面积比第二布线层占的面积大，所以可进一步提高保护电容器免受在存储单元阵列上方发生的应力损伤的效果，且同时可以抑制引起还原的氢的扩散，由此可以简单地抑制电容器的特性劣化。
另外，在实施方式2中，由于构成存储单元晶体管的扩散层1a～1d不是与在电容器下方形成的位线连接，而是与比该位线电阻值低、由第二布线层构成的下层位线7b或由第三布线层构成的上层位线8b连接，所以在本实施方式2的半导体存储装置100b中，与实施方式1相比，可通过位线的低电阻化更加高速地动作。而且，由于位线由不同的布线层构成，可以使相邻的位线的距离变宽，由此还具有可以降低信号线间的电气干扰的影响、防止读出时的误动作的效果。
另外，在上述实施方式2中，虽然展示了包含位线、字线及板线和各自的衬里布线的位线上置型的具体的布线结构，但可适用本发明的位线上置型的布线结构并不仅限于实施方式2中展示的情形。
下面，首先用图12说明变更了实施方式2的位线及其衬里布线的配置的各种例子。另外，图12(a)～图12(i)分别展示了存储单元阵列中的与位线延伸方向垂直的剖面，即与图1所示的D1方向平行的方向的剖面。
(变形例1)图12(a)中所示的位线结构B1是实施方式2的位线结构的一个变形例。
具有该位线结构B1的半导体存储装置，具有取代实施方式2的下层位线7b及上层位线8b的第一位线Ba1及第二位线Ba2，其它的结构与实施方式2的相同。
即，该位线结构B1，在半导体衬底上配置的电容器区Rc的上方配置第一位线Ba1和第二位线Ba2，由比构成第一位线Ba1的布线层更上层的布线层构成第二位线Ba2。
在此，电容器区Rc是上述实施方式2中说明过的配置存储单元电容器的区域。另外，第二位线Ba2，以与第一位线Ba1基本上不重叠地配置在相邻的第一位线Ba1之间的区域上。而且，构成上述第一位线Ba1的布线层及构成上述第二位线Ba2的布线层是存储单元阵列上的布线密度大的第一布线层及存储单元阵列上的布线密度小的第二布线层。另外，在该变形例的具有位线结构B1的半导体存储装置中，去除了实施方式2的板线衬里布线6b。
但是，第一位线Ba1并不限于由上述第一及第二布线层中的布线密度大的第一布线层构成，也可以由布线密度小的第二布线层或由该第一及第二布线层以外的布线层构成。同样地，第二位线Ba2并不限于由上述第二布线层构成，也可以由上述第一布线层或由该第一及第二布线层以外的布线层构成。
(变形例2)图12(b)中所示的位线结构B2是实施方式2的位线结构的一个变形例。
具有该位线结构B2的半导体存储装置，在半导体衬底上配置的电容器区Rc上方配置位线Bb及其位线衬里布线UBb，由比构成位线Bb的布线层更上层的布线层构成位线衬里布线UBb。
在此，电容器区Rc与例如图12(a)中示出的相同。另外，各位线Bb和与其对应的位线衬里布线UBb配置成上下对置且电气连接。另外，上述位线Bb取代实施方式2的下层位线7b及上层位线8b。
于是，构成上述位线Bb的布线层及构成上述位线衬里布线UBb的布线层是存储单元阵列上的布线密度大的第一布线层及存储单元阵列上的布线密度小的第二布线层。另外，在该变形例的具有位线结构B2的半导体存储装置中，去除了实施方式2的板线衬里布线6b。
但是，位线Bb并不限于由上述第一及第二布线层中的布线密度大的第一布线层构成，也可以由布线密度小的第二布线层或由该第一及第二布线层以外的布线层构成。同样地，位线衬里布线UBb并不限于由上述第二布线层构成，也可以由上述第一布线层或由该第一及第二布线层以外的布线层构成。
(变形例3)图12(c)中所示的位线结构B3是实施方式2的位线结构的一个变形例。
具有该位线结构B3的半导体存储装置，在半导体衬底上配置的电容器区Rc的上方配置第一位线Bc1和第二位线Bc2，由比构成第一位线Bc1的布线层更上层的布线层构成第二位线Bc2。
在此，第一位线Bc1和第二位线Bc2取代实施方式2的下层位线7b及上层位线8b。另外，电容器区Rc与例如图12(a)中示出的相同。另外，第二位线Bc2与第一位线Bc1基本上不重叠地配置在相邻的第一位线Bc1之间的区域上。
另外，在该位线结构B3中，在相邻的第一位线Bc1之间配置屏蔽线等的其它布线Sc。该屏蔽线Sc取代实施方式2的屏蔽层9。
于是，构成上述第一位线Bc1的布线层及构成上述第二位线Bc2的布线层是存储单元阵列上的布线密度大的第一布线层及存储单元阵列上的布线密度小的第二布线层。另外，在该变形例的具有位线结构B3的半导体存储装置中，去除了实施方式2的板线衬里布线6b。
但是，第一位线Bc1并不限于由上述第一布线层构成，也可以由该第二布线层或由该第一及第二布线层以外的布线层构成。同样地，第二位线Bc2并不限于由上述第二布线层构成，也可以由上述第一布线层或由该第一及第二布线层以外的布线层构成。
(变形例4)图12(d)中所示的位线结构B4是实施方式2的位线结构的一个变形例。
具有该位线结构B4的半导体存储装置，在半导体衬底上配置的电容器区Rc的上方配置位线Bd及其位线衬里布线UBd，由比构成位线Bd的布线层更上层的布线层构成位线衬里布线UBd。
在此，位线Bd取代实施方式2的下层位线7b及上层位线8b。另外，电容器区Rc与例如图12(a)中示出的相同。各位线和与其对应的位线衬里布线配置成上下相对置且电气连接。另外，在该位线结构B4中，在相邻的位线Bd之间配置屏蔽线等的其它布线Sd。该屏蔽线与例如图12(c)所示的位线结构B3中的相同。
于是，构成上述位线Bd的布线层及构成上述位线衬里布线UBd的布线层是存储单元阵列上的布线密度大的第一布线层及存储单元阵列上的布线密度小的第二布线层。另外，在该变形例的具有位线结构B4的半导体存储装置中，去除了实施方式2的板线衬里布线6b。
但是，位线Bd并不限于由上述第一及第二布线层中布线密度大的第一布线层构成，也可以由布线密度小的第二布线层或由该第一及第二布线层以外的布线层构成。同样地，位线衬里布线UBd并不限于由上述第二布线层构成，也可以由上述第一布线层或由该第一及第二布线层以外的布线层构成。
(变形例5)图12(e)中所示的位线结构B5是实施方式2的位线结构的一个变形例。
具有该位线结构B5的半导体存储装置，在图12(a)所示的位线结构B1的相邻第二位线Ba2之间配置了屏蔽线等的其它布线Se，构成该其它布线Se的布线层与构成第二位线Ba2的布线层相同。而且，该屏蔽线Se取代实施方式2的屏蔽线9。
(变形例6)图12(f)中所示的位线结构B6是实施方式2的位线结构的一个变形例。
具有该位线结构B6的半导体存储装置，在图12(b)所示的位线结构B2的相邻位线衬里布线UBb之间配置了屏蔽线等的其它布线Sf，构成该其它布线Sf的布线层与构成位线衬里布线UBb的布线层相同。而且，该屏蔽线Sf取代实施方式2的屏蔽线9。
(变形例7)图12(g)中所示的位线结构B7是实施方式2的位线结构的一个变形例。
具有该位线结构B7的半导体存储装置，在图12(c)所示的位线结构B3的相邻第二位线Bc2之间配置了屏蔽线等的其它布线Sg，构成该其它布线Sg的布线层与构成第二位线Bc2的布线层相同。
(变形例8)图12(h)中所示的位线结构B8是实施方式2的位线结构的一个变形例。
具有该位线结构B8的半导体存储装置，在图12(d)所示的位线结构B4的相邻位线衬里布线UBd之间配置了屏蔽线等的其它布线Sh，构成该其它布线Sh的布线层与构成位线衬里布线UBd的布线层相同。
(变形例9)图12(i)中所示的位线结构B9是实施方式2的位线结构的一个变形例。
具有该位线结构B9的半导体存储装置，在半导体衬底上配置的电容器区Rc的上方配置了位线Bi。
在此，位线Bi取代实施方式2的下层位线及上层位线。电容器区Rc与例如图12(a)中示出的相同。另外，构成上述位线Bi的布线层是存储单元阵列上的布线密度大的第一布线层及存储单元阵列上的布线密度小的第二布线层中的第一布线层。另外，在该变形例的具有位线结构B9的半导体存储装置中，去除了实施方式2的板线衬里布线6b。
但是，上述位线Bi并不限于由上述第一布线层构成，也可以由该第二布线层或由该第一及第二布线层以外的布线层构成。
下面，用图14说明变更了上述实施方式2的字线及其衬里布线的配置的各种例子。另外，图14(a)～图14(c)分别展示了存储单元阵列中的与字线延伸方向垂直的剖面，即与图1所示的D2方向平行的方向的剖面。
(变形例10)图14(a)中所示的字线结构W1是实施方式2的字线结构的一个变形例。
具有该字线结构W1的半导体存储装置是在半导体衬底上配置的电容器区Rc的下侧配置了字线Wa，而不具有与字线对应的字线衬里布线的结构。另外，电容器区Rc与例如图12(a)中示出的相同。
即，该字线结构W1是去除了实施方式2的字线衬里布线6a1的情形，字线Wa与实施方式2的字线等同。
该具有字线结构W1的半导体存储装置中，位于电容器区Rc上方的、其上层侧的布线层与下层侧的布线层相比布线密度更高的两个布线层，构成字线或字线衬里布线以外的布线。
(变形例11)图14(b)中所示的字线结构W2是实施方式2的字线结构的一个变形例。
具有该字线结构W2的半导体存储装置，由第一及第二布线层以外的布线层形成实施方式2的字线结构中的字线衬里布线，其它结构与实施方式2的相同。
即，该字线结构W2是，在半导体衬底上配置的电容器区Rc的下侧配置了字线Wb，在电容器区Rc的上方配置了与字线Wb对应的字线衬里布线UWb。另外，电容器区Rc与图12(a)中示出的相同。
在此，字线Wb和与其对应的字线衬里布线UWb配置成相对置且电气连接。字线Wb与实施方式2的字线等同，字线衬里布线UWb取代实施方式2的字线衬里布线6a1。
于是，构成上述字线衬里布线UWb的布线层是存储单元阵列上的布线密度比位于其上层的第二布线层大的第一布线层。
但是，字线衬里布线UWb并不限于由上述第一布线层构成，也可以由布线密度比它小的第二布线层或由该第一及第二布线层以外的布线层构成。
(变形例12)图14(c)中所示的字线结构W3是实施方式2的字线结构的一个变形例。
具有该字线结构W3的半导体存储装置，将实施方式2的字线结构中的字线衬里布线由除第一及第二布线层以外的布线层形成，在相邻的字线衬里布线之间配置了屏蔽线等的其它布线Sw，其它的结构与即，该字线结构W3是，在半导体衬底上配置的电容器区Rc的下侧配置了字线Wc，在电容器区Rc的上方配置了与字线Wc对应的字线衬里布线UWc，且在相邻字线衬里布线UWc之间配置了屏蔽线等的其它布线Sw。
在此，电容器区Rc与图12(a)中示出的相同。另外，字线Wc和与其对应的字线衬里布线UWc配置成相对置且电气连接，字线Wc与实施方式2的字线等同，字线衬里布线UWc取代实施方式2的字线衬里布线6a1。
于是，构成上述字线衬里布线UWc及屏蔽线等的其它布线Sw的布线层是存储单元阵列上的布线密度比位于其上层的第二布线层大的第一布线层。
但是，字线衬里布线UWc及其它布线Sw并不限于由上述第一布线层构成，也可以由布线密度比它小的第二布线层或由该第一及第二布线层以外的布线层构成。
下面，用图15说明变更了实施方式2的板线及其衬里布线的配置的各种例子。另外，图15(a)～图15(c)分别展示了存储单元阵列中的与字线延伸方向垂直的剖面，即与图1所示的D2方向平行的方向的剖面。
(变形例13)图15(a)中所示的板线结构P1是实施方式2的板线结构的一个变形例。
具有该板线结构P1的半导体存储装置，除去了实施方式2的板线结构中的板线衬里布线6b，具有该板线结构P1的半导体存储装置的其它结构与实施方式2的相同。
即，该板线结构P1，具有位于在半导体衬底上配置的电容器区Rc内的板线Pa，不具有与该板线Pa对应的板线衬里布线。该板线Pa构成例如电容器的上部电极。另外，上述电容器区Rc与例如图12(a)中示出的相同。
具有该板线结构P1的半导体存储装置中，位于电容器区Rc上方的、其上层侧的布线层与下层侧的布线层相比布线密度更高的两个布线层，构成板线或板线衬里布线以外的布线。
(变形例14)
图15(b)中所示的板线结构P2是实施方式2的板线结构的一个变形例。
具有该板线结构P2的半导体存储装置，除去了实施方式2的字线衬里布线6a1，所以其它结构与实施方式2的相同。
即，该板线结构P2是，具有位于在半导体衬底上配置的电容器区Rc内的板线Pb、和位于该电容器区Rc的上方的板线衬里布线UPb。另外，电容器区Rc与图12(a)中示出的相同。
在此，板线Pb和与其对应的板线衬里布线UPb配置成相对置且电气连接。该板线Pb及板线衬里布线UPb与实施方式2的板线等同。
于是，构成上述板线衬里布线UPb的布线层是存储单元阵列上的布线密度比位于其上层的第二布线层大的第一布线层。
但是，板线衬里布线UPb并不限于由上述第一布线层构成，也可以由布线密度比它小的第二布线层或由该第一及第二布线层以外的布线层构成。
(变形例15)图15(c)中所示的板线结构P3是实施方式2的板线结构的一个变形例。
具有该板线结构P3的半导体存储装置，用屏蔽线等的其它布线Sp替换实施方式2中的字线衬里布线。
该板线结构P3具有位于在半导体衬底上配置的电容器区Rc内的板线Pc，位于该电容器区Rc的上方的板线衬里布线UPc，配置在相邻板线衬里布线UPc之间的屏蔽线等的其它布线Sp。另外，电容器区Rc与图12(a)中示出的相同。
在此，板线Pc及板线衬里布线UPc与实施方式2的等同，板线Pc和对应的板线衬里布线UPc相对置地配置且电气连接。
于是，构成上述板线衬里布线UPc及屏蔽线等的其它布线Sp的布线层是存储单元阵列上的布线密度比位于其上层的第二布线层大的第一布线层。
但是，板线衬里布线UPc及屏蔽线等的其它布线Sp并不限于由上述第一布线层构成，也可以由布线密度比它小的第二布线层或由该第一及第二布线层以外的布线层构成。
如上所述，实施方式2的位线结构可置换成图12(a)～图12(k)所示的各位线结构的变形例，实施方式2的字线结构可置换成图14(a)～图14(c)所示的各字线结构的变形例，实施方式2的板线结构可置换成图15(a)～图15(c)所示的各板线结构的变形例。作为本发明的实施方式，优选的半导体存储装置，可根据其用途等，通过把上述多个位线结构中的任一个、第一到第三字线结构中的任一个、第一到第三板线结构中的任一个相组合来实现。
下面，说明板线衬里布线、位线衬里布线、字线衬里布线及屏蔽层等的配置与上述实施方式1不同的本发明的其它实施方式。
(实施方式3)图6和图7是说明根据本发明的实施方式3的半导体存储装置的图，图6是展示该半导体存储装置的与字线方向平行的剖面结构的图，图7是展示该半导体存储装置的与位线方向平行的剖面结构的图。
本实施方式3的半导体存储装置100c，与实施方式1同样地，具有可提高针对电容器的氢阻挡性且缓和应力对电容器的不良影响的、在存储单元电容器的上方配置布线层的结构。但是，在实施方式3中，与实施方式1相比，主要是板线衬里布线和位线衬里布线的位置关系不同。
即，在实施方式1中，用第一布线层形成字线衬里布线6a及板线衬里布线6b，用第二布线层形成位线衬里下层布线7，用第三布线层形成位线衬里上层布线8；与此不同，在本实施方式3中，用第三布线层形成板线衬里布线6c，用第一布线层形成位线衬里下层布线7c1，用第二布线层形成位线衬里上层布线8c。
于是，在该实施方式3中，用第一布线层形成屏蔽线7c2等的布线层，由第一及第二布线层构成的多层布线的结构为在存储单元阵列上第一布线层占的面积比第二布线层占的面积大。
另外，在该实施方式3中，将由第一布线层构成的沿位线方向D2延伸的位线衬里下层布线7c1和由第一布线层构成的沿位线方向D2延伸的屏蔽线7c2交互排列，将屏蔽线7c2配置成与电容器下方的位线2a～2d基本上重叠。在此，由第一布线层构成的位线衬里下层布线7c1和由第一布线层构成的屏蔽层7c2的线宽程度相同。另外，由第二布线层构成的沿位线方向D2延伸的位线衬里上层布线8c配置成位于上述屏蔽线7c2之上。
在这样的结构的实施方式3中，与实施方式1同样地，由于在存储单元阵列上第一布线层占的面积比第二布线层占的面积大，所以可进一步提高保护电容器免受在存储单元阵列上方发生的应力损伤的效果，且同时可以抑制引起还原的氢扩散到电容器铁电体膜，由此可以简单地抑制电容器的特性劣化。
另外，在该实施方式3中，由于把位线衬里布线分成由第一布线层构成的位线衬里下层布线7c1和由第二布线层构成的位线衬里上层布线8c，且位线衬里下层布线7c1和位线衬里上层布线8c不重叠地配置，所以可以减少不同位线之间，即与位线衬里下层布线7c1连接的位线和与位线衬里上层布线8c连接的位线之间的电气干扰的影响。而且，由于在由上述第一布线层形成的两条位线衬里布线之间配置由上述第一布线层形成的屏蔽线，还可以减少与相邻的位线衬里下层布线7c1连接的位线之间的电气干扰的影响。由此可以更可靠地防止半导体存储装置的读出时的误动作。
另外，在该实施方式3中，由于存储单元电容器是铁电体存储器，通过在两个位线衬里布线之间配置屏蔽线，还可以进行位线的寄生电容的最优化。
另外，在本实施方式3中，虽然由第一布线层构成的位线衬里下层布线的线宽和由第一布线层构成的屏蔽线的线宽为相同程度，但位线衬里下层布线和屏蔽线的布线宽度的大小关系并不仅限于此。
例如，在希望降低位线的电阻值时，优选是使位线衬里下层布线7c1的线宽比屏蔽线7c2的线宽更粗。而且，通过使该粗的位线衬里下层布线7c1以尽可能覆盖电容器的上方的方式配置，还可以进一步抑制电容器的特性劣化。另一方面，在希望降低位线的电容值时，与上述情形相反，也可以使屏蔽线线宽比位线线宽更粗。
另外，在该实施方式3中，与实施方式1同样地，示出了在电容器下方配置位线、用电容器上方的两个布线层形成位线衬里布线的位线结构，但位线结构也可以象实施方式2那样，在电容器的下方不配置位线，使构成各存储单元晶体管的扩散层与电容器上方的由第一布线层构成的位线及由第二布线层构成的位线中的任一个直接连接。此时，可以使相邻的位线线的距离变宽，由此具有可以降低信号线间的电气干扰的影响、防止读出时的误动作的效果。另外，位线可高宽度配置，在由位线间距决定单元阵列面积时，可以减小单元阵列面积。而且在此时，由于在由第一布线层形成的两个位线之间存在由该第一布线层形成的屏蔽线，可以容易地增大第一布线层的面积密度，且可以降低位线间的电气干扰，由此获得防止误动作的效果。
(实施方式4)图8和图9是说明根据本发明的实施方式4的半导体存储装置的图，图8是展示该半导体存储装置的与字线方向平行的剖面结构的图，图9是展示该半导体存储装置的与位线方向平行的剖面结构的图。
本实施方式4的半导体存储装置100d，与实施方式1同样地，具有可提高针对电容器的氢阻挡性且缓和应力对电容器的不良影响的、在存储单元电容器的上方配置布线层的结构。但是，在实施方式4中，与实施方式1相比，屏蔽层和板线衬里布线的位置关系不同。
即，在实施方式1中，用第一布线层形成字线衬里布线6a及板线衬里布线6b，用第四布线层形成屏蔽层9；与此不同，在本实施方式4中，用第四布线层形成板线衬里布线6d，用第一布线层形成屏蔽层9d。
于是，在该实施方式4中，由第一及第二布线层构成的多层布线的结构为在存储单元阵列上第一布线层占的面积比第二布线层占的面积大。
另外，在该实施方式4中，屏蔽层9d形成为覆盖存储单元阵列上的整个表面。
在这样的结构的实施方式4中，与实施方式1同样地，由于在存储单元阵列上第一布线层占的面积比第二布线层占的面积大，所以可进一步提高保护电容器免受在存储单元阵列上方发生的应力损伤的效果，且同时可以抑制引起还原的氢扩散到存储单元电容器，由此可以简单地抑制电容器的特性劣化。
另外，由于屏蔽层9d形成为利用第一布线层覆盖存储单元阵列上的整个表面，在本实施方式4中，与实施方式1相比，第一布线层占的面积相对于第二布线层占的面积的面积率还可以更大，可以使抑制电容器的特性劣化的效果更大。
另外，在上述实施方式4中，虽然上述屏蔽层形成为覆盖存储单元阵列上的整个表面，但屏蔽层也可以是排列多个一定宽度的线状的屏蔽层，而且屏蔽层也可以是网状的或形成为多个狭缝状的。在屏蔽层导致的应力对电容器的影响成为问题时，这样结构的屏蔽层是有效的。
另外，在屏蔽层是分割成多个屏蔽线的结构时，可以根据需要，把分割后的各个屏蔽线作为接地电压信号线、电源电压信号线使用。
另外，在该实施方式4中，与实施方式1同样地，示出了在电容器下方配置位线、用电容器上方的两个布线层形成位线衬里布线的位线结构，但位线结构也可以象实施方式2那样，在电容器的下方不配置位线，使构成各存储单元晶体管的扩散层与电容器上方的由第一布线层构成的位线及由第二布线层构成的位线中的任一个直接连接。此时，可以使相邻的位线间的距离变宽，由此具有可以降低信号线间的电气干扰的影响、防止读出时的误动作的效果。另外，位线可高宽度配置，在由位线间距决定单元阵列面积时，可以减小单元阵列面积。
(实施方式5)图10和图11是说明根据本发明的实施方式5的半导体存储装置的图，图10是展示该半导体存储装置的与字线方向平行的剖面结构的图，图11是展示该半导体存储装置的与位线方向平行的剖面结构的图。
本实施方式5的半导体存储装置100e，与实施方式1同样地，具有可提高针对电容器的氢阻挡性且缓和应力对电容器的不良影响的、在存储单元电容器的上方配置布线层的结构。但是，在该实施方式5中，与实施方式1相比，主要是字线衬里布线及板线衬里布线和位线衬里布线的位置关系不同。
即，在实施方式1中，用第一布线层形成字线衬里布线6a及板线衬里布线6b，用第二布线层和第三布线层形成位线衬里布线；与此不同，在本实施方式5中，用第二布线层形成字线衬里布线6f及板线衬里布线6e，用第一布线层形成位线衬里下层布线7e1，用第三布线层形成位线衬里上层布线8e，而且，用第一布线层形成屏蔽线7e2等的布线层。
于是，在该实施方式5中，由第一及第二布线层构成的多层布线的结构为在存储单元阵列上第一布线层占的面积比第二布线层占的面积大。
而且，在该实施方式5中，由第一布线层构成的沿位线方向D2延伸的位线衬里下层布线7e1和由第一布线层构成的沿位线方向D2延伸的屏蔽线7e2交互排列，将屏蔽线7e2配置成与电容器下方的位线2a～2d基本上重叠。在此，由第一布线层构成的位线衬里下层布线7e1和由第一布线层构成的屏蔽线7e2的线宽程度相同。另外，由第二布线层构成的沿位线方向D2延伸的位线衬里上层布线8e配置成位于上述屏蔽线7e2之上。
在这样的结构的实施方式5中，与实施方式1同样地，由于在存储单元阵列上第一布线层占的面积比第二布线层占的面积大，所以可进一步提高保护电容器免受在存储单元阵列上方发生的应力损伤的效果，且同时可以抑制引起还原的氢扩散到电容器中，由此可以简单地抑制电容器的特性劣化。
另外，在该实施方式5中，由于把位线衬里布线分成由第一布线层构成的位线衬里下层布线7e1和由第三布线层构成的位线衬里上层布线8e，且在位线衬里下层布线7e1和位线衬里上层布线8e之间分别配置由第二布线层构成的板线衬里布线6e及字线衬里布线6f，所以可以减少不同位线之间，即与位线衬里下层布线7e1连接的位线和与位线衬里上层布线8e连接的位线之间的电气干扰的影响，可以防止半导体存储装置的读出时的误动作。
另外，在该实施方式5中，由于位线衬里布线包含由第一布线层形成的位线衬里布线和由位于第二布线层上层的第三布线层形成的位线衬里布线，所以可利用第二布线层作为字线衬里布线，而且由于使用第二布线层作为存储单元电容器的板线的衬里布线层，所以与实施方式1同样地，具有可使在板线上产生的电位更稳定的效果。
另外，在该实施方式5中，与实施方式1同样地，示出了在电容器下方配置位线、用电容器上方的两个布线层形成位线衬里布线的位线结构，但位线结构也可以象实施方式2那样，在电容器的下方不配置位线，使构成各存储单元晶体管的扩散层与电容器上方的由第一布线层构成的位线及由第三布线层构成的位线中的任一个直接连接。此时，可以使相邻的位线间的距离变宽，由此具有可以降低相邻位线间的电气干扰的影响的效果。另外，位线可高宽度配置，在由位线间距决定单元阵列面积时，可以减小单元阵列面积。而且，由于在该场合下由第二布线层形成字线衬里布线，可以减小字线的电阻而高速化，同时，可实现可利用第二布线层作为字线的衬里布线的布线结构。
另外，这样地，在把实施方式5的布线结构中的位线的配置变更成位线位于电容器上方的位线上置型而得到的布线结构中，也可以设置位线的衬里布线，由第一布线层形成位线、由第三布线层形成位线衬里布线。
在此场合下，可以使由第一布线层形成的位线的电阻比由第三布线层形成的位线衬里布线小，作为器件可高速化。
另外，在这样地由第一布线层形成位线、用第三布线层形成位线衬里布线的位线上置型的布线结构中，通过由第二布线层形成字线衬里布线，可以实现由字线的低电阻化导致的高速化。
而且，在上述位线上置型的布线结构中，通过由第二布线层形成字线衬里布线及板线衬里布线，可以实现由字线的低电阻化和板线的低电阻化导致的更加高速化，而且可实现由板线的低电阻化导致的板线电位的稳定化。
另外，本发明的实施方式不限于上述的实施方式1到实施方式5，上述实施方式的组合也包含在本发明的实施方式中。
例如，根据本发明的一个实施方式的半导体存储装置，也可以具有把实施方式1和实施方式4相组合得到的布线结构，即，由第一布线层构成实施方式1中的屏蔽层，由第二、第三、第四布线层形成实施方式1中的板线衬里布线6b、位线下侧衬里布线7及位线上侧衬里布线8的布线结构。另外，根据本发明的一个实施方式的半导体存储装置也可以具有把实施方式4和实施方式5组合起来得到的布线结构，即，由第三布线层构成实施方式4中的板线衬里布线6b，由第四布线层形成实施方式4中的位线上侧衬里布线8的布线结构。
另外，在上述各实施方式中，示出了在存储单元电容器上依次形成第一布线层、第二布线层、第三布线层的布线结构，但存储单元电容器上的布线结构也可以是，在存储单元电容器和第一布线层之间、在第一布线层和第二布线层之间、或第二布线层和第三布线层之间配置其它布线层，并在第三布线层上配置其它布线层。
另外，虽然在上述各实施方式中没有特别说明，但关于布线的配置，通过把布线配置成从平面上看使未被各布线层覆盖的部分尽可能地少，可以得到可进一步抑制电容器的劣化的效果。
另外，上述各实施方式，作为半导体存储装置的一例，举出作为存储单元电容器具有铁电体电容器的铁电体存储器进行了说明，但作为本发明的对象的半导体存储装置不仅限于铁电体存储器，在采用了其它电容器结构和电容器材料的半导体存储器中也同样可适用本发明。
而且，在上述实施方式3到实施方式5的半导体存储装置中，与实施方式1的场合同样地，也可以适合上述实施方式1的位线结构的变形例、字线结构的变形例、以及板线结构的变形例。
(产业上的可使用性)根据本发明的半导体存储装置可以抑制电容器的特性劣化，尤其在具有存储单元阵列上的多层布线的半导体存储装置中有用。
权利要求
1.一种半导体存储装置，具有配置多个构成存储单元的存储单元晶体管及存储单元电容器而成的存储单元阵列，其特征在于具有在上述存储单元阵列上形成的第一布线层；和在上述第一布线层的上层上形成的第二布线层，且上述存储单元阵列上的上述第一布线层的布线密度比该存储单元阵列上的上述第二布线层的布线密度大。
2.如权利要求1所述的半导体存储装置，其特征在于具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；和上述字线的衬里布线，且上述字线的衬里布线由上述第一布线层形成。
3.如权利要求1所述的半导体存储装置，其特征在于由上述第一布线层形成的布线实质上以布图设计规则的最小间隔配置。
4.如权利要求1所述的半导体存储装置，其特征在于在上述存储单元阵列上配置的多个位线包含由上述第一布线层形成的位线和由上述第二布线层形成的位线。
5.如权利要求4所述的半导体存储装置，其特征在于具有在由上述第一布线层形成的两条位线之间配置的、由上述第一布线层形成的屏蔽线。
6.如权利要求1所述的半导体存储装置，其特征在于上述存储单元阵列上的由上述第一布线层形成的信号线是屏蔽线。
7.如权利要求1所述的半导体存储装置，其特征在于还具有在上述第二布线层的上层上形成的第三布线层，且在上述存储单元阵列上配置的多个位线包含由上述第一布线层形成的位线和由上述第三布线层形成的位线。
8.如权利要求7所述的半导体存储装置，其特征在于具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；和上述字线的衬里布线，且上述字线的衬里布线由上述第二布线层形成。
9.如权利要求1所述的半导体存储装置，其特征在于上述存储单元电容器是铁电体电容器。
10.如权利要求1所述的半导体存储装置，其特征在于具有构成上述存储单元晶体管的栅的字线；构成上述存储单元电容器的第一电极的板线；以及上述字线的衬里布线和上述板线的衬里布线，且上述字线的衬里布线和上述板线的衬里布线由上述第一布线层形成。
11.如权利要求1所述的半导体存储装置，其特征在于还具有在上述第二布线层的上层上形成的第三布线层，且具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；构成上述存储单元电容器的第一电极的板线；以及上述字线的衬里布线和上述板线的衬里布线，在上述存储单元阵列上配置的多个位线包含由上述第一布线层形成的位线和由位于上述第二布线层的上层的第三布线层形成的位线，且上述字线的衬里布线和上述板线的衬里布线由上述第二布线层形成。
12.如权利要求1所述的半导体存储装置，其特征在于在上述存储单元阵列上配置的多个位线位于上述存储单元电容器的下方。
13.如权利要求12所述的半导体存储装置，其特征在于具有多个上述位线的衬里布线；上述多个位线的衬里布线包含由上述第一布线层形成的位线的衬里布线和由上述第二布线层形成的位线的衬里布线。
14.如权利要求13所述的半导体存储装置，其特征在于具有在由上述第一布线层形成的两条位线的衬里布线之间配置的、由上述第一布线层形成的屏蔽线。
15.如权利要求12所述的半导体存储装置，其特征在于还具有在上述第二布线层的上层上形成的第三布线层，且具有多个上述位线的衬里布线；上述多个位线的衬里布线包含由上述第一布线层形成的位线的衬里布线和由上述第三布线层形成的位线的衬里布线。
16.如权利要求15所述的半导体存储装置，其特征在于具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；和上述字线的衬里布线，且上述字线的衬里布线由上述第二布线层形成。
17.如权利要求12所述的半导体存储装置，其特征在于还具有在上述第二布线层的上层上形成的第三布线层，且具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；构成上述存储单元电容器的第一电极的板线；以及上述位线的衬里布线、上述字线的衬里布线和上述板线的衬里布线，上述多个位线的衬里布线包含由上述第一布线层形成的位线的衬里布线和由位于上述第二布线层的上层的第三布线层形成的位线的衬里布线，且上述字线的衬里布线和上述板线的衬里布线由上述第二布线层形成。
18.如权利要求1所述的半导体存储装置，其特征在于在上述存储单元阵列上配置的多个位线位于上述存储单元电容器的上方。
19.如权利要求18所述的半导体存储装置，其特征在于具有上述位线的衬里布线；上述位线由上述第一布线层形成；上述位线的衬里布线由上述第二布线层形成。
20.如权利要求19所述的半导体存储装置，其特征在于具有在由上述第二布线层形成的两条位线的衬里布线之间配置的、由上述第二布线层形成的屏蔽线。
21.如权利要求18所述的半导体存储装置，其特征在于还具有在上述第二布线层的上层上形成的第三布线层，且具有上述位线的衬里布线；上述位线由上述第一布线层形成；上述位线的衬里布线由上述第三布线层形成。
22.如权利要求21所述的半导体存储装置，其特征在于具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；和上述字线的衬里布线，且上述字线的衬里布线由上述第二布线层形成。
23.如权利要求18所述的半导体存储装置，其特征在于还具有在上述第二布线层的上层上形成的第三布线层，且具有构成上述存储单元晶体管的栅的、在上述存储单元阵列上配置了多个的字线；构成上述存储单元电容器的第一电极的板线；以及上述位线的衬里布线、上述字线的衬里布线和上述板线的衬里布线，上述位线由上述第一布线层形成；上述位线的衬里布线由位于上述第二布线层的上层的第三布线层形成；上述字线的衬里布线和上述板线的衬里布线由上述第二布线层形成。
全文摘要
提供一种半导体存储装置，具有多层布线，提高电容器的氢阻挡性、且可缓和应力对电容器造成的不良影响，抑制电容器的特性劣化。该半导体存储装置(100a)，具有配置多个构成存储单元的存储单元晶体管及存储单元电容器而成的存储单元阵列(Am)，具有在上述存储单元阵列上形成的构成字线衬里布线(6a)和板线衬里布线(6b)的第一布线层；和在上述第一布线层的上层上形成的构成位线衬里布线(7)的第二布线层，且由第一及第二布线层构成的多层布线的结构为在上述存储单元阵列上上述第一布线层所占的面积比在该存储单元阵列上上述第二布线层所占的面积大。
文档编号H01L23/52GK1783499SQ20051012904
公开日2006年6月7日 申请日期2005年11月30日 优先权日2004年11月30日
发明者三木隆, 平野博茂 申请人:松下电器产业株式会社