专利名称：半导体纳米导线及包括该纳米导线的半导体装置的制作方法
技术领域：
本发明涉及半导体纳米导线，特别涉及具有适合实现低接触电阻的新的构造的半导体纳米导线、和包括该半导体纳米导线的半导体装置。
背景技术：
纳米技术领域中，具有纳米级直径的导线(纳米导线)或管(纳米管)的研究在活跃地发展。特别是将由自组织化形成的半导体纳米导线用于沟道区域的晶体管被关注。半导体纳米导线在基板上形成起到晶体生长的催化剂的作用的金属微粒子之后，例如通过VLS机构在基板上生长(专利文献1等)。因此，在基板上集成实用的晶体管电路时，需要使半导体纳米导线在作为目的的位置生长。
另一方面，报告有如下技术通过将在其它的基板上生长的Si纳米导线分散到溶剂中，在塑料基板上涂敷该溶剂，从而在塑料基板上形成Si纳米导线的薄膜晶体管(非专利文献1)。
在专利文献1所公开的技术中，需要将耐通过VLS机构进行的晶体生长所必要的温度(820～1150℃左右)的生长基板用作电路基板。因此，不能将塑料基板用作生长基板，难以在塑料基板上形成使用半导体纳米导线的薄膜晶体管。
另一方面，在非专利文献1所公开的技术中，由于可用不同的材料形成纳米导线的生长基板与涂敷基板，因此在塑料基板上也可形成使用纳米导线的薄膜晶体管。而且，非专利文献1中公开有在纳米导线的整个周围形成热氧化膜(硅氧化膜)的构造。预先由硅氧化膜覆盖纳米导线的整个周围的理由是维持纳米导线与硅氧化膜的界面的洁净，在将硅氧化膜用作栅极绝缘膜的一部分时获得良好的界面特性。
但是，使用这种在整个周围形成有硅氧化膜的纳米导线时，在涂敷基板上难以实现与源极/漏极电极电接触。这是由于在涂敷基板上配置纳米导线后，需要通过光刻法及蚀刻技术，从纳米导线的接触区域去除硅氧化膜。
进而，纳米导线与源极/漏极电极的接触面积小，而且还存在塑料基板不耐接触电阻降低所需的热处理的问题。
专利文献1特表2004-507104号公报非专利文献1“High-performance thin-film transistors usingsemiconductor nanowires and nanoribbons”，Nature，vol.425，18 September2003，pp.274-278.
发明内容
本发明为了解决上述课题而实现，其主要目的在于提供一种具有适合降低接触电阻的新的构造的纳米导线。
本发明的另一个目的在于提供容易对准的纳米导线。
而且，本发明的又一个目的在于提供包括上述纳米导线的半导体装置。
本发明的纳米导线，包含多个接触区域、和与所述多个接触区域连接的至少一个沟道区域，所述沟道区域由第1半导体材料形成，而且所述沟道区域的表面由在所述沟道区域上选择性地形成的绝缘层覆盖，所述多个接触区域分别由与所述沟道区域的所述第1半导体材料不同的第2半导体材料形成，所述接触区域的至少表面具有导电部分。
在优选实施方式中，所述第1半导体材料为SixGe1-x(0＜x≤1)，所述第2半导体材料为SiyGe1-y(0≤y＜1，x≠y)。
在优选实施方式中，所述绝缘层由所述半导体材料的氧化物形成。
在优选实施方式中，所述绝缘层通过所述沟道区域的表面的热氧化形成。
在优选实施方式中，所述绝缘层覆盖所述沟道区域的表面，但没有覆盖所述接触区域的表面。
在优选实施方式中，所述沟道区域的长轴方向长度在1000nm以下。
在优选实施方式中，所述接触区域的导电部分由掺入有杂质、且表现出比所述沟道区域高的导电率的第2半导体材料形成。
在优选实施方式中，所述接触区域的导电部分由构成所述第2半导体材料的元素与金属元素结合的合金形成。
在优选实施方式中，所述接触区域具有由半导体材料构成的芯部分，所述半导体材料由与包含于所述导电部分的金属结合的元素构成。
在优选实施方式中，所述合金是硅的金属化合物或锗的金属化合物。
在优选实施方式中，所述接触区域的个数是N个(N是3以上的整数)，所述沟道区域的个数是M个(M为N-1)。
在优选实施方式中，所述接触区域及所述沟道区域沿长轴方向以规定的间距交替地排列。
在优选实施方式中，所述纳米导线配置于一对电极间，所述一对电极的各电极与所述纳米导线的所述接触区域的至少一部分电接合，设所述各沟道区域的长度为Lch，设所述一对电极间隔为LSD，设接触区域的长度为LCONT，设所述一对电极的一方的沟道长方向的长度为LS，设另一方电极的沟道长方向的长度为LD时，满足(式1)～(式3)的关系。
LS＞Lch(式1)LD＞Lch(式2)LSD＞LCONT(式3)本发明的纳米导线的制造方法，包含准备纳米导线原料的工序(A)，所述导线原料包含由第1半导体材料形成的部分和由与所述第1半导体材料不同的第2半导体材料形成的部分；和工序(B)，在所述纳米导线原料中由所述第1半导体材料形成的部分的表面选择性地形成绝缘层，使由所述第2半导体材料形成的部分的至少表面作为导电部而起作用。
在优选实施方式中，包括将所述纳米导线原料中的由所述第2半导体材料形成的部分的表面通过与金属元素的反应而进行合金化的工序(C)。
在优选实施方式中，所述工序(A)包括工序(a1)，在第1晶体生长条件下使所述第1半导体材料生长；和工序(a2)，在与所述第1晶体生长条件不同的第2晶体生长条件下使所述第2半导体材料生长。
在优选实施方式中，所述工序(B)包括工序(b1)，通过氧化所述纳米导线原料中的所述第1及第2半导体材料的表面，在所述表面上形成氧化膜；和工序(b2)，通过选择性地去除所述氧化膜中形成于所述第2半导体材料的表面的部分，在所述第1半导体材料的表面剩余所述氧化膜的一部分。
在优选实施方式中，所述工序(C)包括工序(c1)，形成覆盖所述纳米导线原料中的所述第1及第2半导体材料的表面的金属层；工序(c2)，在所述金属层与所述第2半导体材料的表面接触的部分进行合金化；和工序(c3)，选择性地去除所述金属层中未合金化的部分。
本发明的电子元件，包括至少一根纳米导线和与所述纳米导线电连接的多个电极，各纳米导线包含多个接触区域，其包含与所述多个电极的任一个接触的两个接触区域；和至少一个沟道区域，其连接于所述多个接触区域，所述沟道区域由第1半导体材料形成，由选择性地形成于所述沟道区域上的绝缘层覆盖，所述多个接触区域分别由与所述第1半导体材料不同的第2半导体材料形成，至少在表面具有导电部分在优选实施方式中，还包括与所述沟道区域绝缘、对所述沟道区域施加电场的栅极电极。
在优选实施方式中，所述沟道区域的长轴方向长度在1000nm以下。
本发明的电子设备，包括上述的多个电子元件；连接所述电极的布线；和支撑所述多个电子元件及布线的基板。
在优选实施方式中，包含于所述多个电子元件的每个中的所述纳米导线在所述基板上取向为一定的方向。
本发明的电子设备的制造方法，包括准备分散有上述的多个纳米导线的溶剂的工序；在基板上涂敷所述溶剂的工序；和使所述溶剂中含有的所述多个纳米导线的至少一个的所述接触区域与电极接触的工序。
在优选实施方式中，在基板上涂敷所述溶剂的工序包含将分散于所述溶剂中的多个纳米导线取向为一定的方向的工序。
本发明的纳米导线由于沟道区域的表面由绝缘层选择性地覆盖，因此与由绝缘层覆盖整个表面的以往的纳米导线相比，可获得以下的效果。
1.将纳米导线配置于基板上后，无需通过光刻法及蚀刻技术从接触区域去除绝缘皮膜的工序(接触蚀刻工序)。因此，制造工序被简略化，而且可抑制由掩模对准的偏差引起的制造成品率降低。而且，将绝缘层直接作为栅极绝缘膜利用时，通过匹配沟道区域的端部与绝缘层的端部，可提高晶体管特性。
2.利用光刻法及蚀刻技术，由绝缘层仅覆盖沟道区域时，沟道区域的长轴方向长度不能比光刻法的析象限度更短，但在本发明中，沟道区域的长轴方向长度能够比光刻法的析象限度更短。
3.本发明的纳米导线，由于各接触区域在将纳米导线配置于基板上之前就具有导电部分，因此容易在场效应晶体管等的电极之间实现低接触电阻。特别是，若纳米导线本身已经具有由硅化物等形成的导电部分，则将本发明的纳米导线配置到与生长基板不同的元件基板上，来制作晶体管等电子元件时，无需对元件基板实施用于低接触电阻化的高温处理(例如，硅化物化工序)。由此，可在熔点或软化点相对低的基板(例如，塑料基板)上制作具有优异特性的纳米导线元件。
图1是本发明的实施方式1中的纳米导线100的立体图；图2(a)是沿纳米导线100的长轴方向的剖面图，(b)是具备纳米导线100的场效应晶体管的剖面图；图3(a)是表示实施方式1中的纳米导线的制造方法的中途的工序的立体图，表示形成有催化剂微粒子130的支撑体101，(b)及(c)是用于形成催化剂微粒子130的制造工序图。
图4(a)～(c)是表示实施方式1中的纳米导线的制造方法的工序剖面图；图5(a)～(g)是更详细地表示实施方式1中的纳米导线的制造方法的工序剖面图；图6是表示实施方式1中的场效应晶体管的一例的俯视图；图7是表示实施方式1中的场效应晶体管的其它例的俯视图；图8是表示实施方式1中使用的元件基板的其它例的俯视图；图9(a)是表示本发明的实施方式2中的纳米导线的图，(b)是表示实施方式2中的场效应型晶体管的俯视图；图10是用于说明实施方式2的场效应型晶体管中的各要素的尺寸的平面布局图；图11是表示实施方式3中的场效应型晶体管的俯视图；图12(a)～(c)是表示本发明的实施方式4中的纳米导线的制造方法的剖面图；图13(a)及(b)是表示本发明的电子装置的其它构成例的剖面图。
图中10a-接触区域，10b-接触区域，12-沟道区域，14-氧化膜，16a-源极电极，16b-漏极电极，20-元件基板，30-栅极电极，100-纳米导线，100a-Ge部分，100b-Si部分，100c-Ge部分。
具体实施例方式
本发明中，使用在接触区域具有特征的纳米导线形成场效应晶体管等电子元件。
(实施方式1)以下，参照图1及图2，对本发明的纳米导线的第1实施方式进行说明。图1是本实施方式中的纳米导线100的立体图。图2(a)是沿纳米导线100的长轴方向的剖面图，图2(b)是具备纳米导线100的场效应晶体管的剖面图。
图1及图2所示的纳米导线100具有一对接触区域10a、10b；和连接于这些接触区域10a、10b的沟道区域12。本实施方式中，相对于沟道区域12由硅(Si)形成，而接触区域10a、10b至少在表面具有由与Si不同的材料形成的导电部分。更具体地说明为，接触区域10a、10b构成为包括由高浓度地掺入有p型杂质的Ge构成的芯(core)部分；和覆盖该芯部分的外周部的合金部分(此处，对p型半导体的沟道区域进行了记述，但对n型也同样适用)。设置于该接触区域10a、10b的表面的合金部分，是通过使Ni与Ge表面反应而形成的金属化合物。而且，沟道区域12的表面由氧化膜14覆盖。
另外，在图示的例子中，接触区域10a、10b的导电部分由硅化物形成，但该导电部分只要电阻(电阻率)比沟道区域更充分地降低即可，不必进行硅化物化。由于由Ge构成的接触区域10a、10b只要至少在表面高浓度地掺入杂质就能充分地降低电阻，因此接触区域10a、10b的表面起到“导电区域”的作用。
这样，由于在本实施方式的纳米导线100的两端部分具有导电性优异的接触区域10a、10b，因此可使纳米导线100与电极之间的电接触电阻降低得比以往更低。
在本实施方式的纳米导线100中，接触区域10a、10b起到晶体管的源极/漏极区域的作用，沟道区域12的长轴方向的长度规定晶体管的沟道长。
图2(b)所示的场效应晶体管包括上述的纳米导线100；分别与该纳米导线100的接触区域10a、10b接触的源极/漏极电极；和支撑这些的元件基板20。在该元件基板20的上面形成有栅极绝缘膜18，元件基板20起到用于对纳米导线100的沟道区域12的导电性进行控制的栅极电极的作用。在图示的例子中，支撑纳米导线100的元件基板20具有导电性，并起到栅极电极的作用，但栅极电极的形式并非限定于这种情况。即，也可如公知的TFT(薄膜晶体管)那样，在由玻璃或塑料等材料构成的绝缘基板上形成导电膜图案，由该导电膜图案构成栅极电极。
以下，参照图3及图4，说明本实施方式中的纳米导线的制造方法。
首先，如图3(a)所示，在起到生长用基板的作用的支撑体101上形成催化剂微粒子130。催化剂微粒子130在使单晶半导体生长(外延生长)时，起到分解原料气体的催化剂的作用。支撑体101可由只要在以下的制造工序中使用的热处理温度下不变形的各种材料构成。具体为，可使用玻璃基板、Si基板、形成有硅氧化膜的基板等。支撑体101的表面无需具有结晶性。而且，可以在支撑体101的表面，形成由与构成支撑体101的主体的材料不同的材料形成的膜。
作为本发明的纳米导线生长的单晶半导体并非限定于本实施方式中使用的Si或Ge，也可是化合物半导体。具体为，可以使GaAs、GaP、GaAsP、InP、InAs、InAsP等III-V族化合物半导体，或ZnS、ZnSe、CdS、CdSe等II-VI族化合物半导体的单晶生长。
催化剂金属元素可使用Au、Fe、Ni、Ti、Pd等。这些金属对促进原料气体的分解有效，与构成半导体的元素形成共晶状态，发挥促进半导体的生长的作用。催化剂微粒子130的大小与生长的半导体的直径几乎相等。由此，可选择催化剂微粒子130的直径，以便获得所希望的直径的半导体。但是，若催化剂微粒子130的直径过大，则难以使单晶半导体生长。优选催化剂微粒子130的直径为1nm～100nm，更优选在5nm～50nm的范围内。
在催化剂微粒子130的形成中，可使用形成微粒子的公知的方法。例如，如图3(b)所示，在支撑体101的表面使用喷镀法或蒸镀法等的公知的薄膜形成装置来形成催化剂金属的薄膜130。然后，若热处理薄膜130’，则薄膜130’自凝聚，如图3(c)所示，在支撑体101上形成多个粒子状的催化剂微粒子130。催化剂微粒子130的直径d1及相邻的催化剂微粒子130之间的距离L1取决于薄膜130’的厚度及热处理条件，通过调整这些可使d1及L1变化。如上所述，优选催化剂微粒子130的直径d1在100nm以下。
此外，催化剂微粒子130也可通过在支撑体101的表面涂敷或喷雾包含催化剂金属的溶液而形成。而且，根据需要，也可在形成薄膜103’之后进行图案形成，仅在支撑体101上的规定的区域形成催化剂微粒子130。
然后，将形成有催化剂微粒子130的支撑体101导入到CVD装置等容器内。然后，如图4(a)所示，将包含构成半导体的元素的原料气体108导入到容器中，保持在规定的压力。由此，支撑体101的形成有催化剂微粒子130的表面与规定的压力的原料气体氛围气接触。支撑体101在比原料气体108分解的温度更低的温度下被加热。
作为原料气体108，可适宜使用构成半导体的元素的氢化物。例如，在使含有Si或Ge的IV族半导体生长时，可使用SiH4、Si2H6、GeH4等。
在本实施方式中，如后面详细说明的那样，在晶体生长的途中使原料气体108从GeH4改换为SiH4，而且然后从SiH4改换为GeH4。进而，在原料气体中添加适宜的掺杂剂用气体。另外，在使化合物半导体生长时，作为原料气体可适宜使用有机金属化合物。
如图4(b)所示，导入的原料气体108仅在催化剂微粒子130的附近选择性地分解。通过分解，构成半导体的元素析出，析出的元素凝聚，从而单晶半导体生长。由此，不断形成由单晶半导体构成的微小构造体111。单晶半导体的生长机理尚未完全弄清，但可认为析出的元素首先与催化剂微粒子130构成合金。该合金在多数情况下形成液体。可认为伴随元素的析出，构成合金中的半导体的元素浓度上升，达到饱和状态后，构成半导体的元素凝聚，从而不断形成单晶半导体。
因此，可认为晶体的生长发生在催化剂微粒子130与由生长的单晶半导体构成的微小构造体111的交界。伴随单晶半导体的生长，催化剂微粒子130从支撑体101分离。在微小构造体111的未与支撑体101接触的端部保持催化剂微粒子130。由此，如图4(c)所示，单晶半导体生长，形成微小构造体111。
由这样生长的单晶半导体构成的微小构造体111，优选垂直于生长方向的剖面的最大长度为1nm～100nm，更优选为5～50nm。微小构造体111被支撑体101支撑，在其顶端与催化剂微粒子130接触。如上所述，由于在半导体生长中催化剂微粒子130熔融成为球状，因此生长的微小构造体111具备圆柱形状。但是，微小构造体111的剖面也可具备除圆以外的形状。
另外，微小构造体111的晶体生长的方向的长度可根据使晶体生长的时间来调节。若进行充分长时间晶体生长，则也可形成长度为几μm的微小构造体111。在微小构造体111的直径在100nm以下、晶体生长方向与长度方向一致时，微小构造体111具备一般称作“纳米导线”的外形形状。
而且，微小构造体111从支撑体101开始向上方近似垂直地生长，但单晶半导体的生长方向也可相对于支撑体101的表面为横向(水平)或倾斜。也可以按照向某方向生长优先发生的方式，使单晶半导体的生长条件最佳化，还可使单晶半导体向任意的方向生长。
下面，参照图5，更详细地对制造本实施方式的纳米导线的方法进行说明。
首先，如图5(a)所示，在基板上形成催化剂金属粒子130之后，如图5所示使Ge生长。此时，将添加有作为掺杂剂气体的B2H6(p型)或PH3(n型)的GeH4用作原料气体，通过将基板温度保持在300～400℃左右，从而使纳米导线的Ge部分100a生长。该Ge部分100a的长度例如设定在100～1000nm的范围。Ge部分的100a，最终将起到纳米导线的接触区域10a的作用。
然后，通过将原料气体改换为SiH4，如图5(c)所示，使Si部分100b在Ge部分100a上生长。该Si部分100b是起到沟道区域12的作用的部分，掺杂剂气体无需添加到原料气体中。但是，在将纳米导线用于p沟道型晶体管时，优选在Si部分低浓度地掺入n型杂质。另一方面，在将纳米导线用于n沟道型晶体管时，优选在Si部分100b中低浓度地掺入p型杂质。这种沟道掺入也可通过在SiH4中微量添加掺杂用气体而实现。
纳米导线中的Si部分100b的长度规定沟道长。根据应形成的晶体管的设计来调节Si部分100b的生长速度及生长时间，从而可形成所希望的长度的Si部分100b。在本实施方式中，例如可将Si部分100b的长度设定在100～5000nm的范围。
在Si部分100b生长后，再次将添加有作为掺杂剂的B2H6(p型)或PH3(n型)的GeH4改换作原料气体。这样，如图5(d)所示，使纳米导线的Ge部分100c在Si部分100b上生长。Ge部分100c的长度例如设定在100～1000nm的范围。
然后，如图5(e)所示，通过热氧化纳米导线的表面，在纳米导线的表面形成绝缘层140a～140c。氧化可使用N2O气体并设定氧化温度为750～900℃、氧化时间为30分钟～2小时左右而进行。绝缘层140a～140c的厚度可在2～50nm的范围内任意地设定。在纳米导线中的Ge部分100a、100b的表面形成Ge氧化膜140a、140b，在Si部分100b的表面形成Si氧化膜140b。
接着，比Si氧化膜140b更优先地在蚀刻Ge氧化膜140a、140c条件下进行氧化膜蚀刻。具体为，可通过将表面被热氧化的纳米导线在盐酸(HCl)等蚀刻液(温度25℃左右)中浸泡1～10分钟左右，进行上述的选择性的蚀刻。由此，如图5(f)所示，Ge部分100a、100c的表面露出，从而可获得Si部分100b的表面(外周面)由绝缘膜(Si氧化膜140b)覆盖的构造。
此后，将未图示的金属堆积到纳米导线的表面。此时，通过CVD法，以覆盖纳米导线的整个表面的方式形成金属层较为容易。另一方面，采用喷射法的情况下，在纳米导线的表面中面对金属靶电极(target)的一侧容易形成部分的金属层。因此，为了以由喷镀法堆积的金属膜覆盖纳米导线的外周面，优选使生长基板旋转。
覆盖纳米导线的外周面的金属层的一部分与Ge部分100a、100b直接接触，其它部分与形成于Si部分100b的外周面的Si氧化膜140b接触。通过该Si氧化膜140b的介入，金属膜与Si部分100b不直接接触。
然后，构成金属膜的金属元素与Ge反应，以形成金属与Ge的化合物(合金)的方式进行热处理(合金化处理)。通过该热处理，Ge部分100a、100b的表面被合金化，但由Si氧化膜覆盖的Si部分的表面未被合金化。通过该合金化，合金层150a、150b形成于纳米导线的两端部分。
此后，通过选择性地蚀刻堆积于纳米导线的表面的金属膜中未反应部分(覆盖Si氧化膜140b的部分)，可获得如图5(g)所示的构成的纳米导线。该纳米导线在两端部的接触区域具有合金层150a、150b这一点上具有很大的特征。沟道区域的外周面由绝缘膜(Si氧化膜140b)覆盖。
另外，如前面所述，在纳米导线的两端部分形成合金层150a、150b对本发明而言不可缺少。由于只要Ge部分100a、100b的表面的杂质浓度(掺杂级)足够高，就可实现良好的接触，因此也可不设置合金层150a、150b。
接着，将这样制作的多个纳米导线分散到乙醇等溶液中，并将该溶液涂敷到元件基板的表面。在本实施方式中使用的元件基板的表面，预先形成栅极布线、和覆盖栅极布线的栅极绝缘膜。将上述的溶液涂敷到元件基板的表面时，通过在元件基板上形成溶液流，可使分散于溶液中的各纳米导线取向为流速方向。通过利用这种溶液流进行取向，可在元件基板上形成多个纳米导线朝向规定方向排列的构造。例如在非专利文献1中公开有该方法的详细内容。
这种纳米导线的排列构造，例如由以500～1000nm左右的平均间隔分散于元件基板上的多个纳米导线构成。元件基板上的纳米导线的平均间隔可通过调节包含于溶液中的纳米导线的密度而控制。若降低包含于溶液中的纳米导线的密度，则元件基板上的纳米导线稀疏地存在，反之，若提高包含于溶液中的纳米导线的密度，则可缩小元件基板上的纳米导线的平均间隔，实现以相邻的纳米导线相互接触的方式密集地配置。
根据这种方法，不能准确地控制元件基板上的各纳米导线的位置，但可使多个纳米导线取向在近似同一方向，而且可使其以近似均匀的密度排列于元件基板上。
然后，使用由上述方法将多个纳米导线配置于表面的元件基板，实施在其上形成源极/漏极电极的工序。作为用于形成电极的处理，可采用在半导体集成电路的制造中使用的公知的工艺。
经过以上的工序，可形成图6所示的晶体管元件。图6中表示了在形成于元件基板20上的源极电极16a与漏极电极16b之间，存在一根纳米导线100的例子，但也可如图7所示，在源极电极16a与漏极电极16b之间存在多根纳米导线。图7所示的例子中，除与源极电极16a和漏极电极16b双方电连接的两根纳米导线A以外，还图示有仅与一方的电极16a或16b连接的纳米导线B、和与任一电极16a、16b都未连接的纳米导线C。这些纳米导线A～C中，可作为晶体管的沟道而动作的只有纳米导线A。
如前面所述，在元件基板20上，多个纳米导线近似沿同一方向排列。对这种表面状态的元件基板20形成源极电极16a及漏极电极16b时，将依次执行导电膜的堆积工序、光刻工序、蚀刻工序。通过将源极电极16a及漏极电极16b的尺寸及间隔设定在适当的范围内，从而可构成为至少一根纳米导线可靠地连接源极电极16a及漏极电极16b。图8表示以比图7所示的例子更高的密度配置有纳米导线的元件基板的表面。若进一步不断提高纳米导线的密度，则可形成由纳米导线构成的膜。这种膜具有在纳米导线的取向方向上具有各向异性的导电性的半导体特性。
作为一个晶体管的沟道区域而起作用的纳米导线的根数，取决于元件基板的表面存在的纳米导线的个数密度。若提高该个数密度，则位于一对源极/漏极电极16a、16b之间的纳米导线的个数增加，而且有个数偏差减小的倾向。密集的纳米导线可作为具有各向异性的一种半导体膜而起作用。在形成源极/漏极电极之后，优选通过蚀刻将不要的纳米导线从元件基板上去除。
本实施方式中，为了试验低接触电阻，对各纳米导线的接触区域10a、10b的表面进行了合金化，但也可省略用于合金化的工序。在省略合金化的工序的情况下，纳米导线的接触区域10a、10b的表面成为图5(f)所示的状态，高浓度地掺入有p型或n型杂质的Ge露出。由于即使使用这种纳米导线，接触区域10a、10b也表现金属性的高导电性，因此可在源极/漏极电极16a、16b之间实现欧姆接触(ohmic contact)。
而且，在本实施方式中，由纳米导线的Si部分构成沟道区域，由Ge部分构成接触区域，但本发明并非限定于这种情况。也可由Si以外的Ge等的半导体形成沟道区域，由Si形成接触区域。该情况下，接触区域的表面与金属层反应而被硅化物化。硅化物化中适合使用的金属例如为Ti、Co、Ni等。
为了形成选择性地覆盖沟道区域的绝缘膜，如本实施方式，优选由形成相互蚀刻特性不同的热氧化膜的材料来构成沟道区域与接触区域。但是，为此需要的半导体材料的组合并非限定于Si与Ge。例如，即使由SixGe1-x(0＜x＜1)形成沟道区域，由SiyGe1-y(0＜y＜1，x≠y)形成接触区域，也存在通过组成比例(x，Y)不同而对形成的热氧化膜的蚀刻特性设置差异的情况。若记载为，包含由Si形成沟道区域，由Ge形成接触区域的情况，则在优选的实施方式中，沟道区域(第1半导体材料)为SixGe1-x(0＜x≤1)，接触区域(第2半导体材料)为SiyGe1-y(0≤y＜1，x≠y)。
另外，也可由相同组成的半导体材料形成沟道区域及接触区域双方。还存在通过将接触区域中的杂质浓度设得比沟道区域中的杂质浓度更高，从而对形成于纳米导线的表面的热氧化膜的蚀刻特性赋予差异的情况。只要能够选择性地蚀刻形成于接触区域表面的热氧化膜，则无需进行光刻工序就可以仅使接触区域的表面露出。
这样，在本实施方式中，通过将形成于纳米导线的表面的热氧化膜中覆盖接触区域的表面的部分的蚀刻速度，提高得比覆盖沟道区域表面的部分的蚀刻速度更高，从而可使接触区域的表面自匹配地露出。但是，也可代替这种自匹配的方法，通过添加光刻及蚀刻工序，形成仅覆盖沟道区域的绝缘膜。然而，对在基板上生长的各纳米导线，难以使用光刻技术形成仅覆盖沟道区域的抗蚀掩模。因此，如本实施方式，优选由不同的半导体材料形成纳米导线的接触区域与沟道区域。
在由不同的材料形成纳米导线的接触区域及沟道区域时，也可仅在接触区域的表面选择性地使金属层生长来形成导电部分，然后，对沟道区域的表面进行绝缘化处理。
(实施方式2)
下面，参照图9(a)及(b)说明本发明的第2实施方式。
图9(a)是表示本实施方式的纳米导线的图，图9(b)是使用这种纳米导线制作的场效应晶体管的俯视图。
本实施方式的特点在于，如图9(a)所示，一根纳米导线包括3个以上接触区域101～10N(N是3以上的整数)、2个以上沟道区域121～12M(M是2以上的整数)。
这种纳米导线，可通过反复执行参照图5(b)～(d)说明了的晶体生长处理，例如通过使Ge部分与Si部分交替生长而制成。该情况下，在由绝缘膜仅覆盖Si部分、选择性地合金化Ge部分的表面这一点与所述的从图9(b)可知，连接于源极/漏极电极16a、16b的各纳米导线中的“沟道长”，与在与源极电极16a接触的接触区域、和与漏极电极16b接触的接触区域之间存在的沟道区域的个数(P)成比例。即，沟道长＝1个沟道区域的长度×P。相当于沟道宽度的大小，与连接源极电极16a和漏极电极16b的纳米导线的根数成比例。
下面，参照图10，考虑源极/漏极电极16a、16b的位置偏离纳米导线的长轴方向的情况。此处，设各沟道区域的长度为Lch，设源极/漏极电极间隔为LSD，设接触区域的长度为Lcont，设源极电极16a的沟道长方向的长度为LS，设漏极电极16b的沟道长方向的长度为LD。
若即使在源极/漏极电极16a、16b的位置沿纳米导线的长轴方向较大地偏移的情况下，也能始终实现适当的接触，则可免对准(alignment free)且成品率优异地制作场效应晶体管。
为了实现这种免对准，需要注意以下方面。
首先，源极电极16a及漏极电极16b需要始终分别与不同的接触区域接触。因此，必须满足以下各式。
LS＞Lch(式1)LD＞Lch(式2)LSD＞LCONT(式3)若满足式1，则即使源极电极16a在横向上偏离，接触区域的一部分也可始终与源极电极16a接触。同样，若满足式2，则即使漏极电极16b在横向上偏离，接触区域的一部分也可始终与源极电极16b接触。另外，为了降低接触电阻，优选扩大上述的接触面积，为了扩大该接触面积，只要将LS及LD设定为较大值(例如超过Lch+LCONT的值)即可。
若满足式3，则可避免源极电极16a及漏极电极16b双方与同一接触区域接触而短路的情况。另外，LSD需要小于纳米导线的全长。
从以上的说明可以明确，若与形成于元件基板上的源极/漏极电极16a、16b的尺寸及间隔相比，将Lch及LCONT设定为足够小的值，而且将纳米导线的长度形成得足够长，则可实现长轴方向的免对准。
为了对垂直于沟道长方向的方向的对位实现免对准，优选提高配置于元件基板上的纳米导线的个数密度，并设计为源极/漏极电极16a、16b横穿多个(例如50根以上)纳米导线。
本实施方式的纳米导线中，接触区域及沟道区域，优选沿着长轴方向以规定的间距交替排列，该间距(Lch+LCONT)例如设定在300nm以上3000nm以下的范围。而且，各沟道区域的长轴方向的长度例如设定在100nm以上1000nm以下。
(实施方式3)下面，参照图11说明本发明的第3实施方式。
图11是使用本实施方式的纳米导线200制作的场效应晶体管的俯视图。与图6所示的场效应晶体管的不同点在于，纳米导线200的沟道区域的长度比源极电极16a与漏极电极16b的间隔更短。
本实施方式中，超过光刻技术的极限而缩短沟道长。如前所述，沟道长被规定为纳米导线的沟道区域的长度，该长度可由纳米导线的生长工艺控制。因此，不管光刻技术的极限，可将沟道区域的长度设定为极短值(例如50～1000nm的范围，优选为500nm以下)。
(实施方式4)以下，参照图12(a)～(c)说明本发明的第4实施方式。
本实施方式，首先，如图12(a)所示，准备在表面形成有Ti膜220的生长基板，在该基板的Ti膜220上形成Ti微粒子230。
下面，通过与所述的方法同样的方法，使构成纳米导线的硅部分240生长，从而获得图12(b)所示的构造。
然后，通过执行热处理(例如600～800℃)，在Ti与硅部分240接触的区域进行硅化物化，如图12(c)所示，形成硅化物部分250。
根据本实施方式的方法，无需在纳米导线的表面另外堆积硅化物化所需要的金属膜。
另外，使用本发明的纳米导线制成的电子元件，并非限定于具有如图1(b)所示的构成的晶体管。图13(a)、(b)表示本发明的电子装置的其它构成例。在图13(a)、(b)所示的例子中，将于纳米导线的沟道区域形成的氧化膜14用作栅极绝缘膜，栅极电极30形成为从纳米导线100的上方横穿(顶端栅极(top gate)型晶体管)。该例中，形成栅极电极30后，通过对纳米导线100进行离子掺入，形成源极/漏极区域。
在图6、图11等中，记载了在比纳米导线100更靠近元件基板20的一侧配置有源极电极16a及漏极电极16b，但实际中，也可将纳米导线100配置于源极电极16a及漏极电极16b与元件基板20之间。从实现低接触电阻的观点出发，优选增大源极电极16a及漏极电极16b与纳米导线100的接触区域10a之间的接触面积的配置。
(工业上的可利用性)本发明的纳米导线可在由如不耐高温工艺的塑料等材料构成的基板上形成场效应晶体管，而且，可在源极/漏极电极与纳米导线之间实现低接触电阻。这种场效应晶体管，特别适用于薄式的平板显示器中的开关元件或驱动电路。
而且，本发明的纳米导线适用于制造难以由以往的光刻法实现的微细的短沟道晶体管。
权利要求
1.一种纳米导线，包含多个接触区域、和与所述多个接触区域连接的至少一个沟道区域，所述沟道区域由第1半导体材料形成，而且所述沟道区域的表面由在所述沟道区域上选择性地形成的绝缘层覆盖，所述多个接触区域分别由与所述沟道区域的所述第1半导体材料不同的第2半导体材料形成，所述接触区域的至少表面具有导电部分。
2.根据权利要求1所述的纳米导线，其中，所述第1半导体材料为SixGe1-x(0＜x≤1)，所述第2半导体材料为SiyGe1-y(0≤y＜1，x≠y)。
3.根据权利要求1所述的纳米导线，其中，所述绝缘层由所述半导体材料的氧化物形成。
4.根据权利要求3所述的纳米导线，其中，所述绝缘层通过所述沟道区域的表面的热氧化形成。
5.根据权利要求1所述的纳米导线，其中，所述绝缘层覆盖所述沟道区域的表面，但没有覆盖所述接触区域的表面。
6.根据权利要求1所述的纳米导线，其中，所述沟道区域的长轴方向长度在1000nm以下。
7.根据权利要求1所述的纳米导线，其中，所述接触区域的导电部分由掺入有杂质、且表现出比所述沟道区域高的导电率的第2半导体材料形成。
8.根据权利要求1所述的纳米导线，其中，所述接触区域的导电部分由构成所述第2半导体材料的元素与金属元素结合的合金形成。
9.根据权利要求8所述的纳米导线，其中，所述接触区域具有由半导体材料构成的芯部分，所述半导体材料由与包含于所述导电部分的金属结合的元素构成。
10.根据权利要求9所述的纳米导线，其中，所述合金是硅的金属化合物或锗的金属化合物。
11.根据权利要求1所述的纳米导线，其中，所述接触区域的个数是N个(N是3以上的整数)，所述沟道区域的个数是M个(M为N-1)。
12.根据权利要求11所述的纳米导线，其中，所述接触区域及所述沟道区域沿长轴方向以规定的间距交替地排列。
13.根据权利要求11所述的纳米导线，其中，所述纳米导线配置于一对电极间，所述一对电极的各电极与所述纳米导线的所述接触区域的至少一部分电接合，设所述各沟道区域的长度为Lch，设所述一对电极间隔为LSD，设接触区域的长度为LCONT，设所述一对电极的一方的沟道长方向的长度为LS，设另一方电极的沟道长方向的长度为LD时，满足(式1)～(式3)的关系。LS＞Lch(式1)LD＞Lch(式2)LSD＞LCONT(式3)
14.一种纳米导线的制造方法，包含准备纳米导线原料的工序(A)，所述导线原料包含由第1半导体材料形成的部分和由与所述第1半导体材料不同的第2半导体材料形成的部分；和工序(B)，在所述纳米导线原料中由所述第1半导体材料形成的部分的表面选择性地形成绝缘层，使由所述第2半导体材料形成的部分的至少表面作为导电部而起作用。
15.根据权利要求14所述的制造方法，其中，包括将所述纳米导线原料中的由所述第2半导体材料形成的部分的表面通过与金属元素的反应而进行合金化的工序(C)。
16.根据权利要求14所述的制造方法，其中，所述工序(A)包括工序(a1)，在第1晶体生长条件下使所述第1半导体材料生长；和工序(a2)，在与所述第1晶体生长条件不同的第2晶体生长条件下使所述第2半导体材料生长。
17.根据权利要求14所述的制造方法，其中，所述工序(B)包括工序(b1)，通过氧化所述纳米导线原料中的所述第1及第2半导体材料的表面，在所述表面上形成氧化膜；和工序(b2)，通过选择性地去除所述氧化膜中形成于所述第2半导体材料的表面的部分，在所述第1半导体材料的表面剩余所述氧化膜的一部分。
18.根据权利要求17所述的制造方法，其中，所述工序(C)包括工序(c1)，形成覆盖所述纳米导线原料中的所述第1及第2半导体材料的表面的金属层；工序(c2)，在所述金属层与所述第2半导体材料的表面接触的部分进行合金化；和工序(c3)，选择性地去除所述金属层中未合金化的部分。
19.一种电子元件，包括至少一根纳米导线和与所述纳米导线电连接的多个电极，各纳米导线包含多个接触区域，其包含与所述多个电极的任一个接触的两个接触区域；和至少一个沟道区域，其连接于所述多个接触区域，所述沟道区域由第1半导体材料形成，由选择性地形成于所述沟道区域上的绝缘层覆盖，所述多个接触区域分别由与所述第1半导体材料不同的第2半导体材料形成，至少在表面具有导电部分。
20.根据权利要求19所述的电子元件，其中，还包括与所述沟道区域绝缘、对所述沟道区域施加电场的栅极电极。
21.根据权利要求19所述的电子元件，其中，所述沟道区域的长轴方向长度在1000nm以下。
22.一种电子设备，包括权利要求20所述的多个电子元件；连接所述电极的布线；和支撑所述多个电子元件及布线的基板。
23.根据权利要求22所述的电子设备，其中，包含于所述多个电子元件的每个中的所述纳米导线在所述基板上取向为一定的方向。
24.一种电子设备的制造方法，包括准备分散有权利要求1所述的多个纳米导线的溶剂的工序；在基板上涂敷所述溶剂的工序；和使所述溶剂中含有的所述多个纳米导线的至少一个的所述接触区域与电极接触的工序。
25.根据权利要求24所述的制造方法，其中，在基板上涂敷所述溶剂的工序包含将分散于所述溶剂中的多个纳米导线取向为一定的方向的工序。
全文摘要
本发明的纳米导线(100)，包括多个接触区域(10a、10b)和与多个接触区域(10a、10b)连接的至少一个沟道区域(12)。沟道区域(12)由第1半导体材料形成，沟道区域(12)的表面由在沟道区域(12)上选择性地形成的绝缘层覆盖。多个接触区域(10a、10b)分别由与所述沟道区域(12)的第1半导体材料不同的第2半导体材料形成。接触区域(12)的至少表面具有导电部分。
文档编号H01L29/786GK1922720SQ20058000518
公开日2007年2月28日 申请日期2005年12月21日 优先权日2004年12月28日
发明者斋藤彻, 川岛孝启 申请人:松下电器产业株式会社