专利名称：半导体器件的制造方法
技术领域：
本发明涉及一种半导体器件的制造方法，特别是涉及对形成半导体器件的配线槽或连接孔方法的改进。例如为了要用单波形花纹法(single Damascene)或双重波形花纹法(dual damascene)形成多层配线结构，利用这样的配线槽或连接孔。
背景技术：
在半导体器件的制造过程中，为了形成多层配线结构，大多采用双重波形花纹法(例如参照日本专利特开2002-83869号公报)。图20是按工序的顺序表示用双重波形花纹法形成配线结构的现有工艺的截面图。
首先，在基板上例如从下面开始依次形成配线层500、层间绝缘膜501、防止反射膜502，在该多层膜结构的表面上形成第一抗蚀剂膜503(图20(a))。然后利用照相平版印刷技术使第一抗蚀剂膜503形成规定的图案(图20(b))。在该图案化的工序中，第一抗蚀剂膜503以规定的图案曝光，通过显影，有选择地除去该曝光部。接着，通过将该第一抗蚀剂膜503作为掩模的蚀刻处理，对防止反射膜502和层间绝缘膜501进行蚀刻。由此，从多层膜结构的表面形成通往配线层500的接触孔504(图20(c))。
然后例如用灰化处理将不需要的第一抗蚀剂膜503剥离除去(图20(d))，代之形成用于形成配线槽的新的第二抗蚀剂膜505(图20(e))。第二抗蚀剂膜505通过照相平版印刷技术图案化(图20(f))，此后，通过将第二抗蚀剂膜505作为掩模的蚀刻处理，对防止反射膜502和层间绝缘膜501的一部分进行蚀刻。这样连通连接孔504，且形成宽度比连接孔504更宽的配线槽506(图20(g))。将不需要的第二抗蚀剂膜505剥离除去(图20(h))，在连接孔504和配线槽506中埋入Cu材料，形成Cu配线(配线层和柱塞(via plug))507(图20(i))。
近年来，在这样的配线结构中，作为层间绝缘膜501的材料，使用具有将甲基等的烷基作为端基的低电容率材料(low-k材料)。这种情况下，通过对层间绝缘膜501进行蚀刻形成的连接孔504、配线槽506的槽侧面部，容易残留蚀刻造成的损伤。此外，蚀刻处理后，在除去第一抗蚀剂膜503和第二抗蚀剂膜505时，连接孔504和配线槽506的槽侧面部也受到损伤。这样的损伤使配线之间的寄生电容增加(因电容率升高)，使信号延迟，并且会造成绝缘电阻降低等的电特性的降低。这样的问题在半导体器件中的电路图案的微细化和高集成化发展中，成为导致半导体器件的可靠性降低的原因。
发明内容
本发明的目的在于提供一种电特性和可靠性优良的半导体器件的制造方法。
本发明的第一观点是在半导体器件的制造方法，包括在配设在被处理体上的被蚀刻膜上形成具有规定开口图案的蚀刻掩模的工序；在第一处理室内，通过上述蚀刻掩模的上述开口图案对上述被蚀刻膜实施蚀刻处理，由此在上述被蚀刻膜上形成槽或孔的工序；在真空气氛下，将上述蚀刻处理后的上述被处理体从上述第一处理室搬送至第二处理室的工序；和在上述第二处理室内，对作为上述被蚀刻膜的露出部的上述槽或孔的侧面部实施硅烷化处理的工序。
本发明的第二观点是半导体器件的制造方法，包括在配设在被处理体上的被蚀刻膜上形成具有规定开口图案的蚀刻掩模的工序；在处理室内，通过上述蚀刻掩模的上述开口图案，对上述被蚀刻膜实施蚀刻处理，由此在上述被蚀刻膜上形成槽或孔的工序；和在上述处理室内，对作为上述被蚀刻膜的露出部的上述槽或孔的侧面部实施硅烷化处理的工序。
本发明的第三观点是半导体器件的制造方法，包括在配设在被处理体上的被蚀刻膜上形成具有规定开口图案的蚀刻掩模的工序；通过上述蚀刻掩模的上述开口图案，对上述被蚀刻膜实施蚀刻处理，由此在上述被蚀刻膜上形成槽或孔的工序；在上述蚀刻处理后，通过对上述蚀刻掩模进行灰化处理，从上述被处理体上除去上述蚀刻掩模的工序；和上述灰化处理后，对作为上述被蚀刻膜的露出部的上述槽或孔的侧面部实施硅烷化处理的工序。
本发明的第四观点是半导体器件的制造方法，包括在配设在被处理体上的被蚀刻膜上形成具有规定的开口图案的蚀刻掩模的工序；通过上述蚀刻掩模的上述开口图案，对上述被蚀刻膜实施蚀刻处理，由此在上述被蚀刻膜上形成槽或孔的工序；在上述蚀刻处理后，使用药液对上述被处理体实施洗净处理的工序；在上述洗净处理后，对作为上述被蚀刻膜的露出部的上述槽或孔的侧面部实施硅烷化处理的工序。
本发明的第五观点是半导体器件的制造方法，包括在配设在被处理体上的蚀刻停止膜上形成层间绝缘膜的工序；在上述层间绝缘膜上形成槽或孔、使其到达上述蚀刻停止膜的工序；通过上述层间绝缘膜的上述槽或孔对上述蚀刻停止膜实施蚀刻处理，由此除去位于槽或孔的底部的上述蚀刻停止膜的部分的工序；在上述蚀刻处理后，对作为上述层间绝缘膜的露出部的上述槽或孔的侧面部进行硅烷化处理的工序。
本发明的第六观点是半导体器件的制造系统，具备收纳被处理体的第一处理室，该被处理体具有被蚀刻膜和在其上形成的具有规定开口图案的蚀刻掩模；在上述第一处理室内，通过蚀刻掩模的开口图案对上述被蚀刻膜进行蚀刻处理，由此在上述被蚀刻膜上形成槽或孔的蚀刻机构；收纳在上述第一处理室内处理后的上述被处理体的第二处理室；在上述第二处理室内，对作为上述被蚀刻膜的露出部的上述槽或孔的侧面部进行硅烷化处理的硅烷化机构；连接上述第一和第二处理室的真空搬送通路；配设在上述真空搬送通路内，用于从上述第一处理室向上述第二处理室搬送上述被处理体的搬送机构。
本发明的第七观点是半导体器件的制造系统，具备收纳被处理体的处理室，该被处理体具有被蚀刻膜和在其上形成的具有规定开口图案的蚀刻掩模；在上述处理室内，通过蚀刻掩模的开口图案对上述被蚀刻膜实施蚀刻处理，由此在上述被蚀刻膜上形成槽和孔的蚀刻机构；在上述处理室内，对作为上述被蚀刻膜的露出部的上述槽或孔的侧面部实施硅烷化处理的硅烷化机构。
本发明的第八观点是含有用于在处理器上运行的程序指令的计算机可读取的介质，上述程序指令由处理器运行时，控制半导体器件的制造系统，使其运行第一至第五观点中任一个制造方法。
图1是表示晶片处理系统的简要结构的说明图。
图2是表示洗净处理装置的简要结构的平面图。
图3是表示洗净处理装置的简要结构的正面图。
图4是表示洗净处理装置的简要结构的背面图。
图5是表示硅烷化单元(SCH)的简要结构的截面图。
图6是表示蚀刻装置的简要结构的平面图。
图7是表示用单波形花纹法形成配线结构的工艺的流程图。
图8是按工序顺序表示图7的工艺的截面图。
图9A是表示因有无进行硅烷化处理造成的漏泄电流和累积概率的关系不同的曲线。
图9B是表示因有无进行硅烷化处理造成的电压和漏泄电流的关系不同的曲线。
图10是表示用双重波形花纹法形成配线结构的工艺的流程图。
图11是按工序顺序表示图10的工艺的截面图。
图12是表示用双重波形花纹法形成配线结构的另外的工艺的流程图。
图13是按工序顺序表示图12的工艺的截面图。
图14是表示蚀刻单元的简要结构的截面图。
图15是按工序顺序表示在使用图14的蚀刻单元的工艺中的晶片表面结构的截面图。
图16A是表示没有硅烷化处理的槽中的、用氟酸浸渍处理的形状变化的截面图。
图16B是表示进行硅烷化处理的槽中的、用氟酸浸渍处理的形状变化的截面图。
图17A是表示对用于测量电容率、漏泄电流密度、水分脱离量的试样进行处理的工序的侧面图。
图17B是表示用于测量电容率、漏泄电流密度、水分脱离量的试样的侧面图。
图18是表示因有无进行硅烷化和硅烷化剂的种类不同，造成的水分脱离量的变化的曲线。
图19A是表示利用稀氟酸浸渍的耐蚀性试验前的试样的图。
图19B是表示利用稀氟酸浸渍的耐蚀性试验后的试样的图。
图20是按工序顺序表示用双重波形花纹法形成配线结构的现有的工艺的截面图。
具体实施例方式
下面参照附图，对本发明的实施方式进行详细说明。其中采用了单波形花纹法或双重波形花纹法制造半导体器件的晶片处理系统。为了用单波形花纹法或双重波形花纹法形成配线结构，利用配线槽或连接孔(下面称为“配线槽等”)。
图1是表示晶片处理系统的简要结构的说明图。该晶片处理系统包括处理部110、主控制部120。处理部110包括SOD(Spin OnDielectric)装置101、抗蚀剂膜涂敷/显影装置102、曝光装置103、洗净处理装置104、灰化装置105、蚀刻装置106、PVD装置之一的溅射装置107、电镀装置108、作为研磨装置的CMP装置109。主控制部120包括过程控制器111、用户接口112、存储部113。其中处理部110的SOD装置101、溅射装置107和电镀装置108是成膜装置。此外，作为在处理部110的装置之间的搬送晶片W的方法，采用用操作员的搬送方法或用搬送装置(未图示)的搬送方法。
处理部110的各装置其构成为与具有CPU的过程控制器111连接而被控制。键盘、用户接口112和存储部113连接在过程控制器111上。工序管理人员为了管理处理部110的各装置，用键盘进行命令的输入操作等。用户接口112由将处理部110的各装置的工作状况可视化显示的显示器等构成。存储部113存储有用于利用过程控制器111的控制实现在处理部110中运行的各种处理的控制程序、存储处理条件数据等的方法。
根据需要，从用户接口112接受指示等，从存储部113将任意的方法调出，在过程控制器111中运行。由此，在过程控制器111的控制下，在处理部110中进行期望的各种处理。上述方法可以利用存入例如CD-ROM、硬盘、软盘、非易失性存储器等的可读存储介质的状态的物质。也可以代之以从处理部110的各装置之间或从外部的装置，例如通过专用线路随时传送，在线利用上述方法。
此外，也可以采用每个处理部110的装置单独配置包括过程控制器、用户接口和存储部的控制部，进行控制的结构。也可以采用该结构不进行由主控制部120对整体进行控制，或与主控制部120的整体控制重叠。
SOD装置101用于在晶片W上涂敷药液，用旋转涂敷法形成low-k膜等的层间绝缘膜和蚀刻停止膜等。SOD装置101(详细的结构没有图示)具有旋转涂敷器单元和对形成涂敷膜的晶片W进行热处理的热处理单元。在晶片处理系统中，也可以用化学气相蒸镀法(CVDchemical vapor deposition)在晶片W上形成绝缘膜的CVD装置替代SOD装置101。
抗蚀剂膜涂敷/显影装置102用于形成作为蚀刻掩模使用的抗蚀剂膜和防止反射膜等。抗蚀剂膜涂敷/显影装置102(详细的结构未图示)具有抗蚀剂膜涂敷处理单元、显影处理单元、热处理单元。抗蚀剂膜涂敷处理单元将抗蚀剂膜液等涂敷在晶片W上，旋转涂敷形成抗蚀剂膜等。显影处理单元对在曝光装置103中以规定的图案曝光后的抗蚀剂膜进行显影处理。热处理单元分别对形成有抗蚀剂膜的晶片W、曝光处理后的晶片W、实施显影处理后的晶片W进行热处理。
曝光装置103用于在形成有抗蚀剂膜的晶片W上，以规定电路图案曝光。在洗净处理装置104中，如后所述，进行用纯水或药液的洗净处理、蚀刻处理后的聚合物残渣等的改性处理、因层间绝缘膜的蚀刻造成的损伤的恢复处理。在灰化装置105中，例如用等离子体对抗蚀剂膜进行灰化处理。
在蚀刻处理106中，在晶片W上形成的层间绝缘膜等上实施蚀刻处理，此外，进行因层间绝缘膜的蚀刻造成的损伤的恢复处理。蚀刻处理也可以利用等离子体，也可以使用药液。后面参照图6对利用等离子体的情况进行说明。在溅射装置107中，例如形成防止扩散膜或形成Cu晶种(seed)。在电镀装置108中，在形成有Cu晶种的配线槽等中埋入Cu。在CMP装置109中，对埋入Cu的配线槽等的表面进行平坦化处理。
下面对洗净处理装置104进行详细说明。图2是洗净处理装置104的简要平面图，图3是其简要正面图，图4是其简要背面图。洗净装置104有载体站(carrier stage)4。收纳晶片W的载体从其他处理装置等依次搬入载体站4。相反，将在洗净处理装置104中收纳处理结束的晶片W的载体，从载体站4搬至进行下一个处理的处理装置等。洗净处理装置104还具有配置有分别进行洗净处理、改性处理、恢复处理的多个处理单元的处理站2。在处理站2和载体站4之间，为了进行晶片W的搬送，配设有搬送站3。为了进行在处理站2上使用的药液或纯水、气体等的制造、配制、储存，配置有化学站5。
在载体C的内部，以大体水平的姿势在铅直方向(Z方向)以一定间隔收纳晶片W。晶片W相对该载体C的搬入搬出通过载体C的一个侧面进行。该侧面利用盖体10a(在图2中未示出，在图3和图4中表示取下盖体10a的状态)自由打开或关闭。
如图2所示，载体站4具有沿图中的Y方向三个部位能够载置载体C的载置台6。载体C被载置在载置台6上，使配置有盖体10a的侧面朝向载体站4和搬送站3之间的边界壁8a一侧。在边界壁8a中，在对应于载体C的载置部位的位置形成窗部9a。在各窗部9a的搬送站3一侧，配设有打开或关闭窗部9a的闸门(shutter)10。该闸门10具有把持载体C的盖体10a的把持部件(未图示)。如图3和图4所示，在把持盖体10a的状态下，能够使盖体10a避让至搬送站3一侧。
配置在搬送站3上的晶片搬送装置7具有能够保持晶片W的晶片搬送拾取器7a。导轨(参照图3和图4)7b配置成在搬送站3的底面上沿Y方向延伸，晶片搬送装置7可以在导轨7b上沿Y方向移动。并且，晶片搬送拾取器7a在X方向自由滑动，且在Z方向自由升降，在X-Y平面内自由转动(θ转动)。
采用这样的结构，闸门10退避，使载体C的内部和搬送站3通过窗部9a连接。在此状态下，晶片搬送拾取器7a可以对载置在载置台6上的所有载体C进行存取。因此，能够将载体C内的任何高度位置的晶片W从载体C搬出，相反也能够将晶片W搬至载体C的任何位置。
处理站2在搬送站3一侧具有2台晶片载置单元(TRS)13a、13b。例如，晶片载置单元(TRS)13b在从搬送站3接受晶片W时，用于载置晶片W。晶片载置单元(TRS)13a在将处理站2中完成规定处理的晶片W返回到搬送站3时，用于载置晶片W。
在处理站2中，清洁的空气从扇形过滤器单元(FFU)25向下流动。通过将在处理站2中完成处理的晶片W载置在上层的晶片载置单元(TRS)13a上，控制在处理站2中处理后的晶片W的污染。
在搬送站3和处理站2之间的边界壁8b上，在对应于晶片载置单元(TRS)13a、13b的位置的部分配设有窗部9b。晶片搬送拾取器7a通过该窗部9b，可以向晶片载置单元(TRS)13a、13b进行存取，在载体C和晶片载置单元(TRS)13a、13b之间搬送晶片W。
在处理站2的背面一侧，配置有改性处理单元(VOS)15a～15f，将蚀刻处理或灰化处理后的聚合物残渣等，用含有臭氧(O3)和水蒸气的气体(下面称为“改性处理气体”)的分子进行改性。其中所谓的“改性”是指聚合物残渣等在残留在晶片W上的状态下溶解在纯水和药液中的性质。此外，也可以不利用灰化处理灰化、除去抗蚀剂膜，在该改性处理单元(VOS)15a～15f中利用改性处理气体处理后，改性为水溶性。
该改性处理单元(VOS)15a～15f(关于详细的结构在图中没有表示)分别具有上下分割开而且密封的、在其内部形成用于收纳晶片W的圆盘状空间的腔室。在该腔室的内部，在其表面设置有趋近销(proximity pin)，用于以水平的姿势支撑晶片W，在其内部配设有埋入加热器的晶片载置台。此外，改性处理气体在该腔室的圆盘状空间内在大体水平方向流动。
在改性处理单元(VOS)15a、15d上配设有硅烷化单元(SCH)11a、11b。硅烷化单元是用于对因灰化处理和洗净处理等造成损伤，或成为亲水性表面的层间绝缘膜的损伤部分从该损伤等恢复，而进行硅烷化处理的单元。
图5是表示硅烷化单元(SCH)11a的简要结构的截面图。硅烷化单元(SCH)11a具有收纳晶片W的腔室41。腔室41由固定的下部容器41a、覆盖下部容器41a的盖体41b构成，盖体41b利用升降装置(未图示)自由升降。在下部容器41a中配设加热板42，含有硅烷化剂的一个例子的DMSDMA(二甲基甲硅烷基二甲胺Dimethylsilyl dimethylamine)的蒸气的氮气从加热板42的周围供给至腔室41内。
图5表示用气化器43使液体的DMSDMA气化、含在氮气中的结构。也可以代之以仅将DMSDMA气化后的气体(即DMSDMA蒸气)供给至腔室41内的结构。如后所述，在将DMSDMA供给至腔室41内时，腔室41保持在规定的真空度。因此，利用气化器43和腔室41的压力差可以容易的将DMSDMA气体导入腔室41。
加热板42例如可以在50℃～200℃范围进行温度调节，在其表面配设有支撑晶片W的销44。不直接将晶片W载置在加热板42上，可以防止晶片W的背面污染。在下部容器41a的外周部上面配设有第一密封环45。在盖体41b的外周部下面配设有第二密封环46，在使盖体41b压在下部容器41a上时，与第一密封环45接触。在这些第一、第二密封环45、46之间的空间可以减压，通过使此空间减压，可以确保腔室41的气密性。在盖体41b的大体中心部，配设有排气口47，用于将供给至腔室41的含DMSDMA的氮气排出。该排气口47通过压力调整装置48，与真空泵49连接。
在处理站2的正面侧配置有洗净单元(CNU)12a～12d，对改性处理单元(VOS)15a～15f中的处理完成后的晶片W实施药液处理和水洗处理，除去改性的聚合物残渣等。
洗净单元(CNU)12a～12d(详细的结构在图中没有表示)分别具有以大体水平的姿态保持晶片W的自由转动的旋转夹具、和围绕旋转夹具的罩(cup)。配置有药液喷嘴，用于向保持在旋转夹具上的晶片W的表面供给规定的药液。配置有洗净喷嘴，使得在纯水中混入氮气，利用该氮气的气体压力，向保持在旋转夹具上的晶片W的表面喷出纯水雾。配置有冲洗喷嘴，用于向晶片W供给纯水，对药液处理后的晶片W进行水洗处理(冲洗处理)。配置有气体喷射喷嘴，向水洗处理后的晶片W喷射干燥气体。
在洗净单元(CNU)12a～12d中，也可以配置向晶片W提供用于除去硅氧化膜或硅氧氮化膜的稀氟酸等的药液的喷嘴、和向晶片W提供用于进行作为蚀刻掩模使用的抗蚀剂膜的剥离处理的剥离液的喷嘴。
此外，前面说明的改性处理单元(VOS)15a～15c和改性处理单元(VOS)15d～15f具有相对其边界壁22b大体对称的结构。硅烷化单元(SCH)11a和硅烷化单元(SCH)11b具有相对其边界壁22b大体对称的结构。同样，洗净单元(CNU)12a、12b和洗净单元(CNU)12c、12d具有相对其边界壁22a大体对称的结构。
在处理站2的大体中央部，在处理站2内，配置有搬送晶片W的主晶片搬送装置14。主晶片搬送装置14具有搬送晶片W的晶片搬送臂14a。主晶片搬送装置14绕Z轴自由转动。此外，晶片搬送臂14a在水平方向进退自如，且在Z方向自由升降。采用这样的结构，主晶片搬送装置14不会使其自身在X方向移动，可以向配设在处理站2上的各单元进行存取，可以在这些单元之间搬送晶片W。
在化学站5上配设有药液储存部16，储存配设在处理站2上的各处理单元中使用的各种药液。为了将在药液储存部16中储存的各种药液送至规定的处理单元，配设有由多个泵和开关阀构成送液部17。为了向洗净单元(CNU)12a～12d提供纯水，配设有纯水供给部18。为了向各种处理单元供给规定的气体，配设有气体供给部19。
然后，对蚀刻装置106的结构进行说明。图6是表示蚀刻装置的简要结构的平面图。蚀刻装置106具有用于进行等离子体蚀刻处理的蚀刻单元51、52、硅烷化单元(SCH)53、54。这些单元51～54分别对应于呈六角形的晶片搬送室55的四个边配设。此外，在晶片搬送室55的另外的两个边分别配置有负载锁定室56、57。在这些负载锁定室56、57的与晶片搬送室55相反一侧，配设有晶片搬入搬出室58，在晶片搬入搬出室58的与负载锁定室56、57的相反一侧，配设有安装可收纳晶片W的三个载体C的晶舟59、60、61。
如同图所示，蚀刻单元51、52、硅烷化单元(SCH)53/54、负载锁定室56、57，通过闸阀G与晶片搬送室55的各边连接。他们通过打开各闸阀G，与晶片搬送室55连通，通过关闭各闸阀G，与晶片搬送室55断开。此外，在负载锁定室56、57的与晶片搬入搬出室58连接的部分上也配设有闸阀G。负载锁定室56、57通过打开这些闸阀G，与晶片搬入搬出室58连通，通过关闭这些闸阀G与晶片搬入搬出室58断开。
在晶片搬送室55内配设有晶片搬送装置62，对蚀刻单元51、52、硅烷化单元(SCH)53、54、负载锁定室56、57进行晶片的搬入搬出。该晶片搬送装置62配设在晶片搬送室55的大体中央，在可以旋转和伸缩的旋转伸缩部63的前端具有两个保持晶片W的叶片64a、64b。这两个叶片64a、64b朝向相互相反的方向，安装在旋转伸缩部63上。此外，该晶片搬送室55内保持规定的真空度。
在晶片搬入搬出室58的顶部配设有HEPA过滤器(未图示)。通过该HEPA过滤器的清洁的空气以向下流动的状态供给至晶片搬入搬出室58内，在大气压的清洁的空气气氛中进行晶片W的搬入搬出。在晶片搬入搬出室58的载体C安装用的三个晶舟59、60、61上，分别配设有闸门(未图示)。将收纳晶片W的载体C或空的载体C直接安装在这些晶舟59、60、61上。安装时闸门落下，防止外面大气进入，且与晶片搬入搬出室58连通。此外，在晶片搬入搬出室58的侧面配置有校准室65，在此进行晶片W的校准。
在晶片搬入搬出室58内配置晶片搬送装置66，进行对载体C的晶片W的搬入搬出和对负载锁定室56、57的晶片W的搬入搬出。该晶片搬送装置66具有多关节臂的结构，沿载体C的排列方向可以在轨道68上移动，将晶片W载在其前端的柄(hand)67上进行搬送。对晶片搬送装置62、66的动作等整个系统的控制由控制部69进行。
硅烷化单元(SCH)53、54具有与硅烷化单元(SCH)11a、11b几乎相同的结构。因此，硅烷化单元(SCH)53、54的详细结构不再用图表示。可是，硅烷化单元(SCH)53、54还能够向腔室41内提供含有规定浓度的水蒸气的氮气(或仅是水蒸气)。
因蚀刻处理或灰化处理受到损伤，或将成为亲水性表面的层间绝缘膜在大气中取出，会吸附水分而使电容率升高。所以在蚀刻装置106内对晶片W蚀刻处理后，不暴露在大气中，然后在蚀刻装置106内进行硅烷化处理。这样可以防止因吸附水分造成电容率的升高。
在蚀刻装置106中，蚀刻处理后的晶片W在从蚀刻单元51、52向硅烷化单元(SCH)53、54搬送期间处于真空气氛下。这种情况下，因蚀刻受到损伤的部分不会引起全部吸湿，所以有可能难以产生硅烷化反应。
所以硅烷化单元(SCH)53、54具有可以向腔室41内提供水蒸气的结构。这样有意在损伤部分产生吸湿反应，可以使硅烷化反应容易进行。此外如前所述，如吸湿反应进行过度，相反有可能抑制硅烷化反应的进行。因此，必须控制提供的水蒸气，使得不引起这样的反应抑制。
下面对使用晶片处理系统，在晶片W上形成的层间绝缘膜上形成配线槽的方法进行说明。图7是表示用单波形花纹法形成配线结构的工艺的流程图。图8是按工序顺序表示图7的工艺的断面图。
最初，具备隔着阻挡金属(barrier metal)膜71形成下部配线(铜配线)72的绝缘膜70，在绝缘膜70的表面准备例如形成SiN膜或SiC膜等的停止(stop)膜73的晶片W(晶片W本身未图示)。将该晶片W搬入SOD装置101，在此，在停止膜73上形成low-k膜等的层间绝缘膜74(步骤S1，图8(a))。
然后，将形成有层间绝缘膜74的晶片W搬入抗蚀剂膜涂敷/显影装置102，在此，在层间绝缘膜74上依次形成防止反射膜75a和抗蚀剂膜75b。然后，将晶片W搬送至曝光装置103，在此，以规定的图案进行曝光处理。然后，晶片W返回至抗蚀剂膜涂敷/显影装置102，在显影处理单元中，对抗蚀剂膜75b进行显影处理。这样在抗蚀剂膜75b上形成规定电路的图案(步骤S2，图8(b))。
接着，将晶片W搬送至蚀刻装置106，在此进行蚀刻处理(步骤S3)。这样在层间绝缘膜74上形成到达停止膜73的通孔78a(图8(c))。图8(c)所示的符号79a是在后面详细说明的损伤部。将完成蚀刻处理的晶片W搬送至灰化装置105，在此进行使防止反射膜75a和抗蚀剂膜75b灰化的灰化处理(步骤S4)。
完成灰化处理的晶片W被搬送至洗净处理装置104。其中，在改性处理单元(VOS)15a～15f中的任一个中，在因蚀刻处理或灰化处理残留在晶片W上的聚合物残渣等进行改性为水溶性的处理(步骤S5)。此外，在用改性处理单元(VOS)15a～15f处理，使防止反射膜75a和抗蚀剂膜75b改性的情况下，也可以用此改性处理替代灰化处理。完成改性处理的晶片W被送到洗净单元(CNU)12a～12d中的任一个，在此除去改性后的聚合物残渣等(步骤S6，图8(d))。
这样由于蚀刻处理或灰化处理、此后的水洗处理等，在层间绝缘膜74上形成的通孔78a的侧壁受到损伤。具体说，这样的损伤部分与水分反应，成为在通孔78a侧壁附近的甲基减少、羟基增加的状态，电容率升高。通孔78a的侧壁上，在形成这样的损伤部位的状态下，此后用金属材料埋入该通孔78a，形成配线槽，配线之间的寄生电容增加。因此，产生信号延迟和配线槽之间的绝缘性降低等问题。在图8(c)、(d)中，示意表示了这样的损伤部79a，如图8(c)、(d)所示，损伤部79a和没有受到损伤的部分的边界不是清晰的。
所以为了使层间绝缘膜74的损伤部79a从该损伤恢复，将晶片W搬送至硅烷化单元(SCH)11a、11b中的一个，在此进行损伤部的硅烷化处理(步骤S7，图8(e))。硅烷化处理的条件可以根据硅烷化剂的种类进行选择。例如可以在气化器43的温度为室温～50℃、硅烷化剂流量为0.1～1.0g/min、N2气体(净化气体)流量为1～10L/min、处理压力为666～95976Pa(5～720Torr)、加热板42的温度为室温～200℃等的范围中适当选择。作为硅烷化剂使用DMSDMA的情况下，例如使加热板42的温度为100℃、将腔室41内压力减压为5Torr(＝666Pa)，此后按使得腔室41内压力直到55Torr为止提供含有DMSDMA的蒸气的氮气，保持此压力，例如保持3分钟，进行处理。使用DMSDMA的硅烷化反应用下述式1表示。
(化1) 这样完成硅烷化处理的晶片W被搬送至蚀刻装置106，在此进行用于除去停止膜73的蚀刻处理(步骤8，图8(f))。然后将晶片W搬送至洗净处理装置104，在洗净单元(CNU)12a～12d中的任一个中，进行洗净处理(步骤S9)。通过这样的蚀刻处理和洗净处理，在层间绝缘膜74上形成的通孔78a侧壁也受到损伤，形成损伤部79b。为了使这样的损伤部79b从该损伤恢复，将晶片W搬送至硅烷化单元(SCH)11a、11b中的一个，在此进行硅烷化处理(步骤S10，图8(g))。
此后，将晶片W搬送至溅射装置107，在此在通孔78a的内侧形成阻挡金属膜和Cu晶种层(即，镀晶种层)(步骤S11)。然后，将晶片W搬送至电镀装置108，在此利用电镀在通孔78a中埋入铜等金属76(步骤S12)。此后，通过对晶片W进行热处理，对埋入通孔78a中的金属76进行退火处理(退火装置在图1中没有表示)。再将晶片W搬送至CMP装置109，在此进行用CMP法的平坦化处理(步骤S13，图8(h))。
按照这样的配线槽的形成方法，即使在因蚀刻、灰化、洗净在层间绝缘膜74上形成的通孔78a的侧壁受到损伤的情况下，通过对此损伤部进行硅烷化处理，可以从损伤恢复。这样由于可以形成电特性优良的配线槽，所以可以提高半导体器件的可靠性。
在上述说明中，表示了在完成在洗净单元(CNU)12a～12d中的处理后，进行硅烷化处理的情况。可是，硅烷化处理在利用规定的处理在层间绝缘膜74上产生损伤的情况或担心产生的情况下，也可以在每次处理后进行。例如，替代在洗净单元(CNU)12a～12d中的处理后，或除此之外，也可以在步骤S3或步骤S8的蚀刻处理之后，使用配置在蚀刻装置106上的硅烷化单元(SCH)53、54进行硅烷化处理。此外，也可以在步骤S4的灰化处理之后，用配置在洗净处理装置104上的硅烷化单元(SCH)11a、11b进行硅烷化处理。
图9A是表示有无硅烷化处理的漏泄电流和累积概率的关系不同的曲线。图9B是表示有无进行硅烷化处理的电压和漏泄电流的关系不同的曲线。即，其中表示在洗净单元(CNU)12a～12d的处理后进行硅烷化处理的情况和不进行的情况的差别。得到图9A和图9B所示结果的试样的构成与图8(h)相同，作为层间绝缘膜74使用JSR公司制的LKD(商品名)系列的low-k膜。如图9A和图9B所示，通过进行硅烷化处理的，漏泄电流减少，提高了耐电压性能，即，层间绝缘膜的绝缘特性比没有进行硅烷化处理的情况提高。此外，用别的方法测量层间绝缘膜的电容率的结果可以确认，进行硅烷化处理的情况与不进行硅烷化处理的情况相比，有10％～20％的改善效果。
图10是表示用双重波形花纹法形成配线结构的工艺的流程图。图11是按工序顺序表示图10的工艺的截面图。其中，在各工序中使用的装置由于从前面的说明就可以清楚，不再提及装置。
最初，具有隔着阻挡金属膜71形成下部配线(铜配线)72的绝缘膜70，在绝缘膜70的表面上准备例如形成SiN膜或SiC膜等的停止膜73的晶片W(晶片W本身图中没有表示)。在该晶片W的停止膜73上形成low-k膜等的层间绝缘膜74(步骤S101，图11(a))。
然后，在层间绝缘膜74上依次形成防止反射膜75a和抗蚀剂膜75b。然后，以规定的图案进行曝光、显影，形成蚀刻图案(步骤S102，图11(b))。然后，将抗蚀剂膜75b作为蚀刻掩模进行蚀刻处理，形成到达停止膜73的通孔78a(步骤103，图11(c))。图11(c)所示的符号79a是因蚀刻处理生成的损伤部。然后，用灰化处理除去防止反射膜75a和抗蚀剂膜75b(步骤S104)。然后，进行除去在前面的蚀刻处理和灰化处理中生成的聚合物残渣等的洗净处理(步骤S105)。再进行硅烷化处理，使层间绝缘膜74的损伤部79a从该损伤恢复(步骤S106，图11(d))。此外，硅烷化处理也可以在步骤S103的蚀刻后/或步骤104的灰化后进行。
然后，在层间绝缘膜74的表面上形成保护膜81(步骤S107)。在该保护膜81上依次形成防止反射膜82a和抗蚀剂膜82b。然后，将抗蚀剂膜82b以规定的图案进行曝光、显影，在抗蚀剂膜82b上形成电路图案(步骤S108，图11(e))。此外，在SOD装置101中，通过旋转涂敷规定的药液，可以形成保护膜81。此外，保护膜81也未必是需要的，也可以直接在层间绝缘膜74上形成防止反射膜82a和抗蚀剂膜82b。
然后，通过将抗蚀剂膜82b作为蚀刻掩模，进行蚀刻处理，在层间绝缘膜74上形成槽沟78b(步骤S109，图11(f))。然后，用灰化处理除去抗蚀剂膜82b和防止反射膜82a(步骤110)。步骤110的处理也可以使用改性处理单元(VOS)15a～15f进行。图11(f)所示的符号79b是步骤109的蚀刻处理造成的损伤部。
然后，进行除去在前面的蚀刻处理和灰化处理中生成的聚合物残渣和保护膜81等的洗净处理(步骤S111)。再进行硅烷化处理，使层间绝缘膜74的损伤部79b从该损伤恢复(步骤S112，图11(g))。此外，硅烷化处理也可以在步骤S109的蚀刻后和/或步骤S110的灰化后进行。
然后，进行用于除去停止膜73的蚀刻处理和除去其残渣的处理(步骤S113)。此后，进行硅烷化处理(步骤S114，图11(h))，使由于蚀刻处理等在通孔78a和槽沟78b上形成的损伤部从该损伤恢复。在该图11(h)中表示硅烷化处理后的状态。
其后，在通孔78a和槽沟78b的内壁上形成阻挡金属膜和Cu晶种层。然后，通过电镀在通孔78a和槽沟78b中埋入铜等的金属76，形成塞子。然后，通过对晶片W进行热处理，对埋入通孔78a和槽沟78b中的金属76进行退火处理。再用CMP法进行平坦化处理(步骤S115，图11(i))。
图12是表示用双重波形花纹法形成配线结构的另外的工艺的流程图。图13是按工序顺序表示图12的工艺的截面图。其中，在各工序中使用的装置由于从前面的说明就可以清楚，不再提及装置。
最初，具备隔着阻挡金属膜71形成下部配线(铜配线)72的绝缘膜70，在绝缘膜70的表面上准备例如形成SiN膜或SiC膜等的停止膜73的晶片W(晶片W本身图中没有表示)。在该晶片W的停止膜73上依次形成low-k膜等的层间绝缘膜74、硬掩模层86、防止放射膜87a、抗蚀剂膜87b。然后，将抗蚀剂膜87b以规定的图案进行曝光、显影，形成蚀刻图案(步骤S201，图13(a))。
然后，通过将抗蚀剂膜87b作为蚀刻掩模，进行蚀刻处理(步骤S202)，使硬掩模层86图案化。然后，除去抗蚀剂膜87b和防止反射膜87a(步骤S203，图13(b)))。然后，在硬掩模层86上依次形成防止放射膜88a、抗蚀剂膜88b。然后，将抗蚀剂膜88b以规定的图案进行曝光、显影，形成蚀刻图案(步骤S204，图13(c))。
然后，通过将抗蚀剂膜88b作为蚀刻掩模，形成到达停止膜73的通孔78a(步骤S205，图13(d))。然后，利用灰化处理除去抗蚀剂膜88b和防止反射膜88a，再进行除去聚合物残液等的洗净处理(步骤S206，图13(e))。在该步骤S205的蚀刻处理后，在层间绝缘膜74上产生损伤部的情况下，也可以在灰化处理前进行硅烷化处理。此外，在步骤S206的灰化处理和除去残渣处理后，在层间绝缘膜74上产生损伤部的情况下，也可以此后进行硅烷化处理。
在步骤S206完成后，形成有规定图案的硬掩模层86为露出状态。将硬掩模层86作为蚀刻掩模使用，进行蚀刻处理(步骤S207)，形成槽沟86b。此时在层间绝缘膜74上产生损伤部的情况下，也可以随后马上进行硅烷化处理。然后用灰化处理或药液处理除去硬掩模层86(步骤208，图13(f))。例如，该硬掩模层86的除去处理后进行硅烷化处理(步骤S209)，这样在步骤S208之前在层间绝缘膜74上产生的损伤部可以从该损伤恢复。其中，图13(f)表示损伤恢复后的状态。
然后，进行为了除去停止膜73的蚀刻处理和除去残渣的处理(步骤S210，图13(g))。为了将在该蚀刻处理等中在通孔78a和槽沟78b上形成的损伤部(未图示)从该损伤恢复，再一次进行进行硅烷化处理(步骤S211)。然后，在通孔78a和槽沟78b的内壁上形成阻挡金属膜和Cu晶种层。然后，用电镀在通孔78a和槽沟78b中埋入铜等的金属76，形成塞子(plug)。然后，通过对晶片W进行热处理，对埋入通孔78a和槽沟78b中的金属76进行退火处理，用CMP法进行平坦化处理(步骤S212，图13(h))。
表1表示用洗净处理装置104的硅烷化单元(SCH)11a、11b进行硅烷化处理的情况下，对k值的变化的研究结果。其中，作为低电容率绝缘膜(low-k膜)使用多孔MSQ(Porous methyl-hydorogen-SilsesQuioxane)膜，作为蚀刻气体使用C4F8/Ar/N2，用蚀刻装置106的蚀刻单元51、52进行蚀刻处理，作为灰化气体单独使用O2气体，在灰化装置105实施灰化处理，作为硅烷化剂使用HMDS(Hexamethyldisilazane六甲基二硅氮烷)。此外，多孔MSQ膜是用旋转涂敷形成的绝缘膜(SOD膜)，是具有Si-O-Si键的硅氧烷系膜之一。此外，硅烷化处理在2.5Torr、200℃条件下进行15分钟。
表1
如表1所示，可以看出在蚀刻前的状态下，k值为2.36，而在蚀刻处理和灰化处理后k值上升到2.80。可是，此后通过进行硅烷化处理，k值降到2.63。
作为硅烷化剂如是引起硅烷化反应的物质，没有特别的限制，可以使用。可是，优选在分子内有硅氮烷键(Si-N键)的化合物组中具有比较小的分子结构的、例如优选分子量为260以下的化合物，更优选分子量170以下的化合物。具体说，例如除了所述的DMSDMA、HMDS以外，还可以使用TMSDMA(Dimethyl amino trimethyl silane二甲基氨基三甲基硅烷)、TMDS(1，1，3，3-Tetramethyl disilazane 1，1，3，3-四甲基二硅氮烷)、TMSPyrole(1-Trimethyl silyl pyrole)、BSTFA(N，0-Bis(trimethylsily)trifluoroacetamide N，0-双(三甲基甲硅烷基)三氟代乙酰胺)、BDMADMS(Bis(dimethylamino)dimethylsilane双(二甲基氨基)二甲基硅烷)等。这些的化学结构表示如下。
在上述的化合物中，作为电容率的恢复效果和漏泄电流的降低效果高的化合物，优选使用TMSDMA和TMDS。此外，从硅烷化后的稳定性的观点出发，优选构成硅氮烷键的Si与三个烷基(例如甲基)成键的结构(例如TMSDMA、HMDS等)的化合物。
上述的晶片处理系统有将灰化装置105和蚀刻装置106另成一体。但是，构成蚀刻装置106的蚀刻单元51、52，通过变更处理气体可以进行灰化处理。此外，如可以提供DMSDMA等的硅烷化剂，也可以进行硅烷化处理。
图14是表示能够进行蚀刻处理、灰化处理、硅烷化处理的蚀刻单元90的简要结构的截面图。该蚀刻单元90可以配备蚀刻装置106，替代构成图6所示的蚀刻装置106的蚀刻单元51、52和硅烷基化单元(SCH)53、54。
蚀刻单元90具有做成大体圆筒状的等离子体处理室(等离子体处理室)302。该等离子体处理室302例如由表面进行了阳极氧化处理(氧化铝膜处理)的铝构成，为接地电位。
在等离子体处理室302的底部配置有基座支撑台304，中间夹有由陶瓷等构成的绝缘板303。在该基座支撑台304上配置有基座305。基座305兼作下部电极，将晶片W载置在其上面。高通滤波器(HPF)306与该基座305连接。
基座支撑台304的内部配设有温度调节介质室307。导入管308和排出管309与该温度调节介质室307连接。将温度调节介质从导入管308导入温度调节介质室307内。通过该温度调节介质在温度调节介质室307内循环，从排出管309排出，可以将基座305调整到期望的温度。
基座305做成其上侧中央部呈凸状的圆板状，在其上配设有静电卡盘310。静电卡盘310为在绝缘材料311之间配置电极312的结构，直流电源313与电极312连接。通过将例如1.5kV左右的直流电压从该直流电源313施加在电极312上，将晶片W静电吸附在静电卡盘310上。
在绝缘板303、基座支撑台304、基座305和静电卡盘310上形成气体通路314，用于将传热介质(例如He气体)提供至晶片W的背面。通过该气体通路314供给的传热介质，在基座305和晶片W之间进行热传导，能够将晶片W调整到规定温度。
在灰化处理和硅烷基化处理中，为了将晶片W设定为高温，传热介质的温度设定可以高。但是在蚀刻单元90中，在实际进行蚀刻处理、灰化处理和/或硅烷基化处理的情况下，在每个处理中变更设定温度，就需要晶片W的温度稳定时间，所以优选在基座305中埋设冷热元件，形成能够进行温度控制的结构。
在基座305的上端边缘部配置有环状的聚焦环315，包围设置在静电卡盘310上的晶片W的周围，该聚焦环315由陶瓷或石英等的绝缘性材料或导电性材料构成。
在基座305的上方与基座305相对且平行配设有上部电极321。该上部电极321隔着绝缘材料322支撑在等离子体处理室302的内部。上部电极321构成为与基座305相对面，由具有多个吐出口323的电极板324、支撑该电极板324的电极支撑体325构成。电极板324由绝缘性材料或电介质材料构成。在本实施方式中，电极板324由硅构成。电极支撑体325例如由表面阳极氧化处理(氧化铝膜处理)的铝等的导电性材料构成。其中，基座305和上部电极321之间的间隔可以调整。
在电极支撑体325的中央配设有气体导入口326。气体供给管327与该气体导入口326连接。气体供给管327通过阀328和质量流量控制器329，与处理气体供给源330连接。
从处理气体供给源330供给用于等离子体处理的规定的处理气体。此外，在图14中仅示有一个由气体供给管327、阀328、质量流量控制器329、处理气体供给源330等构成的处理气体供给系统，实际上配置多个处理气体供给系统。从这些气体供给系统可以分别独立控制O2气体、NH3气体、CO2气体、Ar气体、N2气体、CF4气体、C4F8气体、水蒸气、DMSDMA等的硅烷化剂的气体等的流量，供给至等离子体处理室302内。
排气管331连接在等离子体处理室302的底部，排气装置335与该排气管331连接。排气装置335具有涡轮分子泵等的真空泵，能够使等离子体处理室302内设定在规定的减压气氛(例如0.57Pa)以下。
在等离子体处理室302的侧壁部分配设有闸阀332。打开该闸阀332，可以进行将晶片W搬入等离子体处理室302内和搬出。
第一高频电源340与上部电极321连接。在该供电线中插入第一匹配器341。此外，低通滤波器(LPF)342与上部电极321连接。该第一高频电源340能够供给等离子体生成用的频率高的高频电力，例如供给频率为50～150MHz的高频电力。通过将这样高的频率的高频电力施加在上部电极321上，在等离子体处理室302内部可以以理想的解离状态形成高密度的等离子体，可以进行在低压条件下的等离子体处理。优选第一高频电源340的频率是50～150MHz，典型的是使用图中所示的60MHz或其附近的频率。
第二高频电源350与作为下部电极的基座305连接。在该供电线中插入第二匹配器351。该第二高频电源350是用于产生自偏压的电源，频率比第一高频电源340低，例如可以供给数百Hz～十数MHz的频率的电力。通过将这样范围的频率的电力施加在基座305上，可以不给晶片W带来损伤，赋予适当的离子作用。第二高频电源350的频率典型的是使用图中所示的2MHz或3.2MHz、13.56MHz等。
下面对使用这样构成的蚀刻单元90的晶片W的处理工序进行说明。图15是按工序顺序表示在使用图14的蚀刻单元的工艺中的晶片表面结构的截面图。如图15(a)所示，在晶片W(未图示)上，从下侧开始依次形成有机系低电容率膜(例如Porous MSQ)601、SiCN膜602、防止反射膜(BARC)603、抗蚀剂膜604。其中，抗蚀剂膜604为图案化的状态。
最初打开闸阀332，利用晶片搬送装置62的叶片64a(或64b)将晶片W搬入等离子体处理室302内，载置在基座305上。然后，通过从直流电源313将例如1.5kV左右的直流电压施加在静电卡盘310的电极312上，将晶片W静电吸附在静电卡盘310上。此外，使晶片搬送装置62的叶片64a从等离子体处理室302内退避。
关闭闸阀332后，利用排气装置335进行排气，将等离子体处理室302内设定为规定的真空度(例如4Pa以下)。并且从处理气体供给源330通过质量流量控制器329等，将规定的处理气体(例如单纯的CF4气体)，以规定的流量导入等离子体处理室302内。此外，从第一高频电源340将生成等离子体用的频率高的(例如60MHz)高频电力，以规定电力施加在上部电极321上。这样生成处理气体的等离子体。再从第二高频电源350将用于生成自偏压的频率低的(例如2MHz)高频电力，以规定电力施加在作为下部电极的基座305上。这样将等离子体中的离子引入晶片W上，将抗蚀剂膜604作为蚀刻掩模，进行防止反射膜603的蚀刻处理。
用与这样的防止反射膜603的蚀刻处理相同的顺序，改变处理气体，依次对SiCN膜602、有机系低电容率膜601进行蚀刻处理，成为图15(b)所示的状态。SiCN膜602例如用C4F8/Ar/N2的混合气体的等离子体进行蚀刻。此外，有机系低电容率膜601用CF4/Ar的混合气体的等离子体进行蚀刻。然后，以与所述蚀刻处理相同的顺序，作为处理气体例如使用O2气体、NH3气体、CO2气体等的等离子体进行灰化处理，除去抗蚀剂膜604和防止反射膜603。这样就成为图15(c)所示的状态。在图15(c)中，用符号605示意表示因蚀刻处理和灰化处理造成的损伤的部分。
其中，如上所述，在连续进行蚀刻处理和灰化处理的情况下，优选进行所谓的两步灰化。即，第一步不从第二高频电源350施加偏置电压，进行在等离子体处理室302内的清理。第二步从第二高频电源350施加偏置电压，进行晶片W的灰化处理。
然后使等离子体处理室302内为规定的真空度，通过配设在上部电极321上的吐出口323，将规定量的水蒸气供给至等离子体处理室302内。这样，在有机系低电容率膜601中，因蚀刻处理和灰化处理造成的损伤部分上吸附适当量的水分。
然后，对等离子体处理室302内进行排气，使等离子体处理室302内达到规定的真空度，中止排气，使等离子体处理室302内保持规定的真空度。并且加热晶片W直到产生硅烷基化反应的温度，例如50℃～200℃。此后，通过配设在上部电极321上的吐出口323，将规定量的DMSDMA气体等的硅烷基化剂的气体供给至等离子体处理室302内。利用该硅烷基化剂的气体使等离子体处理室302内的压力在升高的状态下保持规定时间。这样如图15(d)所示，有机系低电容率膜601的损伤部605因硅烷基化从损伤恢复。此后，进行了硅烷化处理的晶片W即使暴露在大气中，有机系低电容率膜601也难以吸附湿气，可以维持特性。
此外，图15(d)用于示意表示损伤部605的恢复，表示损伤部605恢复到与原来的有机系低电容率膜601相同结构的状态。但是，损伤部605恢复后的该部分的化学结构不是与原来的有机系低电容率膜601的化学结构完全一致。
此外，有机系低电容率膜601的利用硅烷基化处理的损伤恢复，可以通过将晶片W浸渍在氟酸中的处理，定量进行评价。其原因如下例如在用氧等离子体进行灰化处理中，有机系低电容率膜601中的槽图案的侧壁部SiO2化。因此，如不从损伤恢复，由于该SiO2在氟酸中溶解，有机系低电容率膜601被侧向腐蚀(side etching)。
图16A是表示没有进行硅烷化处理的槽中的、用氟酸浸渍处理的形状变化的截面图。图16B是表示进行硅烷化处理的槽中的、用氟酸浸渍处理的形状变化的截面图。即，其中，表示在氟酸(氟化氢酸水溶液)浸渍处理前，对图15(c)所示的状态，不进行硅烷化处理的情况，和进行硅烷化处理后，成为图15(d)的状态的不同。如图16A所示，如不进行硅烷化处理而进行氟酸处理，由于因灰化处理生成的SiO2溶解在氟酸中，有机系低电容率膜601被侧向腐蚀，线宽度变细。与此相反，如图16B所示，在进行硅烷化处理的情况下，槽图案侧壁部成为SiO2没有露出的状态，所以对氟酸的耐蚀性提高，可以抑制有机系低电容率膜601的因氟酸造成的侧向腐蚀。
下面对于确认本发明效果的试验结果进行说明。
(1)电容率、漏泄电流密度和含水量的测定图17A是表示对用于测定电容率、漏泄电流密度、水分脱离量的试样进行处理的工序的侧面图。图17B是表示对用于测定电容率、漏泄电流密度、水分脱离量的试样的侧面图。其中，制作了在Si基板上形成作为SOD膜的多孔MSQ膜的试样。然后依次实施蚀刻处理、灰化处理，在多孔MSQ膜上造成损伤。然后使用下述表2所示的硅烷化剂，进行了硅烷化处理的情况下，对电容率和漏泄电流密度进行了测定。此外，在没有进行硅烷化处理的情况下，也对电容率和漏泄电流密度进行了测定。
蚀刻处理、灰化处理都在图14所示的蚀刻单元90中实施。作为蚀刻气体使用CF4，作为灰化气体使用O2、NH3或CO2。硅烷化处理使用与图5所示的硅烷化单元(SCH)11a相同结构的装置进行。硅烷化的条件根据硅烷化剂的种类而改变。DMSDMA采用处理温度为100℃、处理时间为180秒。TMSDMA采用处理温度为150℃、处理时间为150秒。TMDS采用处理温度为180℃、处理时间为900秒。BSTFA、BDMADMS、TMSpytole分别采用处理温度为180℃、处理时间为300秒。使N2气体(洗净气体)流量为5.0L/min，根据硅烷化剂的种类的不同，气化器43的温度在室温～50℃、硅烷化剂流量为0.1～1.0g/mln、处理压力为666～95976Pa(5～720Torr)之间适当设定。
如图17B所示，电容率和漏泄电流密度的测定是将Al衬垫装在试样的多孔MSQ膜上，在Si基板和Al衬垫之间施加电压，通过测定k值和漏泄电流实施。将这些试验结果一并示于表2。其中，漏泄电流密度记载为以1MV/cm中的测定值为代表值。
表2
根据表2可以确认，在灰化处理后通过进行硅烷化，与不实施硅烷化的情况相比，可以抑制k值升高和漏泄电流密度增加。特别是在k值的恢复效果和漏泄电流密度的降低效果中，TMSDMA和TMSD优良。此外，因与灰化气体种类的关系，用O2气体不进行灰化的情况下，显示出硅烷化的效果特别高。
此外，对于与图17A同样的试样，使用各种硅烷化剂进行硅烷化处理后，以每秒1℃升温，用质量分析测定了因升温造成水分的脱离量(即，膜中的含水量)。膜中的含水量是使电容率和漏泄电流恶化的主要原因。图18是表示因有无进行硅烷化和硅烷化剂的种类不同，造成的水分脱离量的变化的曲线。其中，图18的纵轴是以温度单位对100℃～500℃的水分脱离量(脱离气体量)进行积分，用试样的质量标准化的值。
从图18可以看出，在O2灰化的情况下，与药液的种类无关，减低效果大。另一方面，在NH3灰化、CO2灰化的情况下，在用TMSDMA或TMDS进行硅烷化处理的情况下，可以得到含水率降低的效果。
(2)对稀氟酸处理的耐蚀性试验图19A是表示因稀氟酸浸渍造成的耐蚀性试验前的试样的图。图19B是表示因稀氟酸浸渍造成的耐蚀性试验后的试样的图。在Si基板上层叠作为SOD膜的多孔MSQ膜，形成掩模，用照相平版印刷技术使槽沟图案曝光、显影。以该掩模图案对作为蚀刻掩模的多孔MSQ膜进行蚀刻处理。然后，为了蚀刻掩模的残渣的处理，作为灰化气体使用O2、NH3或CO2，实施灰化处理。然后在多孔MSQ膜上形成图19A所示的图案的槽沟结构。
对于具有这样槽沟结构的试样，用所述硅烷化剂进行硅烷化处理后，进行用0.5％的稀氟酸浸渍30秒钟处理。然后如图19B所示，测定槽沟上部和下部的槽沟宽度(下面记作“上CD”、“下CD”)。关于上CD和下CD的长度的增量，在稀氟酸处理前对进行和不进行硅烷化的情况进行比较的结果示于表3。此外，蚀刻、灰化和硅烷化的条件与所述(1)的试验相同。
表3
从表3可以确认在稀氟酸处理前进行了硅烷化处理的情况与没有进行硅烷化的情况相比，基本可以抑制CD的增加，实现损伤的恢复。特别是在O2灰化后的硅烷化中，可以明显抑制CD增加。在硅烷化剂中TMSDMA在O2、CO2任一个的灰化气体的情况下都显示出优良的损伤恢复效果。
上面对本发明的实施方式进行了说明，但本发明不限定于这样的方式。例如，用硅烷化处理可以实现损伤恢复的膜不是限定于所述的多孔MSQ，例如，也可以以用CVD形成的无机绝缘膜之一的SiOC系膜为对象。这是在现有的SiO2膜的Si-O键中导入甲基(-CH3)，使Si-CH3键混合，所以，Black Diamond(Applied Materials公司)、Coral(Nobvellus公司)、Aurora(ASM公司)等符合此情况。SiOC系膜也可以是多孔(多孔材质)。此外，NSQ系的绝缘膜不限于多孔膜，也可以是致密材质的。
此外，下面的工艺也可以。即，在形成的通孔和槽沟上依次形成阻挡金属膜和Cu晶种，通过电镀等埋入铜形成，进行退火处理，进行CMP处理，形成铜配线。然后，用氨等离子体处理，进行铜配线表面的还原处理，此后形成停止膜。在这种情况中，为了使因氨等离子体受到损伤的部分从该损伤恢复，也可以进行硅烷化处理。
工业实用性根据本发明，在形成配线槽或连接孔的过程中，可以使在被蚀刻膜中受到损伤的部分，从该损伤恢复。因此，可以改善被蚀刻膜的电特性，因此可以制造可靠性优良的半导体器件。
权利要求
1.一种半导体器件的制造方法，其特征在于，包括在配设在被处理体上的被蚀刻膜上形成具有规定开口图案的蚀刻掩模的工序；在第一处理室内，通过所述蚀刻掩模的所述开口图案，对所述被蚀刻膜实施蚀刻处理，由此在所述被蚀刻膜上形成槽或孔的工序；在真空气氛下，将所述蚀刻处理后的所述被处理体从所述第一处理室搬送至第二处理室的工序；和在所述第二处理室内，对作为所述被蚀刻膜的露出部的所述槽或孔的侧面部实施硅烷化处理的工序。
2.如权利要求1所述的方法，其特征在于，还包括在所述硅烷化处理之前，将水蒸气供给至所述第二处理室内，使水分吸附在所述槽或孔的侧面部的工序。
3.如权利要求2所述的方法，其特征在于，还包括在将所述被处理体搬送至所述第二处理室之前，从所述被处理体上除去所述蚀刻掩模的工序。
4.如权利要求1所述的方法，其特征在于，所述硅烷化处理包括将含有在分子内具有硅氮烷键(Si-N键)的化合物的硅烷化剂，供给至所述第二处理室内的工序。
5.如权利要求4所述的方法，其特征在于，所述化合物包括TMDS(1，1，3，3-四甲基二硅氮烷或TMSDMA(二甲基氨基三甲基硅烷)。
6.一种半导体器件的制造方法，其特征在于，包括在配设在被处理体上的被蚀刻膜上形成具有规定开口图案的蚀刻掩模的工序；在处理室内，通过所述蚀刻掩模的所述开口图案，对所述被蚀刻膜实施蚀刻处理，由此在所述被蚀刻膜上形成槽或孔的工序；和在所述处理室内，对作为所述被蚀刻膜的露出部的所述槽或孔的侧面部实施硅烷化处理的工序。
7.如权利要求6所述的方法，其特征在于，还包括在所述硅烷化处理之前，将水蒸气供给至所述处理室内，使水分吸附在所述槽或孔的侧面部的工序。
8.如权利要求7所述的方法，其特征在于，还包括在将水蒸气供给至所述处理室内之前，从所述被处理体上除去所述蚀刻掩模的工序。
9.如权利要求6所述的方法，其特征在于，所述硅烷化处理包括将含有在分子内具有硅氮烷键(Si-N键)的化合物的硅烷化剂，供给至所述处理室内的工序。
10.如权利要求9所述的方法，其特征在于，所述化合物包括TMDS(1，1，3，3-四甲基二硅氮烷)或TMSDMA(二甲基氨基三甲基硅烷)。
11.一种半导体器件的制造方法，其特征在于，包括在配设在被处理体上的被蚀刻膜上形成具有规定开口图案的蚀刻掩模的工序；通过所述蚀刻掩模的所述开口图案，对所述被蚀刻膜实施蚀刻处理，由此在所述被蚀刻膜上形成槽或孔的工序；在所述蚀刻处理后，通过对所述蚀刻掩模实施灰化处理，从所述被处理体上除去所述蚀刻掩模的工序；和在所述灰化处理后，对作为所述被蚀刻膜的露出部的所述槽或孔的侧面部实施硅烷化处理的工序。
12.如权利要求11所述的方法，其特征在于，所述蚀刻处理、所述灰化处理和所述硅烷化处理在一个处理系统内连续进行，而不使所述被处理体暴露在大气中。
13.如权利要求12所述的方法，其特征在于，所述蚀刻处理和所述灰化处理在一个处理室内进行。
14.如权利要求12所述的方法，其特征在于，所述蚀刻处理、所述灰化处理和所述硅烷化处理在一个处理室内进行。
15.如权利要求11所述的方法，其特征在于，还包括在所述灰化处理后且在所述硅烷化处理之前，对所述被处理体实施洗净处理的工序。
16.如权利要求15所述的方法，其特征在于，所述洗净处理包括为了除去所述蚀刻掩模的残渣而将药液供给至所述被处理体的工序。
17.如权利要求11所述的方法，其特征在于，还包括在所述灰化处理后且在所述硅烷化处理之前，将水蒸气供给至所述被处理体，使水分吸附在所述槽或孔的侧面部的工序。
18.如权利要求11所述的方法，其特征在于，所述硅烷化处理包括将含有在分子内具有硅氮烷键(Si-N键)的化合物的硅烷化剂，供给至所述被处理体的工序。
19.如权利要求18所述的方法，其特征在于，所述化合物包括TMDS(1，1，3，3-四甲基二硅氮烷)或TMSDMA(二甲基氨基三甲基硅烷)。
20.如权利要求19所述的方法，其特征在于，所述灰化处理包括将含有O2的灰化气体供给至所述被处理体的工序。
21.一种半导体器件的制造方法，其特征在于，包括在配设在被处理体上的被蚀刻膜上形成具有规定的开口图案的蚀刻掩模的工序；通过所述蚀刻掩模的所述开口图案，对所述被蚀刻膜实施蚀刻处理，由此在所述被蚀刻膜上形成槽或孔的工序；在所述蚀刻处理后，使用药液对所述被处理体实施洗净处理的工序；和在所述洗净处理后，对作为所述被蚀刻膜的露出部的所述槽或孔的侧面部实施硅烷化处理的工序。
22.如权利要求21所述的方法，其特征在于，所述洗净处理和所述硅烷化处理在一个处理室内进行。
23.一种半导体器件的制造方法，其特征在于，包括在配设在被处理体上的蚀刻停止膜上形成层间绝缘膜的工序；以到达所述蚀刻停止膜的方式，在所述层间绝缘膜上形成槽或孔的工序；通过所述层间绝缘膜的所述槽或孔，对所述蚀刻停止膜实施蚀刻处理，由此除去位于所述槽或孔的底部的所述蚀刻停止膜的一部分的工序；和在所述蚀刻处理后，对作为所述层间绝缘膜的露出部的所述槽或孔的侧面部实施硅烷化处理的工序。
24.如权利要求23所述的方法，其特征在于，在所述层间绝缘膜上形成所述槽或孔的工序包括在所述层间绝缘膜上形成具有规定的开口图案的蚀刻掩模的工序；通过所述蚀刻掩模的所述开口图案，对所述层间绝缘膜实施第一蚀刻处理，由此在所述层间绝缘膜上形成槽或孔的工序；和在所述第一蚀刻处理后，从所述被处理体上除去所述蚀刻掩模的工序，所述方法在除去所述蚀刻掩模的工序和除去所述蚀刻停止膜的部分的工序之间，还包括对作为所述层间绝缘膜的露出部的所述槽或孔的侧面部实施第一硅烷化处理的工序。
25.一种半导体器件的制造系统，其特征在于，具备收纳被处理体的第一处理室，该被处理体具有被蚀刻膜和在其上形成的具有规定开口图案的蚀刻掩模；在所述第一处理室内，通过蚀刻掩模的开口图案对所述被蚀刻膜实施蚀刻处理，由此在所述被蚀刻膜上形成槽或孔的蚀刻机构；收纳在所述第一处理室内的被处理后所述被处理体的第二处理室；在所述第二处理室内，对作为所述被蚀刻膜的露出部的所述槽或孔的侧面部实施硅烷化处理的硅烷化机构；连接所述第一和第二处理室的真空搬送路径；和配设在所述真空搬送路径内，用于从所述第一处理室向所述第二处理室搬送所述被处理体的搬送机构。
26.一种半导体器件的制造系统，其特征在于，具备收纳被处理体的处理室，该被处理体具有被蚀刻膜和在其上形成的具有规定开口图案的蚀刻掩模；在所述处理室内，通过蚀刻掩模的开口图案对所述被蚀刻膜实施蚀刻处理，由此在所述被蚀刻膜上形成槽或孔的蚀刻机构；和在所述处理室内，对作为所述被蚀刻膜的露出部的所述槽或孔的侧面部实施硅烷化处理的硅烷化机构。
27.一种计算机可读取的介质，含有用于在处理器上运行的程序指令，其特征在于，所述程序指令由处理器运行时，控制半导体器件的制造系统，实施权利要求1、6、11、21、23中任一项所述的制造方法。
全文摘要
本发明涉及一种半导体器件的制造方法，在被处理体上配设的被蚀刻膜(74)上，形成具有规定开口图案的蚀刻掩模(75b)。然后，在第一处理室内，通过蚀刻掩模(75b)的开口图案，对被蚀刻膜(74)实施蚀刻处理，在被蚀刻膜上形成槽或孔(78a)。然后，将蚀刻处理后的被处理体在真空气氛下，从第一处理室搬送至第二处理室。然后，在第二处理室内，对作为被蚀刻膜(74)的露出部的槽或孔(78a)的侧面部实施硅烷化处理。
文档编号H01L21/02GK1981375SQ20058002238
公开日2007年6月13日 申请日期2005年6月29日 优先权日2004年7月2日
发明者志村悟, 久保田和宏, 浅子龙一, 高山星一 申请人:东京毅力科创株式会社