专利名称：沟槽式功率半导体装置及其制作方法
技术领域：
本发明涉及一种沟槽式功率半导体装置及其制作方法，特别涉及一种具有较低电阻值栅极层(low sheet resistance gate layer)的沟槽式功率半导体装置 及其制作方法。
背景技术：
现今，沟槽式功率半导体装置，例如沟槽式功率金属氧化物半导体场效 应晶体管(trenchMOSFET)，因具有低导通电阻和高开关速度的双重优势而被 业界广为应用。沟槽式功率金属氧化物半导体场效应晶体管与传统功率金属 氧化物半导体场效应晶体管的差别在于将前者的栅极导体做在沟槽内，其好 处在于可縮小组件面积、增加组件密度且不会大幅增加导通电阻。请参阅图l(a)至图l(g)，其为示范性的传统制作沟槽式功率金属氧化物 半导体场效应晶体管的结构流程示意图。如图l(a)—(g)所示，传统的制作方 法主要包括步骤首先，如图l(a)所示，提供基板11，并在基板11上方形 成外延层(epitaxiallayer)12和掩模氧化层(maskoxide)13。接着，如图l(b)所 示，在基板ll上进行光刻和蚀刻工艺，以去除部分掩模氧化层13和外延层 12，并形成沟槽结构14。之后，如图l(c)所示，去除掩模氧化层13，并在外 延层12的表面和沟槽结构14的内壁面形成栅极氧化层(gate oxide)15。然后， 沉积多晶硅层(polysilicon layer)16，以覆盖沟槽结构14。随后，如图l(d)所 示，去除部分多晶硅层16,以在沟槽结构14中形成栅极17。然后，进行本 体注入(body implantation)和本体导入(body drive-in)工艺，使外延层12中形 成本体结构121，如图l(e)所示。接着，如图l(f)所示，在本体结构121上形成光阻层18，并以掩模光刻 限定源极光阻(source photoresist)后，进行源极注入(source implantation)和源 极导入(sourcedrive-in)工艺，以形成源极结构122，如图l(g)所示。然后，进 行例如沉积介电质层、形成导接金属层等等后续工艺之后，便可完成沟槽式 功率金属氧化物半导体场效应晶体管的制作。 近年来，沟槽式功率金属氧化物半导体场效应晶体管的沟槽结构深度有 越来越浅的发展趋势，如此不只会造成填在沟槽结构中的栅极的横截面面积 减少，使得栅极的电阻值变高，而且当沟槽式功率金属氧化物半导体场效应 晶体管在高频切换时，栅极的电阻值升高将会造成晶体管的电阻-电容延迟时间(RC delay time)增加，因而影响到晶体管的切换速度，进而造成电子产品 的运作速度无法提高。因此当沟槽式功率金属氧化物半导体场效应晶体管的 沟槽结构深度越浅时，晶体管也须有较低的栅极电阻值，以提高组件的高频 工作性能。为使沟槽式功率金属氧化物半导体场效应晶体管具有较低的栅极电阻 值，传统技术已利用硅化钛层(Titanium silicide Layer)的导入而达到使栅极净 电阻值降低的目的。请参阅图2，其为美国专利公开号第US 2003/0168695A1 号申请案所揭示的沟槽式功率金属氧化物半导体场效应晶体管的部分结构 示意图。如图2所示，该沟槽式功率金属氧化物半导体场效应晶体管的结构 除同样具有基板ll、外延层12、本体结构121、源极结构122、栅极氧化层 15、栅极17和掩模层21夕卜，另外在栅极17和掩模层21上还形成具有低导 电特性的硅化钛层(Titanium silicide Layer)22，由于硅化钛层22的电阻值约 为栅极17(通常为多晶硅)的1/5，且栅极17之间呈现并联连接的状态，因此 通过增设硅化钛层22便可降低栅极17的净电阻值。虽然传统的沟槽式功率金属氧化物半导体场效应晶体管可利用栅极17 上方另外形成硅化钛层22的方式达到降低栅极17净电阻值的目的，但是由 于增设硅化钛层22会造成栅极氧化层15的隔离功能不佳，尤其是在沟槽结 构转角的部分硅化钛层22、栅极17和源极结构122之间仅有部分区域通过 栅极氧化层15隔离，因此，当沟槽式功率金属氧化物半导体场效应晶体管 在相对较高电压或高频工作时将可能使得提供至栅极17的电压直接传导到 源极结构122，进而造成栅极17与源极结构122之间短路，而使得沟槽式功 率金属氧化物半导体场效应晶体管无法正常运作。因此，如何开发一种可改善上述公知技术缺陷，且能降低栅极净电阻值 的沟槽式功率半导体装置及其制作方法，实为目前业界所迫切需要解决的问 题。 发明内容本发明的主要目的在于提供一种沟槽式功率半导体装置及其制作方法， 以克服公知沟槽式功率半导体装置的硅化钛层会造成栅极氧化层的隔离功 能不佳，而使得提供至栅极的电压直接传导到源极结构，进而造成栅极与源 极结构之间短路等缺点。为达到上述目的，本发明的一较广义实施方案是提供一种沟槽式功率半导体装置的制作方法，该方法至少包含步骤:(a)提供基板，在基板上形成第一 介电层，并去除部分第一介电层和部分基板，以形成沟槽结构；(b)在沟槽结 构的内壁面形成栅极氧化层；(c)沉积多晶硅层以覆盖沟槽结构，去除部分多 晶硅层，以在沟槽结构中形成栅极；(d)去除第一介电层，使栅极突出于沟槽 结构的表面，并在基板中形成本体结构；(e)在本体结构与栅极氧化层之间形 成源极；(f)在栅极和基板上形成绝缘层；(g)去除部分绝缘层，以在突出于沟 槽结构的栅极侧边形成侧壁结构，并暴露部分源极和部分基板；(h)在栅极表 面和源极与基板的暴露部分形成第一导电层暴露；(i)在第一导电层和侧壁结 构上形成第二介电层；(i)去除部分第二介电层、部分第一导电层和部分源极， 以限定源极结构，并形成导接区域；(k)在导接区域和第二介电层上形成第二 导电层；以及(l)在第二导电层上形成导接金属层。为达到上述目的，本发明的另一较广义实施方案为提供一种沟槽式功率 半导体装置，该装置至少包含基板；至少一沟槽结构，形成于基板中；栅 极氧化层，形成于沟槽结构的内壁面；栅极，形成于沟槽结构内部且突出于 沟槽结构的表面；侧壁结构，形成于突出沟槽结构表面的栅极的侧边；第一 导电层，至少形成于栅极表面；以及源极结构，形成于基板内且邻近栅极氧 化层。
图l(a)至图l(g):为一示范性的传统制作沟槽式功率金属氧化物半导体场效应晶体管的结构流程示意图。图2:为美国专利公开号第US 2003/0168695A1号申请案所揭示的沟槽 式功率金属氧化物半导体场效应晶体管的部分结构示意图。图3(a)至图3(m):为本案较佳实施例的沟槽式功率半导体装置的制作流
程结构示意图。其中，附图标记说明如下:11:基板12:外延层121:本体结构122:源极结构13:掩模氧化层14:沟槽结构15:栅极氧化层16:多晶硅层17:棚极18:光阻层21:掩模层22:硅化钛层311:基板312:垫氧化层313:第一介电层314:掩模氧化层315:沟槽区域开口316:沟槽结构317:栅极氧化层318:多晶娃层319:本体结构320:光阻层321:源极3211:源极结构322:绝缘层323:氧化层324:侧壁结构325、326:第一导电层327:第二介电层328:无惨质硅酸盐玻璃层329:硼磷硅酸盐玻璃层330:光阻331:导接区域开口332:导接区域333:导接附加结构334:第二导电层335:导接金属层336:保护层3181:栅极具体实施方式
在后面的说明中将详细叙述体现本发明特征与优点的一些典型实施例。 应理解的是本发明能够在不同的方案上具有各种的变化，它们都不脱离本发 明的范围，且其中的说明和图标在本质上是作为说明之用，而不是用来限制 本发明。请参阅图3(a)-(m)，它们是本发明较佳实施例的沟槽式功率半导体装置 的制作流程结构示意图。在此实施例中，沟槽式功率半导体装置以沟槽式功率金属氧化物半导体场效应晶体管为较佳，且其制作方法包括步骤首先，如图3(a)所示，提供基板311，并在基板311上形成垫氧化层312、第--介电 层313和掩模氧化层314。在本实施例中，基板311可为硅基板。另外，第 一介电层313可为例如掩模氮化硅层(MaskSiN)，且第一介电层313和掩 模氧化层314是以例如化学气相沉积法(chemical vapor deposition, CVD)所沉 积而成，而掩模氧化层314可为例如硅酸四乙酯氧化物(Tetm Ethyl Ortho Silicate, TEOS)所构成，但不以此为限。其中，垫氧化层312具有缓冲的作 用，可减低基板311与第一介电层313和掩模氧化层314之间的应力作用。 接着，如图3(b)所示，利用掩模光刻与蚀刻工艺去除部分掩模氧化层 314，以限定沟槽区域开口 315，并暴露出部分第一介电层313。之后，如图 3(c)所示，利用掩模氧化层314为掩模，并以例如各向同性蚀刻的方式去除
部分第一介电层313、部分垫氧化层312和部分基板311，以形成沟槽结构 316。接着，去除掩模氧化层314，并以例如热氧化的方式形成牺牲氧化层(未 图标)，然后去除该牺牲氧化层。随后，如图3(d)所示，以例如热氧化的方式 在沟槽结构316的内壁面生长栅极氧化层317。由于栅极氧化层317的厚度 会影响沟槽式功率金属氧化物半导体场效应晶体管的工作特性，因此可视需 求控制调整栅极氧化层317的厚度。在形成栅极氧化层317之后，如图3(d) 所示，在第一介电层313表面沉积多晶硅层318并填满沟槽结构316内部。然后，如图3(e)所示，以例如干式蚀刻的方式将部分多晶硅层318去除， 以形成沟槽式功率金属氧化物半导体场效应晶体管的栅极3181。随后，如图 3(f)所示，将第一介电层313去除，以形成高度高于沟槽结构316或是垫氧 化层312表面的栅极3181 。之后，对基板311进行本体注入和本体导入工艺， 以在基板311中形成本体结构319。在本体注入工艺和本体导入工艺之后，如图3(g)所示，在本体结构319 上形成光阻层320，并以掩模光刻限定源极光阻(source photoresist)后，进行 源极注入(source implantation)和源极导入(source drive-in)工艺，以形成源极 321，然后去除光阻层320。在本实施例中，源极321可介于本体结构319与 栅极氧化层317之间。随后，在上述结构上方以例如化学气相沉积的方式形成绝缘层322，此 时由多晶硅组成的栅极3181与绝缘层322之间会自然形成氧化层323 ，如图 3(h)所示。接着，以例如干蚀刻的方式去除部分绝缘层322、部分垫氧化层 312和部分氧化层323，以在突出于沟槽结构表面的栅极3181的两侧边分别 形成侧壁结构324，并暴露部分源极321和部分基板311，如图3(i)所示。然后，如图3(j)所示，在前述结构上进行硅化金属沉积工艺(salicidation)， 以在栅极3181的表面以及在源极层321和基板311的部分结构同时形成第 一导电层325、 326。在本实施例中，第一导电层325、 326可为例如硅化钛 层(Titanium silicide Layer)，其具有低导电的特性，且由于硅化钛层的电阻 值约为栅极3181多晶硅的1/5，且两栅极3181之间呈现并联的状态(未图标)， 因此可通过硅化钛层达到降低栅极3181净电阻值的目的。在此实施例中， 由于垫氧化层312和掩模氧化层314之间另外形成第一介电层313，因此当 第一介电层313被去除后，将可得到高度高于垫氧化层312表面的栅极3181 ，
且设置在栅极3181表面的第一导电层325与源极321之间尚可通过侧壁结 构324加强隔离，因此当本发明的沟槽式功率金属氧化物半导体场效应晶体 管在高频工作时，第一导电层325的导入将不会造成栅极氧化层317的隔离 功能不佳，因此可以避免栅极3181与源极321之间发生短路的情况。然后，如图3(k)所示，以例如化学气相沉积的方式在前述结构上方形成 第二介电层327，并接着在第二介电层327上形成光阻330，以及利用光刻 工艺限定导接区域开口 331。在本实施例中，第二介电层327可包含例如两 层不同的介电材料层，其中的一层可为无掺质硅酸盐玻璃层(NSG layer)328， 另一层可为硼磷硅酸盐玻璃层(BPSGlayer)329，但不以此为限。接着，如图3(1)所示，通过该导接区域开口 331去除部分第二介电层327、 部分第一导电层326、部分源极321和部分本体结构319，借此以限定源极 结构3211和导接区域332，之后去除光阻330。在上述步骤之后，通过导接区域332在本体结构319中进行注入以形成 导接附加结构(contact plus structure) 333，并使导接附加结构333的表面通 过导接区域332而暴露，如图3①所示。然后，利用例如溅镀工艺在图3(1) 所示结构表面形成第二导电层334。在本实施例中，第二导电层334可为例 如氮化钛层(TiNLayer)，但不以此为限。之后，在第二导电层334上沉积 导接金属层335，该导接金属层335可为例如铝硅铜(AlSiCu)，但不以此为 限。然后，在导接金属层335上形成保护层336，最后以掩模光刻蚀刻限定 导接电路布图(未图标)，即可制得如图3(m)所示的沟槽式功率金属氧化物半 导体场效应晶体管。本案较佳实施例的沟槽式功率金属氧化物半导体场效应晶体管结构示 于图3(m)，该晶体管结构主要包含基板31K沟槽结构316 (如图3 (c) 所示)、垫氧化层312、栅极氧化层317、栅极31S1、本体结构319、氧化 层323、侧壁结构324、第一导电层325、 326、第二介电层327、导接附加 区域333、第二导电层334、源极结构3211、导接金属层335和保护层336 等，但不以此为限。其中，沟槽结构316形成于基板311中，栅极氧化层317 则形成于沟槽结构316的内壁面，栅极3181则形成于沟槽结构316内部且 突出于沟槽结构316的表面。另外，侧壁结构324形成于突出沟槽结构316 表面的栅极3181的侧边，第一导电层325、 326则形成于栅极3181表面和
部分源极结构3211的表面，源极结构3211则形成于基板311内且邻近栅极 氧化层317。在一些实施例中，栅极3181可为多晶硅层，第一导电层325、 326可为 硅化钛层，但不以此为限。此外，本发明的沟槽式功率金属氧化物半导体场 效应晶体管还可包含一本体结构319，形成于基板311内。另外，亦可包含 一介电层327，形成于第-一导电层325、 326和侧壁结构324上。在其它实施例中，本案的沟槽式功率金属氧化物半导体场效应晶体管亦 可包含一导接附加结构333，形成于基板311上，和一第二导电层335,形 成于介电层327和导接附加结构333上。此外，本发明的沟槽式功率金属氧 化物半导体场效应晶体管还可包含一导接金属层335和一保护层336，形成 于第二导电层334上。其中，该第二导电层334可为氮化钛层，但不以此为 限。综上所述，本发明主要在垫氧化层312和掩模氧化层314之间另外形成 第一介电层313，因此当第一介电层313去除后，将可得到高度高于垫氧化 层312表面的栅极3181，且形成于栅极3181表面的第一导电层325与源极 结构3211之间可通过侧壁结构324进行隔绝，因此当本发明的沟槽式功率 金属氧化物半导体场效应晶体管在高频工作时，第一导电层325可降低栅极 3181的净电阻值，进而提高沟槽式功率金属氧化物半导体场效应晶体管的工 作电性。另外，通过侧壁结构324的隔绝，第一导电层325的导入将不会造 成栅极氧化层317的隔离功能不佳而使得提供给栅极3181的电压直接传导 到源极结构3211中，这样可避免栅极3181与源极结构32H之间发生短路 的情况。此外，在源极结构3211形成的第一导电层326也可增加源极结构 3211的接触面积。本发明由本领域普通技术人员作出的各种等效修饰和变化，都不脱离权 利要求书的保护范围。
权利要求
1.一种沟槽式功率半导体装置的制作方法，至少包含步骤(a)提供一基板，在该基板上形成第一介电层，并去除部分该第一介电层和部分该基板，以形成沟槽结构；(b)在该沟槽结构的内壁面形成一栅极氧化层；(c)沉积一多晶硅层以覆盖该沟槽结构，去除部分该多晶硅层，以在该沟槽结构中形成栅极；(d)去除该第一介电层，使该栅极部分突出于该沟槽结构的表面，并在该基板中形成一本体结构；(e)在该本体结构与该栅极氧化层之间形成一源极；(f)在该栅极和该基板上形成一绝缘层；(g)去除部分该绝缘层，以在突出于该沟槽结构的该栅极侧边形成侧壁结构，并暴露部分该源极和部分该基板；(h)在该栅极表面和该源极与该基板的暴露部分形成第一导电层暴露；(i)在该第一导电层和该侧壁结构上形成第二介电层；(j)去除部分该第二介电层、部分该第一导电层和部分该源极，以限定一源极结构，并形成一导接区域；(k)在该导接区域和该第二介电层上形成第二导电层；以及(1)在该第二导电层上形成一导接金属层。
2. 根据权利要求1所述的沟槽式功率半导体装置的制作方法，其中该步 骤(a)更进一步包含(al)提供该基板，在该基板上依次形成一垫氧化层、该第一介质层和一 掩模氧化层；(a2)去除部分该掩模氧化层，以形成沟槽区域开口；以及 (a3)以该掩模氧化层为掩模，去除部分该第一介电层、部分该垫氧化层 和部分该基板，以形成该沟槽结构；以及 (a4)去除该掩模氧化层。
3. 根据权利要求1所述的沟槽式功率半导体装置的制作方法，其中该第 一介电层为掩模氮化硅层。
4. 根据权利要求1所述的沟槽式功率半导体装置的制作方法，其中该步 骤(d)中形成该本体结构的方式是以本体注入和本体导入工艺进行。
5. 根据权利要求1所述的沟槽式功率半导体装置的制作方法，其中该步 骤(e)包括步骤(el)在该本体结构上形成一光阻层，并以掩模光刻限定源极光阻；以及 (e2)进行源极注入和源极导入工艺，以形成该源极。
6. 根据权利要求1所述的沟槽式功率半导体装置的制作方法，其中该步 骤(h)以硅化金属沉积工艺进行。
7. 根据权利要求6所述的沟槽式功率半导体装置的制作方法，其中该第 一导电层为硅化钛层。
8. 根据权利要求1所述的沟槽式功率半导体装置的制作方法，其中该第 二介电层包括硼磷硅酸盐玻璃层和无掺质硅酸盐玻璃层。
9. 根据权利要求1所述的沟槽式功率半导体装置的制作方法，其中该步 骤(k)之前还包括在该本体结构内形成一导接附加结构，并通过该导接区域暴 露该导接附加结构。
10. 根据权利要求1所述的沟槽式功率半导体装置的制作方法，其中该第 二导电层为氮化钛层。
11. 根据权利要求1所述的沟槽式功率半导体装置的制作方法，其中该步 骤(l)之后还包括步骤(m):在该导接金属层上形成一保护层。
12. 根据权利要求1所述的沟槽式功率半导体装置的制作方法，其中该沟 槽式功率半导体装置为沟槽式功率金属氧化物半导体场效应晶体管。
13. —种沟槽式功率半导体装置，至少包含 一基板；至少一沟槽结构，形成于该基板中； 一栅极氧化层，形成于该沟槽结构的内壁面；一栅极，形成于该沟槽结构内部且部分突出于该沟槽结构的表面； 一侧壁结构，形成于突出该沟槽结构表面的该栅极的侧边； 一第一导电层，至少形成于该栅极表面；以及 一源极结构，形成于该基板内且邻近该栅极氧化层。
14. 根据权利要求13所述的沟槽式功率半导体装置，其中该栅极为多晶
15. 根据权利要求13所述的沟槽式功率半导体装置，其中该第一导电层为硅化钛层。
16. 根据权利要求13所述的沟槽式功率半导体装置，还包含一本体结构， 形成于该基板内。
17. 根据权利要求13所述的沟槽式功率半导体装置，其中该第一导电层 还形成于部分该源极结构。
18. 根据权利要求13所述的沟槽式功率半导体装置， 形成于该第一导电层和该侧壁结构上。
19. 根据权利要求18所述的沟槽式功率半导体装置， 结构，形成于该基板上。
20. 根据权利要求19所述的沟槽式功率半导体装置， 层，形成于该介电层和该导接附加结构上。
21. 根据权利要求20所述的沟槽式功率半导体装置， 层和一保护层，形成于该第二导电层上。
22. 根据权利要求20所述的沟槽式功率半导体装置， 为氮化钛层。
23. 根据权利要求13所述的沟槽式功率半导体装置， 半导体装置为沟槽式功率金属氧化物半导体场效应晶体管-还包含一介电层，还包含一导接附加还包含一第二导电还包含一导接金属其中该第二导电层其中该沟槽式功率
全文摘要
本发明涉及一种沟槽式功率半导体装置及其制作方法，该装置包含基板；沟槽结构，形成于基板中；栅极氧化层，形成于沟槽结构的内壁面；栅极，形成于沟槽结构内部且突出于沟槽结构的表面；侧壁结构，形成于突出沟槽结构表面的栅极的侧边；第一导电层，至少形成于栅极表面；以及源极结构，形成于基板内且邻近栅极氧化层。本发明克服了公知沟槽式功率半导体装置的硅化钛层会造成栅极氧化层的隔离功能不佳，而使得提供给栅极的电压直接传导到源极结构，进而造成栅极与源极结构之间短路等缺点。
文档编号H01L29/66GK101127306SQ200610111070
公开日2008年2月20日 申请日期2006年8月18日 优先权日2006年8月18日
发明者叶宗智, 曾大玮, 袁天民, 赵国梁, 陈铭传 申请人:台湾茂矽电子股份有限公司