专利名称：制作布线电路板的工艺的制作方法
技术领域：
本发明涉及制作布线电路板的工艺。
背景技术：
诸如TAB(带式自动焊接)带载的布线电路板一般包括包含绝缘层的衬底和在衬底上形成的包含导体层的布线图形，并且被用于各种电器中。
各种电子元件被贴装在布线电路板上，并且被连接到布线图形的末端部分。电子元件的引脚由例如金制成。在这种情况下，为了改善布线图形的末端部分和这类电子元件的引脚的连接性，形成锡膜(锡沉积)，以便用其覆盖布线图形的末端部分。在这里，术语“布线图形和电子元件的连接性”是指布线图形和电子元件之间的电气与物理连接的确定性。可是，也会出现一些在末端部分的锡膜上生长出叫做金属须的须状结晶的情况。这些金属须可能会在布线图形中导致短路。
专利文献1公开了能够通过在由铜制成的布线图形上形成镀锡层、其后对沉积层进行80到140℃的热处理，来在长时间内抑制金属须的生成。可是，在专利文献1中指出，高于140℃的温度下的加热会带来问题，例如，镀锡层会变色。
专利文献1JP-A-2002-124547发明内容通过上面所描述的方法进行热处理之后，形成阻焊剂层，使其覆盖布线图形，由此布线电路板被完成。可是，通过上面所描述的方法来制作的布线电路板中，与电子元件的连接性的不均匀变高。在这里，术语“连接性的不均匀”是指布线图形和电子元件之间的电气与物理连接的确定性的不均匀。在这种情况下，具有低连接性的布线电路板被视为是有缺陷的。这会导致产品成品率的相当大的波动。
本发明的一个目的是提供一种制作布线电路板的工艺，该工艺能防止金属须的生成并且在保持连接性的同时还能够减少与电子元件的连接性的不均匀。
本发明人进行了大量实验和研究。结果，发现在用于阻焊剂形成的热固化处理期间，不必要地生长了由热处理而形成的铜和锡的混合层，这会引起布线图形和电子元件的连接性的不均匀。通常，较高的热处理温度会造成混合层厚度较大和锡膜厚度较小。结果，布线图形和电子元件的连接性变差。所以，热处理通常会在不高于140℃的低温下进行。可是，作为由发明人进行的实验和研究的结果，发现通过在高于现有方法的温度的特定范围内调节的温度下进行热处理，能够确保布线图形和电子元件的连接性，并且能够抑制连接性的不均匀。因此，发明人实现了如下的本发明。
(1)本发明提供了一种制作布线电路板的工艺，它包括在绝缘层上形成包含铜的导体图形；形成覆盖导体图形的锡膜；在锡膜形成之后，对导体图形和锡膜进行第一次热处理；在绝缘层上形成覆盖层，所述覆盖层覆盖导体图形和锡膜的特定区域；以及对覆盖层进行第二次热处理，其中导体图形和锡膜的所述第一次热处理在175到225℃的温度下进行2到10分钟。
根据用于制作布线电路板的本发明的工艺，至少包含铜的导体图形形成于绝缘层上。随后，形成锡膜，使其覆盖导体图形。接下来，对导体图形和锡膜进行热处理(第一次热处理)。在该热处理中，温度被调节为175到225℃，并且处理时间被调节为2到10分钟。随后，在绝缘层上形成覆盖层，使其覆盖导体图形和锡膜的特定区域。然后，对覆盖层进行热处理(第二次热处理)。
在这点上，作为对导体图形和锡膜的热处理的结果，会形成包含铜和锡的混合层，并且能够抑制金属须生成。
在对覆盖层的热处理期间，混合层的厚度会增加。当混合层的厚度增加很大时，混合层厚度的不均匀将变得很高。
另外，混合层厚度的增加会导致锡膜厚度的减小。为了改善导体图形和电子元件的连接性，锡膜应该具有必要的厚度。
通过将导体图形和锡膜的热处理的温度调节为175到225℃和将该热处理的时间调节为2到10分钟，在覆盖层的热处理之后，能够使锡膜保持必要的厚度，并且通过该热处理导致的混合层厚度的增加能够被减小。结果，在确保连接性的同时，导体图形和电子元件的连接性的不均匀也能够降低。
(2)形成覆盖层的步骤可以包括在绝缘层上形成作为覆盖层的阻焊剂使其覆盖导体图形和锡膜的特定区域的步骤，并且对覆盖层进行热处理(第二次热处理)的步骤可以包括对阻焊剂进行热固化处理的步骤。
在这种情况下，在导体图形和锡膜的热处理之后，在绝缘层上形成阻焊剂，使其覆盖导体图形和锡膜的特定区域。随后，对阻焊剂进行热固化处理。
通过将对导体图形和锡膜的热处理的温度调节为175到225℃，并且将该热处理的时间调节为2到10分钟，在阻焊剂的热固化处理之后，能够使锡膜保持必要的厚度，并且由该热固化处理导致的混合层厚度的增加能够被减小。结果，在确保连接性的同时，导体图形和电子元件的连接性的不均匀也能够降低。
(3)阻焊剂的热固化处理温度可以从80到160℃。在这种情况下，在对阻焊剂热进行固化处理之后，锡膜能够成功地保持必要的厚度，并且由该热固化处理导致的混合层厚度的增加能够被充分地减小。结果，在成功地确保连接性的同时，导体图形和电子元件的连接性的不均匀能够被足够地降低。
根据本发明，导体图形和锡膜的热处理温度被调节为175到225℃，并且该热处理的时间被调节为2到10分钟。所以，在对覆盖层进行热处理之后，锡膜能够保持必要的厚度，并且由该热处理导致的混合层厚度的增加能够被减小。结果，在确保连接性的同时，导体图形和电子元件的连接性的不均匀能够被降低。
图1是根据本发明的一个实施例的TAB带载的平面图。
图2是示出了贴装部分的平面图。
图3(a)到3(d)是示出了通过半附加(semi-additive)方法制作TAB的带载的工艺的制作步骤的视图。
图3(e)到3(h)是示出了通过该半附加方法制作TAB的带载的工艺的制作步骤的视图。
图3(i)到3(k)是示出了通过该半附加方法制作TAB的带载的工艺的制作步骤的视图。
图3(l)是示出了通过该半附加方法制作TAB的带载的工艺的制作步骤的视图。
图4(a)到4(d)是示出了通过去除(subtractive)方法制作TAB的带载的工艺的制作步骤的视图。
参考数字和符号的说明1 TAB带载1S 链齿孔(sprocket hole)11 贴装部分12 布线图形20 外部引线部分21 贴装区域22 内部引线部分30 长片衬底31 薄金属膜32 抗镀阻剂33 导体层34 非电镀形成的镀锡层35 混合层41 导体层42 抗刻蚀剂BIL 基绝缘层SL 切割线SOL 阻焊剂具体实施方式
通过参考附图，下面来说明根据本发明的制作布线电路板的工艺的实施例中的一个。在该实施例中，制作TAB(带式自动焊接)带载作为布线电路板。
(1)TAB带载的基本构造图1是要通过根据本发明的工艺的实施例制作的TAB带载的平面图。如图1所示，长片TAB带载1具有用于贴装例如半导体芯片的电子元件的贴装部分11。这些贴装部分11排列在TAB带载1的纵向上，使其彼此被分开特定距离。
分别在TAB带载1的两边的每个边缘部分中，以特定的间距形成方形的链齿孔1S，使其在TAB带载1的纵向上延伸。在每一个贴装部分11中，形成有布线图形12，用于焊接电子元件等的电极。
布线图形12可以通过曝光抗蚀剂膜、显影该膜和对该膜进行特定的处理(详细的情况将在后面说明)来形成。
(2)贴装部分的构造贴装部分11将在下面详细说明。
图2是示出了贴装部分11的平面图。如图2所示，多个布线图形12形成在基绝缘层BIL上。多个布线图形12包括从基绝缘层BIL的中央部分向一个边部分延伸的布线图形，和从基绝缘层BIL的中央部分向另一个边部分延伸的布线图形。
布置阻焊剂SOL，使其覆盖除了所述一个边部分和所述另一个边部分之外的区域。没有被阻焊剂SOL覆盖的各布线图形12的末端的区域被称为外部引线部分20。
在基绝缘层BIL的中央部分中，诸如半导体芯片的电子元件(没有在图中显示)被贴装在各布线图形12的末端上。贴装有电子元件的该区域被显示为贴装区域21。各布线图形12位于贴装区域21中的部分被称为内部引线部分22。内部引线部分22没有被阻焊剂SOL覆盖。
(3)TAB带载的制作分别针对使用半附加方法的情况和使用去除方法的情况，在下面说明制作TAB带载1的工艺。在该工艺中，四个TAB带载1被同时形成，并且在最后的步骤中被彼此分开，由此，获得如图1所示形式的TAB带载1。其详细情况说明如下。
(a)半附加方法的制作图3(a)到3(1)是示出了通过半附加方法制作TAB带载1的工艺中的制作步骤的视图。
首先，如图3(a)所示，制备长片衬底30。作为长片衬底30，例如，可以使用例如不锈钢片、铜片、或者镍片的金属片。
随后，如图3(b)所示，在长片衬底30上形成基绝缘层BIL。该基绝缘层BIL由例如树脂制成，诸如聚酰亚胺或聚酯。
然后在基绝缘层BIL上通过溅射形成薄金属膜31，如图3(c)所示。
其后，在薄金属膜31上形成具有带有沟槽部分R的特定图形的抗镀阻剂32，如图3(d)所示。抗镀阻剂32可以这样形成，例如通过由例如干膜抗蚀剂在薄金属膜31上形成抗蚀剂膜；根据特定图形曝光抗蚀剂膜；然后显影抗蚀剂膜。
随后，如图3(e)所示，通过电镀，在布置于薄金属膜31上的沟槽部分R中形成导体层33。作为薄金属膜31和导体层33，可以采用至少包含铜的金属材料，诸如铜或者铜合金。尽管薄金属膜31和导体层33可以由不同的材料构成，但优选是使用相同的材料。在下面对该实施例的说明中，使用铜作为薄金属膜31和导体层33。
然后，抗镀阻剂32通过化学刻蚀(湿法刻蚀)或通过剥离被去除，如图3(f)所示。其后，薄金属膜31的暴露部分通过刻蚀被去除，如图3(g)所示。结果，形成了每一个都由薄金属膜31和导体层33构成的布线图形12(见图1和2)。
随后，通过非电镀形成镀锡层34，使其覆盖布线图形12，如图3(h)所示。对布线图形12和镀锡层34进行热处理。该热处理的温度被调节为175到225℃，而该热处理的时间被调节为2到10分钟。作为热处理的结果，作为构成引线12的薄金属膜31和导体层33的材料的铜扩散到镀锡层34中。结果，如图3(i)所示形成了包含铜和锡的混合层35。
当混合层35的厚度为0.2μm或更大时，能够充分抑制金属须生成。当混合层35的厚度为0.45μm或更小时，镀锡层34能够具有成功地改善布线图形12和电子元件的连接性所需的厚度。因此，混合层35的厚度优选从0.2到0.45μm。
此外，当混合层35的厚度为0.25μm或更大时，能够更充分地抑制金属须生成。当混合层35的厚度为0.4μm或更小时，镀锡层34能够具有以较高的确定性来改善布线图形12和电子元件的连接性所需的厚度。因此，混合层35的厚度更优选从0.25到0.4μm。
其后，通过例如丝网印刷来形成阻焊剂SOL，使其覆盖贴装部分11(见图1和2)中的特定区域内的布线图形12和镀锡层34，如图3(j)所示。对该阻焊剂SOL进行热固化处理。该热固化处理的温度优选从80到160℃，更优选从110到130℃。
随后，如图3(k)所示，分别在贴装部分11(见图1和2)的两边的每一边缘部分中形成链齿孔1。其后，位于贴装部分11下的长片衬底30的那些区域通过刻蚀被去除，如图3(l)所示。
最后，得到的长片结构沿着如图3(l)所示的切割线SL被切割，由此分离成4个TAB带载1。这样，完成了如图1和2所示的TAB带载1。
(b)去除方法的制作接下来，在下面说明通过去除方法制作TAB带载1的工艺。
首先，在长片衬底30上以与图3(a)到3(c)相同的方式形成基绝缘层BIL和薄金属膜31。
随后，在薄金属膜31上如图4(a)所示形成导体层41。例如，铜能够用作导体层41。
接下来，在导体层41上如图4(b)所示形成具有特定图形的抗刻蚀剂42。抗刻蚀剂42可以这样形成，例如通过由例如干膜抗蚀剂在导体层41上形成抗蚀剂膜；根据特定图形曝光抗蚀剂膜；然后显影抗蚀剂膜。
随后，没有位于抗刻蚀剂42下的薄金属膜31和导体层41的那些区域通过刻蚀被去除，如图4(c)所示。然后，抗刻蚀剂42用剥离液去除，如图4(d)所示。结果，形成了包含薄金属膜31和导体层41(见图1和2)的布线图形12。
其后，通过图3(h)到图3(l)所示的步骤制作获得的长片结构，由此，完成了TAB带载1。
(4)该实施例的优点在该实施例中，对布线图形12和镀锡层34进行热处理。结果，形成了包含铜和锡的混合层35，并且能够抑制金属须生成。
在阻焊剂SOL的热固化处理期间，混合层35的厚度会增加。当混合层35的厚度增加很大时，混合层35厚度的不均匀会变高。
此外，混合层的厚度增加会导致镀锡层34的厚度减小。为了改善布线图形12和电子元件的连接性，镀锡层34应该具有必要的厚度。尽管镀锡层34的必要厚度是依赖布线间距变化的，但它通常在从0.1到0.3μm的范围内。
在该实施例中，通过将布线图形12和镀锡层34的热处理的温度调节为175到225℃并且将热处理时间调节为2到10分钟，在对阻焊剂SOL进行热固化处理之后镀锡层34能够保持必要的厚度，并且在热固化处理期间混合层35的厚度增加能够被减小。结果，在确保连接性的同时布线图形12和电子元件的连接性的不均匀能够被降低。
在上面所描述的实施例中，在基绝缘层BIL和导体层33之间形成薄金属膜31。然而，当在基绝缘层BIL和导体层33之间确保足够的附着力时，不必在基绝缘层BIL和导体层33之间形成薄金属层31。
例子在下面例1到4中，通过在上面所描述的实施例中使用的半附加方法来制作TAB带载1。在下面的比较例1和2中，除了热处理温度和热处理时间之外，以与例1到4相同的方式来制作TAB带载1。
例1热处理温度被调节为175℃，并且热处理时间被调节到分别为2分钟、5分钟和10分钟。
例2热处理温度被调节为185℃，并且热处理时间被调节到分别为2分钟、5分钟和10分钟。
例3
热处理温度被调节为200℃，并且热处理时间被调节到分别为2分钟、5分钟和10分钟。
例4热处理温度被调节为225℃，并且热处理时间被调节到分别为2分钟、5分钟和10分钟。
比较例1热处理温度被调节为150℃，并且热处理时间被调节到分别为2分钟、5分钟和10分钟。
比较例2热处理温度被调节到分别为175℃、185℃、200℃和225℃，并且热处理时间被调节为15分钟。
评估检查在例1到4以及比较例1和2中制作的TAB带载1由于热处理而形成的混合层35的厚度，由于阻焊剂SOL形成而造成的混合层35的厚度增加，以及阻焊剂SOL形成之后混合层35的厚度。得到如表1所示的结果。
表1
如表1所示，在例1到4中由于阻焊剂SOL形成而造成的混合层35的厚度增加是0.01到0.03μm。
相反，在比较例1中，由于阻焊剂SOL形成而造成的混合层35厚度的增加是0.07到0.09μm，它比例1到4中的大。
此外，如在例1中，在热处理温度是175℃的情况下，并且当热处理时间是2到10分钟时，在阻焊剂SOL形成之后混合层35的每一个厚度小到0.23到0.29μm。相反，如在比较例2中，当热处理时间是15分钟时，在阻焊剂SOL形成之后混合层35的厚度大到0.39μm。
如在例2中，在热处理温度是185℃的情况下，并且当热处理时间是2到10分钟时，那么在阻焊剂SOL形成之后混合层35的每一个厚度小到0.24到0.38μm。相反，如在比较例2中，当热处理时间是15分钟时，在阻焊剂SOL形成之后混合层35的厚度大到0.48μm。
如在例3中，热处理温度是200℃的情况下，并且当热处理的时间是2到10分钟时，那么在阻焊剂SOL形成之后混合层35的每一个厚度小到0.28到0.43μm。相反，如在比较例2中，当热处理时间是15分钟时，在阻焊剂SOL形成之后混合层35的厚度大到0.52μm。
如在例4中，热处理温度是225℃的情况下，并且当热处理时间是2到10分钟时，那么在阻焊剂SOL形成之后混合层35的每一个厚度小到0.33到0.45μm。相反，如在比较例2中，当热处理时间是15分钟时，在阻焊剂SOL形成之后混合层35的厚度大到0.55μm。
为了改进布线图形12和电子元件的连接性，必要的是在阻焊剂SOL形成之后混合层35的厚度不应该过分地大，并且镀锡层34应该保持必要的厚度。
从例1到4与比较例2之间的比较发现，热处理时间优选为2到10分钟。
从那些结果发现，通过将热处理温度调节为175到225℃，并且将热处理时间调节为2到10分钟，混合层35的厚度增加能够被减小，并且能够使镀锡层34保持必要的厚度，以便改善布线图形12和电子元件的连接性。
在这点上，在上面所描述的实施例中的基绝缘层BIL、布线图形12、镀锡层34和阻焊剂SOL分别对应于根据本发明的绝缘层、导体图形、锡膜，和覆盖层。
尽管参考其特定实施例详尽描述了本发明，但对本领域技术人员显然的是，能够在不脱离其范围的情况下对其进行各种变化和修改。
本申请基于2005年10月3日提交的日本专利申请No.2005-290169，由此其全部内容被参考引进。
权利要求
1.一种制作布线电路板的工艺，包括在绝缘层上形成包含铜的导体图形；形成覆盖导体图形的锡膜；在锡膜形成之后，对导体图形和锡膜进行第一次热处理；在绝缘层上形成覆盖层，所述覆盖层覆盖导体图形和锡膜的特定区域；以及对覆盖层进行第二次热处理，其中导体图形和锡膜的第一次热处理在175到225℃的温度下进行2到10分钟。
2.根据权利要求1的制作布线电路板的工艺，其中形成覆盖层的所述步骤包括在绝缘层上形成阻焊剂作为覆盖层，所述阻焊剂覆盖导体图形和锡膜的特定区域，并且其中对覆盖层进行第二次热处理的所述步骤包括对阻焊剂进行热固化处理。
3.根据权利要求2的制作布线电路板的工艺，其中阻焊剂的热固化处理在80到160℃的温度下进行。
4.根据权利要求1的制作布线电路板的工艺，通过第一次热处理，所述导体图形和所述锡膜形成了包含铜和锡的混合层。
5.根据权利要求4的制作布线电路板的工艺，其中混合层具有从0.2到0.45μm的厚度。
6.根据权利要求5的制作布线电路板的工艺，其中混合层具有从0.25到0.4μm的厚度。
全文摘要
本发明提供了一种制作布线电路板的工艺，该工艺能防止形成金属须并且在保持连接性的同时还能够减少与电子元件的连接性的不均匀。根据本发明，包括薄金属膜(31)和导体层(33)的布线图形(12)形成于基绝缘层(BIL)上。通过非电镀形成镀锡层(34)，使其覆盖布线图形(12)。然后，对布线图形(12)和镀锡层(34)进行热处理。热处理的温度和热处理的时间分别被调节为175到225℃和2到10分钟。通过热处理，形成了包含铜和锡的混合层(35)。此后，在基绝缘层上形成阻焊剂(SOL)，使其在特定区域内覆盖布线图形(12)和镀锡层(34)。随后，对阻焊剂(SOL)进行热固化处理。
文档编号H01L21/00GK1946265SQ20061013880
公开日2007年4月11日 申请日期2006年9月19日 优先权日2005年10月3日
发明者恒川诚 申请人:日东电工株式会社