专利名称：印制电路板和集成电路封装基板的制作方法
技术领域：
本发明涉及一种印制电路板与半导体集成电路封装基板的半加成制 造技术，具体是一种基于电镀填孔技术实现层间互联，并利用半加成法制 作精细线路的制作方法。
背景技术：
随着社会与科学技术的发展，电子产品日益小型化，此发展趋势也导 致了实现不同器件连接的印制电路板以及半导体芯片封装用的基板在保 证良好的电性能和热性能的前提下向着轻、薄、短、小的方向发展。为达 到以上的要求，尺寸更小的精细线路，尺寸更小的高可靠性导电过孔是必 须同时满足的两个技术要求。
根据线路形成方法分类，主要有三类方法用于线路制作①减成法， 即在铜箔表面，贴膜显影形成抗蚀图形，通过选择性蚀刻去除裸露铜层， 去抗蚀图形后得到导体图形。参照图1 (ll-介质层，12-铜层，13-薄膜)， 这种工艺的流程为第1步、层压介质层11上形成覆铜层12的层压板(图
la);第2步、贴膜一贴薄膜13，经图形转移和显影后形成抗蚀层(图 lb);第3步、选择性蚀刻去除裸露铜层(图lc);第4步、去膜得到导 体图形(图ld)。这种方法最大的缺点在于，蚀刻过程中，裸露铜层往下 蚀刻的同时，也会往侧面蚀刻，在正常铜层厚度要求下，侧蚀往往过大， 造成线路形成的困难，从而限制了减成法在精细线路制作中的应用。
②全加成法，即采用含光敏催化剂的绝缘基板,在按线路图形曝光后， 通过选择性化学沉铜得到导体图形的工艺。参照图2 (21-感光树脂，22-曝光区域，23-化学厚铜)，这种工艺流程为第1步、选择感光树脂(图 2a)含光敏催化剂；第2步、曝光形成不抗镀图形(图2b);第3歩、选择 性化学镀厚铜形成线路(图2c)。这种工艺适合制作精细线路，但其基材 有特殊要求，成本高且工艺目前还不成熟。③半加成法，采用绝缘基板，进行化学沉铜得到薄铜箔，然后图形电
镀加厚导体，多余薄铜箔被快速蚀刻除去得到导体图形的工艺。参照图3
(31-基板，32-化学铜层，33-薄膜，34-电镀铜层)，这种工艺流程为 第1步、化学镀铜在基板31上形成种子层32 (图3a);第2步、贴膜33、图 形转移形成抗镀层(图3b) ; 3、图形电镀加厚线路(图3c) ; 4、去膜(图 3d) ; 5、闪蚀(快速蚀刻)形成导体图形(图3e)。这种方法由于化学 沉铜得到的铜层很薄，易于蚀刻，因此适合做精细线路。
除此之外，还有一些其它的线路形成方法，比如目前业界较广泛采用 的改良型半加成法，其工艺流程为第1步、化学沉铜；第2步、板面电镀； 第3步、图形转移形成抗镀层；第4步、图形电镀铜和抗蚀层；第5步、去 膜蚀刻；第6步、去抗蚀层得到导体图形。这种方法，通过控制板面电镀 铜层厚度，可以制备比减成法更精细的线条，但和前述未改良的半加成法 相比，由于电镀铜层厚度明显厚于化学铜，因此其制作细线的能力仍然受 到限制。总之，减成法是传统且应用最多的成熟工艺，其局限性是加工细 线条的能力有限。全加成法虽然也适合制作精细线路，但其基材有特殊要 求，成本高且工艺目前还不成熟。半加成法是全加成法与减成法的结合, 是当前精细线路加工的优选途径。
线路形成后，还必须通过一定的手段实现不同层之间的连接，才能实 现印制电路板电气导通的作用，目前，主要通过导电过孔的制作来实现上 下导线层面的连接。存在多种方法制作导电过孔，其中主要的三种方法为
① 传统的导电过孔的制作方法是机械成孔，如冲床或者钻床，在基板 上冲出或者钻出所需要的通孔，然后通过沉铜、电镀工艺形成空心的导电 过孔，参照图4，图中各部分是41-基板、42-下层导线面、43-绝缘层、44-空心导电过孔、45-上层导线面。在使用机械成孔技术时， 一般孔径较大； 同时，使用通孔实现层间互连时，即便只是为了实现某两层之间的连接， 也需要在其它层的相应位置钻出通孔，所以制约了布线密度的提高。
② 利用光学成像绝缘介质或利用激光成孔技术制作的盲导电过孔。盲 导电过孔的制作方法是通过图形转移技术在感光绝缘介质材料上形成露 出介质层下面铜层的微凹坑，或者通过激光钻孔等技术直接在绝缘介质层 形成露出介质层下面铜层的微凹坑，然后通过沉铜、电镀工艺形成盲导电过孔，如图5所示(图中，51-基板，52-下层导线面，53-绝缘层，54-上 层导线层，55-盲导电过孔)。这种方法形成的也是空心导电过孔，导电、 导热性能以及可靠性不如实心盲孔。同时，这种结构无法实现叠孔，因此 限制布线密度的提高。
③通过电镀填孔技术形成导电过孔，这种方法包括通过图形转移技 术在感光绝缘介质材料上形成露出介质层下面铜层的微凹坑，或者通过激 光钻孔等技术直接在绝缘介质层形成露出介质层下面铜层的微凹坑，然后 通过沉铜、电镀工艺形成盲孔的导电过孔，在电镀过程中，不仅实现铜层 加厚，同时通过填孔技术使孔填平。这种方法能够实现叠孔，导电过孔的 可靠性高。但是在实际的电镀过程中，要使盲孔填平，线路铜厚一般偏厚， 不利于精细线路的制作。
综上所述，半加成法可以实现精细线路制作，成为精细线路制作的优 选工艺，但普通的半加成法无法解决如何形成实心导电过孔，并进而叠孔 实现任意层连接的问题，因此大大限制了半加成法的应用。因此有必要寻 求一种融合两者的长处的方法，既可以利用实心导电过孔和叠孔结构实现 任意层间的连接，又可以采用半加成方法制作精细线路。本发明立足于此， 提供了可靠的解决方案。
发明内容
本发明的目的在于针对上述现有技术中存在的缺陷，提供一种可以形 成实心导电过孔，利用叠孔结构实现任意层间的互连，并且采用半加成方 法制作线路的方法，以达到提高布线密度，降低线宽间距，实现精细线路 制作的目的。
本发明为了达到上述的目的，所采用的技术方案是提供一种基于电镀
填孔和半加成法来形成线路和实现层间互连的方法，具体的制作步骤是
第1歩、首先在基板上制作一层介质层；
第2歩、在上述的介质层上，制作盲孔结构；
第3步、在完成上述制作的盲孔结构后，制作一层第一种子层；
第4步、在完成制作第一种子层后，采用电镀填孔工艺制作实心导电 过孔，在电镀填孔过程中也在第一种子层上生长覆盖了一铜层；第5步、去除上述第一种子层及其上面的铜层，保留实心导电过孔中 的实心铜柱；
第6步、制作半加成法制作线路的第二种子层；
第7步、贴感光薄膜，通过图形转移形成抗镀层，显露出线路图形； 第8步、加厚线路图中的线路； 第9步、去掉感光薄膜；
第10步、去除裸露的第二种子层，保留加厚线路，形成所需要的导 电图形；
第11步、重复以上1-10步骤，制备上一层线路，实现叠孔结构的层 间互联和精细的线路。
本发明与上述在先技术相比具有下述优点
本发明是基于电镀填孔和半加成法的技术，但不同于背景技术中所描 述的这两种方法，本发明是板面电镀填孔，因此不受图形分布的影响，能 够大幅度降低形成实心导电铜柱的困难。并且本发明可以实现不同层之间 的叠孔，可以有效增加布线密度。同时层间连接以实心铜柱的方式来实现， 导电过孔的可靠性比较高。此外，本发明中采用了半加成法制作线路，因 此可以实现精细线路制作，避免了减成法对精细线路制作能力上的限制， 同时也避免了全加成方法成本较高的问题。
图la、图lb、图lc、图ld是减成法的制作流程图，其中，图la为 介质层11和铜层12 (铜箔)的剖面示意图；图lb为形成抗镀层13 (薄 膜)后的介质层11和铜12的剖面示意图；图lc为蚀刻后的介质层11和 铜层12的剖面示意图；图ld为去膜后的介质层11和铜层12的剖面示意
图2a、图2b、图2c是全加成法的制作工艺流程图，其中，图2a为感 光树脂层21 (抗镀基材)的剖面示意图；图2b为曝光形成不抗镀区域22 的基材剖面示意图；图2c为化学厚铜后铜层23和基材的剖面示意图。
图3a、图3b、图3c、图3d、图3e是半加成法的制作工艺流程图，其 中，图3a为化学镀铜层32和基材31的剖面示意图；图3b为形成抗镀层33 (薄膜)后的化学镀铜层和基材的剖面示意图；图3C为图形电镀加厚
后的化学镀铜层和基材的剖面示意图；图3d为去膜后的化学镀铜层和基 材剖面示意图；图3e为闪蚀(快速蚀刻)后的化学镀铜层和基材的剖面
示意图。
图4是机械钻孔形成导电过孔结构的剖面示意图。 图5传统盲导电过孔的结构剖面示意图。
图6a、图6b、图6c、图6d、图6e、图6f、图6g、图6h、图6i、图
6j是本发明制作工艺一实施例的流程图。
具体实施例方式
以下结合附图对本发明的制作方法进一步地说明。 如图6a、图6b、图6c、图6d、图6e、图6f、图6g、图6h、图6i、 图6j所示(图中，61为底层介质层，62为铜箔，63为介质层，64第一种 子层，65铜层，66为第二种子层，67为抗镀层)，本发明制作的具体步 骤是
第1步(图6a)、首先在基板上制作一介质层63:在本实施例中， 基板为一层底层介质层61和一层铜箔62的复合材料。可以采用树脂涂敷， 或者贴膜，或者层压介质层的方法在基板上制作介质层。如果采用层压， 则层压介质层上可以覆盖或者不覆盖铜箔。基板可以是覆盖有铜箔的复合 层材料或者没有铜箔的其它材料。在本实施例中，是采用层压的方法在铜 箔62上制成介质层63，如图6a所示。
第2步(图6b)、在上述的介质层63上，制作盲孔结构如图6b所 示。可以采用激光钻孔，或者等离子体蚀刻，或者感光的方法制作盲孔结 构。如果是不覆盖铜箔的介质层采用激光钻孔直接形成导电过孔的盲孔结 构。如果是覆盖铜箔的介质层可以采用激光直接钻孔或者先蚀刻铜箔开 窗、然后激光钻孔的方式形成盲孔结构。覆盖铜箔的介质层也可以先把铜 去除，然后采用激光钻孔形成盲孔结构。在本实施例中，采用激光钻孔制 成导电过孔的盲孔结构。
第3步(图6c)、在完成上述制作的盲孔结构后，制作一层第一种子 层可以采用化学沉积，或者溅射，或者其它的方法制作一为导电层的第一种子层。在本实施例中，采用化学镀铜制成导电的第一种子层64，如图
6c所示。
第4步(图6d)、完成制作第一种子层64后，利用电镀填孔工艺制 作实心导电过孔本实施例中是采用电镀填孔的方法制作实心导电过孔， 在电镀过程中也在第一种子层上生长覆盖了一铜层。在本实施例中，铜层 的厚度一般在12-40微米范围，如图6d所示。
第5步(图6e)、去除第一种子层及上面的铜层，保留实心导电过孔 中的实心铜柱可以采用蚀刻，或者磨板，或者其它的方法去除第一介质 层上的铜层。在本实施例中，是采用蚀刻的方法去除介质层上的电镀铜层， 而保留住导电过孔中的实心铜柱，如图6e所示。
第6步(图6f)、制作半加成法制作线路的第二种子层第6步中， 可以采用化学沉铜，或者溅射，或者其它的方法制作半加成法制作线路的 作为导电层的第二种子层。在本实施例中，采用化学沉铜制得导电层的第 二次种子层66，如图6f所示。
第7步(图6g)、贴感光薄膜，通过图形转移形成抗镀层67，显露 出线路图，如图6g所示。
第8步(图6h)、加厚线路图中的线路在本实施例中，采用电镀的 方法加厚线路图中的线路，如图6h所示。
第9步(图6i)、去掉感光薄膜，如图6i所示。
第10步(图6j)、去除裸露的第二种子层，保留加厚线路，形成所 需要的导电图形。在本实施例中，采用快速蚀刻的方法去除裸露的第二种 子层，如图6j所示。
第11步、重复以上1-10歩骤，制备上一层线路，实现叠孔结构的层 间互联和精细线路。
权利要求
1. 一种印制电路板和集成电路封装基板的制作方法，基于电镀填孔和半加成法形成线路的方法，其特征在于具体制作步骤是第1步、首先在基板上制作一介质层；第2步、在上述的介质层上，制作盲孔结构；第3步、在完成上述制作的盲孔结构后，制作一层第一种子层；第4步、完成制作第一种子层后，采用电镀填孔工艺制作实心导电过孔，在电镀填孔过程中也在第一种子层上生长覆盖了一铜层；第5步、去除上述第一种子层及其上面的铜层，保留实心导电过孔中的实心铜柱；第6步、制作半加成法制作线路的第二种子层；第7步、贴感光薄膜，通过图形转移形成抗镀层，显露出线路图形；第8步、加厚线路图中的线路；第9步、去掉感光薄膜；第10步、去除裸露的第二种子层，保留加厚线路，形成所需要的导电图形；第11步、重复以上1-10步骤，制备上一层线路，实现层间互连和精细线路。
2. 根据权利要求1所述的印制电路板和集成电路封装基板的制作方法，其特征在于上述第l步中，采用树脂涂敷，或者贴膜，或者层压介质 层的方法在基板上制作介质层。
3. 根据权利要求1所述的印制电路板和集成电路封装基板的制作方 法，其特征在于上述第2步中，采用激光钻孔，或者等离子体蚀刻，或者 感光的方法制作盲孔结构。
4. 根据权利要求1所述的印制电路板和集成电路封装基板的制作方 法，其特征在于上述第3步中，采用化学沉积，或溅射的方法制作一为导 电的第一种子层。
5. 根据权利要求1所述的印制电路板和集成电路封装基板的制作方 法，其特征在于上述第5步中，采用蚀刻，或者磨板的方法去除上述第一种子层及其上面的铜层。
6. 根据权利要求1所述的印制电路板和集成电路封装基板的制作方 法，其特征在于上述第6步中，采用化学沉积，或者溅射的方法制作半加 成法制作线路的第二种子层。
7. 根据权利要求7所述的印制电路板和集成电路封装基板的制作方法，其特征在于所述的第二种子层为导电层。
8. 根据权利要求1所述的印制电路板和集成电路封装基板的制作方 法，其特征在于上述第8步中，采用电镀的方法加厚线路图中的线路。
9. 根据权利要求1所述的印制电路板和集成电路封装基板的制作方 法，其特征在于上述第IO步中，采用蚀刻的方法去除裸露的第二种子层。
全文摘要
一种印制电路板和集成电路封装基板的制作方法，基于电镀填孔和半加成法形成层间互连和精细线路，具体步骤是1.在基板上制作介质层；2.在介质层上制作盲孔结构；3.完成盲孔结构后，制作导电的第一种子层；4.采用电镀填孔的方法制作实心导电过孔，在电镀填孔过程中也在第一种子层上生长覆盖了一铜层；5.去除上述第一种子层及上面的铜层，保留实心导电过孔中的实心铜柱；6.制作半加成法制作线路的第二种子层；7.贴感光薄膜，通过图形转移形成抗镀层，显露出线路图；8.加厚线路图中的线路；9.去掉感光薄膜以及去除裸露的第二种子层，保留加厚线路，形成所需要的导电图形；10.在新形成的线路面上重复上述步骤1-9的操作，完成后续线路层精细线路制作和层间实心导电过孔连接。
文档编号H01L21/48GK101286454SQ20071003930
公开日2008年10月15日 申请日期2007年4月10日 优先权日2007年4月10日
发明者付海涛, 程凡雄, 罗永红, 陈培峰 申请人:上海美维科技有限公司