专利名称：Mos器件结构及其制造方法
技术领域：
本发明涉及集成电路以及用于半导体器件制造的工艺。更具体地说，本 发明提供了一种用于制造硅化物和非硅化物MOS晶体管结构的方法和设 备，但是应该明白，本发明具有更广的应用范围。
背景技术：
集成电路已从制造在硅单芯片上的少数互连器件发展到数百万的器件。 现在的集成电路提供了远远超过最初想象的性能和复杂度。为了实现对复杂 度和电路密度(即，能封装到给定芯片面积上的器件数目)的提高，也称作 器件"几何形状"的最小的器件特征尺寸随着每一代集成电路而变小。
提高电路密度不仅提高了集成电路的复杂度和性能，还向消费者提供了 更低成本的部件。集成电路或芯片的制造设备可价值数亿甚至数十亿美元。 每个制造设备会具有一定的晶片产量，并且在每个晶片上会具有一定数目的 集成电路。因此，通过使集成电路的单个器件更小，可在每个晶片上制造更 多的器件，由此增加了制造设备的产量。由于在集成电路制造中使用的每个 工艺都具有局限性，所以使器件更小很有挑战性。也就是说，给定的工艺通 常仅适于确定的特征尺寸，因此，需要改变工艺或者器件布局。此外，由于 器件要求越来越快的设计，在确定的传统工艺和材料中，存在着工艺限制。
具有根据给定的特征尺寸的局限性的工艺的一个例子是用于MOS晶体 管器件的接触结构的形成。通常利用金属硅化物层形成这种接触结构。通常 利用复杂的技术来形成这种金属硅化物层。关于传统MOS晶体管器件的这 些以及其它局限性可以在本说明书中且更具体地在下文中找到。
从上面的说明可以看出，期望一种用于加工半导体器件的改进技术。
发明内容
根据本发明，提供了用于处理用于半导体器件制造的集成电路的技术。 更具体地说，本发明提供了一种用于制造硅化物和非硅化物MOS晶体管结构的方法和设备，但是应该明白，本发明具有更广的应用范围。
在特定实施例中，本发明提供了一种用于制造例如CMOS图像传感器 的集成电路器件的方法。该方法包括提供半导体衬底，该衬底具有第一器 件区和第二器件区。在特定实施例中，该衬底选自硅衬底、绝缘体上硅衬底 以及外延晶片。该方法包括在第一器件区与第二器件区之间形成沟槽隔离 结构。该方法还形成位于第一器件区和第二器件区上的栅极多晶硅层。该方 法形成位于栅极多晶硅层上的硅化物层。该方法将硅化物层和栅极多晶硅层 图案化，以形成第一器件区中的第一硅化物栅极结构和第二器件区中的第二 硅化物栅极结构。在特定实施例中，该方法形成第一硅化物栅极结构上的第 一侧墙结构和第二硅化物栅极结构上的第二侧墙结构。该方法还包括形成位 于第二硅化物栅极结构和第二器件区的暴露部分上的阻挡层。该方法形成位 于与第一硅化物栅极结构有关的第一源极区和第一漏极区上的硅化物材料。 在特定实施例中，该方法还包括利用阻挡层，保持与第二硅化物栅极结构有 关的第二源极区和第二漏极区没有任何的硅化物。该方法剥离氧化物阻挡 层，以暴露第二源极区和第二漏极区。
通过本发明实现了超过传统技术的许多优势。例如，本技术提供了使用 依赖于传统技术的工艺的便利。在某些实施例中，本方法提供了较高的每个 晶片上的管芯成品率。此外，本方法提供了与传统工艺兼容的工艺，而无需 对传统设备和工艺进行实质性的改变。根据特定实施例，本发明优选提供具 有硅化物和非硅化物区域的MOS晶体管结构。根据该实施例，可以获得一 个或者多个益处。本文中更具体地说是下文中，将更全面说明这些以及其它 益处。
参考下面的详细说明和附图，可以更全面理解本发明的各种其它目的、 特征和优点。
图1示出了 STI形成；
图2示出了隧道氧化物膜和多晶硅沉积；图3示出了C0 (或Ti)硅化物形成； 图4示出了栅极图案转移(光刻和蚀刻)； 图5示出了衬垫氧化物和间隔物形成； 图6示出了图案化的SAB氧化物形成；
图7示出了第二Co (或Ti)硅化物形成工艺(Co (或Ti)沉积、退火 及剥离)；
图8示出了去除SAB氧化物以形成目标结构。
具体实施例方式
根据本发明，提供了用于处理用于半导体器件制造的集成电路的技术。 更具体地说，本发明提供了一种用于制造硅化物和非硅化物MOS晶体管结 构的方法和设备，但是应该明白，本发明具有更广的应用范围。
下面概括说明根据本发明实施例的用于制造硅化物MOS器件结构的方法。
1. 提供例如硅晶片的半导体衬底，该衬底包括第一器件区和第二器件区 的衬底；
2. 在第一器件区与第二器件区之间形成沟槽隔离结构；
3. 形成位于第一器件区和第二器件区上的栅极多晶硅层；
4. 形成位于栅极多晶硅层上的硅化物层；
5. 图案化硅化物层和栅极多晶硅层，以形成第一器件区中的第一硅化物 栅极结构和第二器件区中的第二硅化物栅极结构；
6. 形成第一硅化物栅极结构上的第一侧墙结构和第二硅化物栅极结构 上的第二侧墙结构；
7. 形成位于第二硅化物栅极结构和第二器件区的暴露部分上的阻挡层；
8. 形成位于与第一硅化物栅极结构有关的第一源极区和第一漏极区上的 硅化物材料；
9. 使用阻挡层保持与第二硅化物栅极结构有关的第二源极区和第二漏极 区没有任何的硅化物；10. 剥离氧化物阻挡层，以暴露第土源极区和第二漏极区；以及
11. 按要求执行其它步骤。
以上面顺序的步骤提供了根据本发明实施例的方法。在特定实施例中， 本发明提供了一种用于MOS晶体管的硅化物和非硅化物的源极漏极区。在 此，在不脱离权利要求的范围的情况下，还可以提供增加步骤、去除一个或 多个步骤、或者以不同顺序提供一个或者多个步骤的其它可选实施例。该方 法和结构的细节可以在本说明书中更具体地说在下文中找到。
图1至图8示出根据本发明实施例的用于形成MOS晶体管的方法。这 些示意图仅作为例子，它们不应该不适当地限制权利要求的范围。本技术领 域内的普通技术人员可以认识到其它变更、修改和替换。如图所示，本发明 提供了一种用于制造例如CMOS图像传感器的集成电路器件的方法。该方法 包括提供具有第一器件区103和第二器件区105的半导体衬底100。在特 定实施例中，衬底选自硅衬底、绝缘体上硅衬底以及外延晶片。该方法包括 在第一器件区与第二器件区之间形成沟槽隔离结构101。在特定实施例中， 沟槽隔离区是浅沟槽隔离结构，通常称为STI，但是也可以是其它结构。 在特定实施例中，该方法形成位于第一器件区和第二器件区上的栅极多晶硅 层107，如图2的简化示意图所示。多晶硅层通常是在位掺杂、注入或者具 有其它杂质，以形成导电特性。当然，可以有其它变更、修改和替换。
在特定实施例中，该方法形成位于栅极多晶硅层上的硅化物层109，如 图3的简化示意图所示。在特定实施例中，可以从诸如钛、钴、鸨或者镍的 适当材料中选择硅化物层。根据该实施例，可以沉积该材料然后对该材料进 行退火。
参考图4，该方法将硅化物层和栅极多晶硅层图案化，以形成第一器件 区中的第一硅化物栅极结构和第二器件区中的第二硅化物栅极结构。如图所 示，图案化的硅化物层405、 409设置在第一栅极结构407和第二栅极结构 401上。在特定实施例中，使用光致抗蚀剂技术和蚀刻来进行图案化。根据 该实施例，与该栅极结构有关的沟道区可以具有0.18微米或者更小的设计规格。当然，可以有其它变更、修改和替换。
在特定实施例中，如图5所示，该方法形成第一硅化物栅极结构上的第
一侧墙结构500和第二硅化物栅极结构上的第二侧墙结构501。使用诸如氮 化硅、二氧化硅、通常被称为TEOS的原硅酸四乙酯等氧化物层的沉积，形 成侧墙结构。根据本发明实施例，对该沉积层进行各向异性蚀刻，以形成侧 墙结构。根据实施例，利用注入工艺，形成源极和漏极区。
参考图6，该方法还包括形成位于第二硅化物栅极结构和第二器件区的 暴露部分上的阻挡层601。使用在衬底的暴露表面上沉积的氧化物膜和/或者 TEOS，进行图案化来制作该阻挡层。该方法掩蔽阻挡层的区域601,而暴露 出为暴露第一器件区中区域而要进行蚀刻的其它区域。
参考图7，该方法形成位于与第一硅化物栅极结构有关的第一源极区和 第一漏极区上的硅化物材料701。硅化物材料可以是镍、钴或者钛。 一旦形 成了硅化物材料。根据特定实施例，该方法执行退火工艺，以使硅化物材料 与硅材料的暴露部分形成合金。在特定实施例中，如图8所示，该方法还包 括，使用阻挡层，保持与第二硅化物栅极结构801有关的第二源极区和第二 漏极区没有任何的硅化物。该方法剥离氧化物阻挡层，以暴露第二源极区和 第二漏极区。利用湿法和/或者干法蚀刻工艺，剥离该氧化物阻挡层。该工艺 可以采用诸如氢氟酸、缓冲氢氟酸的含氟物质以及具有含氟物质的等离子 体。当然，可以有其它变更、修改和替换。
上面顺序的步骤提供了根据本发明实施例的方法。在特定实施例中，本 发明提供了一种用于MOS晶体管的硅化物和非硅化物源极漏极区。在此， 在不脱离权利要求的范围的情况下，还可以提供增加步骤、去除一个或多个 步骤或者以不同顺序提供一个或者多个步骤的其它可选例。本方法和结构的 细节可以在本说明书中更具体地说在下文中找到。
还应该理解，在此描述的例子和实施例仅用于说明，因此，将启示本技 术领域内技术人员进行各种显而易见的修改或变化，且这些修改或变化应包 括在本申请的精神和范围内并包括在所附权利要求的范围内。
权利要求
1.一种用于制造集成电路器件的方法，所述方法包括提供半导体衬底，所述衬底包括第一器件区和第二器件区；在所述第一器件区与所述第二器件区之间形成沟槽隔离结构；形成位于所述第一器件区和所述第二器件区上的栅极多晶硅层；形成位于所述栅极多晶硅层上的硅化物层；将所述硅化物层和栅极多晶硅层图案化，以形成所述第一器件区中的第一硅化物栅极结构和所述第二器件区中的第二硅化物栅极结构；形成所述第一硅化物栅极结构上的第一侧墙结构和所述第二硅化物栅极结构上的第二侧墙结构；形成位于所述第二硅化物栅极结构和所述第二器件区的暴露部分上的阻挡层；形成位于与所述第一硅化物栅极结构有关的第一源极区和第一漏极区上的硅化物材料；使用阻挡层，保持与所述第二硅化物栅极结构有关的第二源极区和第二漏极区没有任何的硅化物；以及剥离所述氧化物阻挡层，以暴露所述第二源极区和所述第二漏极区。
2. 根据权利要求1所述的方法，其中所述阻挡层包括氧化物层。
3. 根据权利要求1所述的方法，其中所述阻挡层包括TEOS氧化物。
4. 根据权利要求1所述的方法，其中所述第一硅化物栅极结构是 所述第一器件区中的多个栅极结构中的一个。
5. 根据权利要求1所述的方法，其中所述第二硅化物栅极结构是 所述第二器件区中的多个栅极结构中的一个。
6. 根据权利要求1所述的方法，其中所述第二硅化物栅极结构用 于CMOS图像传感器。
7. 根据权利要求1所述的方法，其中所述第一硅化物栅极结构的 特征在于0.18微米或者更小的设计规格。
8. 根据权利要求1所述的方法，其中所述阻挡层包括至少200埃 的TEOS材料。
9. 根据权利要求1所述的方法，其中所述硅化物层选自钛、钴、 鸨或者镍。
10. 根据权利要求1所述的方法，其中所述剥离包括使所述阻挡层 经过含氟物质的处理。
11. 根据权利要求10所述的方法，其中所述含氟物质是氢氟酸或者
12. 根据权利要求10所述的方法，其中所述含氟物质得自等离子体 环境。
13. 根据权利要求1所述的方法，其中所述硅化物材料选自钛、钴 或者镍。
14. 一种用于制造集成电路器件的方法，所述方法包括 提供半导体衬底，所述半导体衬底包括第一器件区和第二器件区； 在所述第一器件区与所述第二器件区之间形成沟槽隔离结构； 形成位于所述第一器件区和所述第二器件区上的栅极多晶硅层； 形成位于所述栅极多晶硅层上的硅化物层；将所述硅化物层和栅极多晶硅层图案化，以形成所述第一器件区中的 第一硅化物栅极结构和所述第二器件区中的第二硅化物栅极结构；形成所述第一硅化物栅极结构上的第一侧墙结构和所述第二硅化物栅 极结构上的第二侧墙结构；形成位于所述第二硅化物栅极结构和所述第二器件区的暴露部分上的 阻挡层；形成位于与所述第一硅化物栅极结构有关的第一源极区和第一漏极区 上的硅化物材料；使用阻挡层，保持与所述第二硅化物栅极结构有关的第二源极区和第 二漏极区没有任何的硅化物；以及 剥离所述氧化物阻挡层，以暴露所述第二源极区和所述第二漏极区， 从而形成包括所述硅化物第一源极区和所述硅化物第一漏极区的所述第一 硅化物栅极结构，并形成包括所述第二源极区和所述第二漏极区的所述第 二硅化物栅极结构。
15. 根据权利要求14所述的方法，其中所述阻挡层包括氧化物层。
16. 根据权利要求14所述的方法，其中所述阻挡层包括TEOS氧化物。
17. 根据权利要求14所述的方法，其中所述第一硅化物栅极结构是 在所述第一器件区中的多个栅极结构中的一个。
18. 根据权利要求14所述的方法，其中所述第二硅化物栅极结构是 在所述第二器件区中的多个栅极结构中的一个。
19. 根据权利要求14所述的方法，其中所述第二硅化物栅极结构用 于CMOS图像传感器。
全文摘要
一种用于制造集成电路器件的方法，包括提供半导体衬底，包括第一和第二器件区；在第一与第二器件区之间形成沟槽隔离结构；形成位于第一和第二器件区上的栅极多晶硅层；形成位于栅极多晶硅层上的硅化物层；将硅化物层和栅极多晶硅层图案化，以形成第一器件区中的第一硅化物栅极结构和第二器件区中的第二硅化物栅极结构；形成第一硅化物栅极结构上的第一侧墙结构和第二硅化物栅极结构上的第二侧墙结构；形成位于第二硅化物栅极结构和第二器件区的暴露部分上的阻挡层；形成位于与第一硅化物栅极结构有关的第一源极区和第一漏极区上的硅化物材料；使用阻挡层，保持与第二硅化物栅极结构有关的第二源极区和第二漏极区没有任何的硅化物；剥离氧化物阻挡层，以暴露第二源极区和第二漏极区。
文档编号H01L21/822GK101202247SQ20061014745
公开日2008年6月18日 申请日期2006年12月14日 优先权日2006年12月14日
发明者洪中山, 蒲贤勇 申请人:中芯国际集成电路制造(上海)有限公司