专利名称：薄膜晶体管及其制造方法、以及使用薄膜晶体管的显示器的制作方法
技术领域：
本发明涉及n-或p-沟道型薄膜晶体管的结构、用于制造n-或p-型薄膜晶体管的方法、以及使用这种薄膜晶体管的显示器。
背景技术：
非晶硅薄膜和多晶硅薄膜已经被用作半导体薄膜，该薄膜用于形成例如用作控制施加到液晶显示器(LCD)中的像素的电压的开关元件的薄膜晶体管(TFT)或者用于液晶显示器的控制电路的薄膜晶体管。
在使用多晶硅薄膜作为半导体薄膜的TFT中，迁移穿过沟道区的电子或空穴的迁移率通常高于使用非晶硅薄膜作为半导体薄膜的TFT中的迁移率。因此，与使用非晶硅薄膜的晶体管相比，使用多晶硅薄膜的晶体管具有更高的开关速度，因此可以操作更快。
这使得将用于形成LCD像素选择电路和外围驱动电路的TFT能够形成在相同的衬底上，在该衬底上，形成像素控制薄膜晶体管；外围驱动电路驱动LCD。此外，可以有利地增加其它部分的设计余量。通过将诸如驱动电路或DAC等外围驱动电路合并到包括像素控制薄膜晶体管的显示部分中，还可以实现成本和尺寸的减小以及提高的清晰度。
本申请人已经开发出用于在形成于绝缘衬底上的非单晶半导体薄膜中稳定制造大晶粒尺寸的结晶区的大批量生产技术。作为用于形成大晶粒尺寸的结晶区的方法，例如在Masakiyo MATSUMURA，SurfaceScience，Vol.21，No.5，pp.278至287，2000中的“Method for FormingGiant Crystal Grain Si Film Using Excimer Laser”中和MasakiyoMATSUMURA，Applied Physics，Vol.71，No.5，pp.543至547，2000中的“Method for Forming Giant Crystal Grain Si Film UsingExcimer Laser Light Irradiation”中已经提出了该结晶方法。大晶粒尺寸的结晶区的成功大批量生产不仅使液晶显示器部分和用于像素的开关晶体管，还使诸如DRAM或者SRAM等存储电路、运算和逻辑电路等形成在玻璃衬底上。这使整个液晶显示器所需要的功率量以及其尺寸减小。
本发明者等人已经开发出用于形成更高性能的TFT的制造技术，该TFT提供实用且最优化的晶体管特性。例如，具有通过在非晶硅薄膜上执行热处理而生长的大晶粒尺寸的晶体的单晶硅的表面与通过对由常规的剥离法(lift-off method)形成的单晶棒进行切片而形成的单晶硅晶片的表面不同。特别地，在显微镜下，前一种单晶硅具有不平坦的薄膜，并且其具有在晶体生长期间产生的复杂晶界。
因此，已经发现仅通过在结晶区中的任意部分处形成TFT不能获得所希望的截止电流特性。还发现不能获得所希望的迁移率晶体管。
本发明旨在解决晶体管特性退化的问题，以提供呈现出最优化的截止电流和迁移率特性的TFT结构、用于制造这种TFT的方法、以及使用这种TFT的显示器。
发明内容
本发明的目的是提供一种呈现出最优化的晶体管特性的薄膜晶体管结构、用于制造该薄膜晶体管的方法、以及使用该薄膜晶体管的显示器。
本发明实施例中所述的薄膜晶体管为n-沟道型薄膜晶体管，该薄膜晶体管在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有晶体沿水平方向生长的结晶区，该薄膜晶体管具有位于沟道区上方的栅绝缘膜和栅电极，该薄膜晶体管的特征在于漏极或源极区的沟道区侧边缘设置在结晶区中在距离晶体生长起始位置或垂直生长起始位置大约1.0μm内或者远离晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm。
本发明实施例中所述的薄膜晶体管为n-沟道型薄膜晶体管，该薄膜晶体管在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有晶体沿水平方向生长的结晶区，并且该结晶区具有在晶体生长方向上升高的倾斜表面，该薄膜晶体管具有位于沟道区上方的栅绝缘膜和栅电极，该薄膜晶体管的特征在于漏极或源极区的沟道区侧边缘设置在结晶区中在距离晶体生长起始位置大约1.0μm内或者远离晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm。
本发明实施例中所述的薄膜晶体管为p-沟道型薄膜晶体管，该薄膜晶体管在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有晶体沿水平方向生长的结晶区，该薄膜晶体管具有位于沟道区上方的栅绝缘膜和栅电极，该薄膜晶体管的特征在于漏极或源极区的沟道区侧边缘设置在结晶区中远离晶体生长起始位置或垂直生长起始位置0.7至2.6μm或3.1至4.5μm。
本发明实施例中所述的薄膜晶体管为p-沟道型薄膜晶体管，该薄膜晶体管在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有晶体沿水平方向生长的结晶区，并且该结晶区具有在晶体生长方向上升高的倾斜表面，该薄膜晶体管具有位于沟道区上方的栅绝缘膜和栅电极，该薄膜晶体管的特征在于漏极或源极区的沟道区侧边缘设置在结晶区中远离晶体生长起始位置或垂直生长起始位置0.7至2.6μm或3.1至4.5μm。
根据本发明实施例的用于制造薄膜晶体管的方法是用于制造n-沟道型薄膜晶体管的方法，该方法的特征在于包括使用具有反向峰状光强度分布的激光辐射非单晶半导体膜以使被辐射的区域结晶以形成结晶区的步骤；以及通过将与沟道区相邻的漏极或源极区的侧边缘设置在结晶区中在距离晶体生长起始位置或垂直生长起始位置大约1.0μm内或者远离晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm来形成薄膜晶体管的步骤。
根据本发明实施例的用于制造薄膜晶体管的方法是用于制造p-沟道型薄膜晶体管的方法，该方法的特征在于包括使用具有反向峰状光强度分布的激光辐射非单晶半导体膜以使被辐射的区域结晶以形成结晶区的步骤；以及通过将与沟道区相邻的漏极或源极区的侧边缘设置在结晶区中远离晶体生长起始位置或垂直生长起始位置0.7至2.6μm或3.1至4.5μm来形成薄膜晶体管的步骤。
本发明实施例中所述的显示器具有设置在外围电路部分中的上述薄膜晶体管，该外围电路部分包括信号和扫描线驱动电路并且需要在高速下操作。
本发明提供呈现出最优化截止电流特性的n-沟道型TFT、用于制造n-沟道型TFT的方法、以及使用该n-沟道型TFT的显示器。本发明还提供呈现出最优化的空穴迁移率的p-沟道型TFT、用于制造p-沟道型TFT的方法、以及使用该p-沟道型TFT的显示器。
附图简述
图1是示出根据本发明的n-或p-沟道型薄膜晶体管的结构的部分剖面视图；图2是按照步骤顺序示出制造图1所示的TFT的工艺的工艺流程图；图3是示出图1所示的n-沟道型薄膜晶体管中的迁移率特性和截止电流特性与漏极边缘位置之间的关系的特性图；图4是示出图1所示的p-沟道型薄膜晶体管中的迁移率特性与漏极边缘位置之间的关系的特性图；
图5是示出图2所示的结晶工艺的结晶设备的结构的图；图6是进一步详细地示出图5所示照明光学系统的图；图7是示出其中通过图2所示的结晶工艺来进行结晶的衬底结构以及被结晶的半导体薄膜的形状的图；图8是按照步骤顺序示出图2所示的TFT制造工艺的实例的截面图；图9是按照步骤顺序示出图8所示的TFT制造工艺的后处理的截面图；图10是图9(g)的截面照片；图11是从上面观察到的图10的照片；图12是示出通过图8和9所示工艺获得的大量TFT的特性比较的特性图；图13是示出其中将图1中的薄膜晶体管应用到液晶显示器的例子的电路图；图14是示出大量p-沟道晶体管中的迁移率与漏极边缘位置之间的关系的图；图15是示出在具有分别形成在不同位置处的漏极边缘的多个薄膜晶体管中的漏极电流与栅电压之间的关系的图；图16是示出图1所示的n-沟道型薄膜晶体管中的迁移率特性和截止电流特性与漏极边缘位置之间的关系的另一实施例的特性图；以及图17是示出通过图8和9所示的工艺获得的大量TFT的特性比较的另一实施例的特性图。
本发明的详细说明下面将参考附图来说明本发明的实施例。下面的说明涉及本发明的一个实施例，其旨在说明本发明的一般原理。因此，该说明不是要将本发明限于该实施例部分或者限制为附图具体所示的结构。在下述详细说明和附图中，用相似的参考标记表示相似的元件。
本发明人已经开发并申请了关于通过将漏极或源极边缘与晶体生长结束位置的附近对准来作为向晶体沿水平方向生长的晶体的结晶区提供最优化的迁移率特性的方法制造p-或n-沟道型TFT的技术的专利。为了在晶体沿水平方向生长的大晶粒尺寸结晶区内尽可能多地形成TFT，本发明人专心致力于研究在晶体生长起始位置附近的结晶区的晶体管特性，即用于漏电流的截止电流特性和迁移率特性。结果，相对于其中形成TFT的漏极边缘的位置，本发明人已经发现呈现最优化的晶体管特性的适当区域。
在第一实施例中，在晶体沿水平方向生长的结晶区中形成n-沟道型TFT。在这种情况下，通过形成n-沟道型TFT使得TFT的漏极或源极区的的沟道区侧边缘位于结晶区中的不与晶体生长起始位置或垂直生长起始位置附近相应的位置处，例如，在距离晶体生长起始位置或垂直生长起始位置大约1.7μm内，或者远离晶体生长起始位置大约2.4至4.6μm或大约4.9至5.5μm，来获得最优化的截止电流特性。
在另一实施例中，通过形成n-沟道型TFT使得TFT的漏极或源极区的沟道区侧边缘位于结晶区中的不与晶体生长起始位置或垂直生长起始位置附近相应的位置处，例如，在距离晶体生长起始位置或垂直生长起始位置大约1.0μm内，或者远离晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm，来获得最优化的截止电流特性。
在第二实施例中，在晶体沿水平方向生长的结晶区中形成p-沟道型TFT。在这种情况下，通过形成p-沟道型TFT使得TFT的漏极或源极区的的沟道区侧边缘位于结晶区中远离晶体生长起始位置或垂直生长起始位置0.7至2.6μm或3.1至4.5μm，例如，至少远离晶体生长起始位或垂直生长起始位置2.3μm，来获得最优化的迁移率特性。
首先，参考图1，将对根据本发明第一和第二实施例的薄膜晶体管进行说明。第一和第二实施例涉及不同的沟道类型，n和p，但具有相同的结构。图1是示出其中形成这些薄膜晶体管的区域的放大的截面图。第一和第二实施例具有下述的共同特性。
在非单晶半导体层的光辐射区中，通过水平方向上的晶体生长来形成结晶区(5；(7-S-C-D-8))。对结晶区5进行成形以便使晶体生长从晶体生长起始位置7开始沿水平方向进行，在晶体生长结束位置8处，晶体升高到最大。使用光对非单晶半导体层，例如非晶硅膜4(参见图7)进行辐射以使晶体沿水平方向生长，以形成结晶的结晶区5。结晶区5例如是其中晶体从晶体生长起始位置7开始在晶体生长方向13上生长的硅膜。结晶区5具有倾斜的表面，其具有朝着晶体生长结束位置8增加的膜厚。在该结晶区5中，沟道区中的电子或空穴的迁移率(μmax)在TFT的晶体生长方向13上增加并且在晶体生长结束位置8附近显著增加。
在晶体生长起始位置7附近处分布大量的精细晶粒。因此本发明人已经发现不期望通过将TFT的漏极边缘与晶体生长起始位置7的附近对准来形成TFT。换句话说，通过将其漏极边缘与晶体生长起始位置7的附近对准来形成TFT，会不期望地退化晶体管的迁移率考虑到上述特性，来制造根据本发明实施例的TFT。特别地，利用上面的结晶区，使TFT位于和形成在结晶区中远离晶体生长起始位置或垂直生长起始位置0.7至2.6μm或3.1至4.5μm。已经发现，该结构能够使电子或空穴迁移率(μmax)在上述位置处被最大化。
在非单晶半导体层的光辐射区中，通过在水平方向上的晶体生长来形成结晶区5；在结晶区5中，晶体从晶体生长起始位置7开始在水平方向上生长。结晶区5是具有倾斜表面14的半导体薄膜，该倾斜表面朝向晶体生长结束位置8升高。换句话说，结晶区5是具有倾斜表面的半导体薄膜，膜厚从晶体生长起始位置开始在水平方向上单调增加。
虽然原因不明，但是激光在高出部分的边缘8处具有显著的影响，在此从图1的右侧生长的结晶区5的终端与从图1的左侧生长的结晶区5的终端相碰。这在该区域中产生高的膜应力和磨损。预计这会使诸如迁移率的特性退化。使漏极或源极区的沟道区侧边缘位于结晶区中的不与晶体生长起始位置7相应的位置处。另一方面，优选使漏极或源极区的沟道区侧边缘位于膜厚单调增加的倾斜表面的顶点附近。例如，非单晶半导体膜是诸如Si的多晶膜或者非晶膜。
现在，参考图1，将对驱动液晶显示器的n-或p-沟道型TFT的具体结构的例子进行说明。图1中的TFT 1具有顶栅型薄膜晶体管结构。衬底2可以是绝缘体衬底或具有形成在其表面上的绝缘膜的半导体或金属衬底。在例如玻璃衬底2的绝缘衬底上设置绝缘膜，例如氧化硅膜3。例如，氧化硅膜3为CVD膜或热氧化物膜且具有例如1μm的厚度。在氧化硅膜3上设置非单晶半导体膜，例如，非晶硅膜4。非晶硅膜4具有30至300nm的厚度，更为具体地，例如200nm。例如通过等离子体CVD来沉积非晶硅膜。
在整个非晶硅膜4或其预定区域中形成结晶区5。图1示出两个结晶区5。结晶区5具有类似于如图7(b)中的L所示的反向峰图案的光强度分布。通过利用具有足够熔化非晶硅膜4的能量的光束，例如KrF受激准分子激光的辐射来使得结晶区5结晶。
在由具有如反向峰图案的多个光强度分布的激光所结晶的结晶区5中，进行晶体生长，且膜厚度从晶体生长起始位置7开始沿水平方向连续增加。在晶体生长结束位置8附近，结晶区5具有与被结晶和升起的单晶硅膜相对应的横截面形状。
在由具有如反向峰图案的多个光强度分布的激光所结晶的结晶区5中，晶体在相邻的正向峰部分P，即结晶的晶体生长结束位置8，彼此相碰(参见图7(b))。这产生了与升起的硅膜相对应的角形截面形状。在本说明书中，其预定位置被结晶的半导体薄膜被定义为半导体薄膜4a。通过图7(b)中的反向峰状的光强度分布的脉冲宽度来确定晶体生长起始位置7与晶体生长结束位置8之间的长度。
在该实施例中，通过将TFT 1的沟道区C的漏极或源极边缘放置在结晶区5中的不与晶体生长起始位置7或垂直生长起始位置附近相应的位置处，来形成TFT 1。
例如，通过将TFT 1的沟道区C的漏极边缘10(侧端10)放置在结晶区中在距离晶体生长起始位置0.7μm内或者远离晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm，例如在距离晶体生长起始位置大约2.3μm内，来形成根据第一实施例的n-沟道型TFT。形成沟道区C使其与漏极区D相邻，并且使源极区S与沟道区C相邻。
在另一实施例中，通过将TFT1的沟道区C的漏极边缘10(侧端10)放置在晶区中在距离晶体生长起始位置1.0μm内或者远离晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm，例如在距离晶体生长起始位置大约2.3μm内，来形成根据第一实施例的n-沟道型TFT。形成沟道区C使其与漏极区D相邻，并且使源极区S与沟道区C相邻。
例如，通过将TFT 1的沟道区C的漏极边缘10(侧端10)放置在结晶区中远离晶体生长起始位置7至少2.3μm，来形成根据第二实施例的p-沟道型TFT。形成沟道区C使其与漏极区D相邻，并且使源极区S与沟道区C相邻。
将诸如氧化硅膜等栅绝缘膜11设置在沟道区C上，以便与其对准。氧化硅膜可以是通过基于在300至400℃，例如350℃下的微波加热CVD的直接氧化低温工艺而形成的氧化膜。
栅电极12设置在栅绝缘膜11上，以便其与沟道区C对准。由此制造TFT 1。在本说明书中，TFT是具有TFT结构的元件且不仅可以用作晶体管还可以用于存储器、电容器或电阻器。
现在，参考图2的工艺图，对用于制造n-或p-沟道TFT 1的方法的例子进行说明。与图1中那些元件相同的元件由相同的参考标记表示。省略其详细说明以避免重复。
首先，制造结晶衬底。例如，将石英衬底或由非碱性玻璃组成的玻璃衬底2传送到等离子体CVD设备。将玻璃衬底2放置并安装于等离子体CVD设备中的预定位置处(步骤-1)。随后，通过等离子体CVD在气相中生长下层绝缘膜，例如氧化硅膜3(步骤-2)。例如，可以在500℃的衬底温度和40分钟的沉积时间下执行等离子体CVD。
然后，通过等离子体CVD在气相中生长将要被结晶的由非晶硅或多晶硅组成的非单晶半导体膜(步骤-3)；非单晶半导体膜是膜厚度为30至300nm(例如大约200nm)的非晶硅膜4。例如通过LP-CVD(低压CVD)在氧化硅膜3上沉积非晶硅膜4。非晶硅膜4(a-Si)具有例如200nm的厚度。例如在包括150sccm的流速、8Pa的压力、450℃的衬底温度和35分钟的沉积时间的条件下，在Si2H6气氛下执行LP-CVD工艺。在这种情况下，使用LP-CVD工艺，但是也可以使用例如PE-CVD(低温等离子体CVD)工艺来代替。
非单晶半导体薄膜不限于非晶硅膜4(Si)。例如，可以使用诸如Ge或者SiGe等薄膜。此外，非单晶半导体薄膜的沉积不限于CVD工艺。例如，可以使用溅射设备来执行沉积。
然后，为了形成大晶粒尺寸的结晶区，通过等离子体CVD，在非晶硅膜4上沉积膜厚为10至100nm(例如10nm)的可以透射入射光的覆盖膜，例如氧化硅膜。例如通过LP-CVD工艺，在500℃的衬底温度和10分钟的沉积时间下，在非晶硅膜4上沉积氧化硅膜。覆盖膜由绝缘膜组成并且发挥热存储作用。在随后的步骤中，当使用激光进行结晶时，覆盖膜减小了非单晶半导体膜2的温度的降低速率。由此制造结晶的覆盖膜(步骤-4)。
然后执行结晶步骤5和6。结晶衬底2位于并安装在结晶设备中的预定位置处。使用具有如图7(b)所示的反向峰图案的光强度分布的脉冲状受激准分子激光来辐射传送到结晶设备的结晶衬底中的结晶位置。加热被辐射的区域并使其熔化(步骤-5)。
这种温度分布使热量存储在覆盖膜35中。阻挡受激准分子激光以按照与诸如图9(b)所示的光强度分布相对应的温度梯度降低被熔化的半导体膜的温度。利用该温度升高工艺，由于覆盖膜的热存储作用，温度缓慢降低。因此，与温度梯度相联系地使晶体生长循序发生，以形成结晶区5，其中形成大晶粒尺寸的晶体(步骤-6)。受激准分子激光例如可以是KrF受激准分子激光且其可以具有例如350mJ/cm2的能量密度。将结晶的位置信息预存储在计算机(未示出)中。计算机自动地按顺序移动衬底并将其放置在结晶衬底中的结晶位置处，然后使用用于结晶的激光辐射衬底以完成结晶步骤5和6。
结晶步骤5和6使用后面详细说明的相位调制受激准分子激光结晶法。在这种情况下，使用具有反向峰状光强度分布R(见图7(b))的受激准分子激光辐射覆盖膜的表面。脉冲激光辐射使已经被激光辐射的非晶硅膜4的该区域熔化。熔化区的温度降低，同时阻断激光。凝固位置在水平方向上移动以产生连续的结晶生长，从而形成结晶区5。
在结晶区5中，晶体生长从图1所示的晶体生长起始位置7开始沿水平方向进行。从晶体生长起始位置7到晶体生长结束位置8的距离在根据第一实施例的n-沟道型中为5.0μm。该距离在根据第二实施例的p-沟道型的例子中为5.0μm。晶体生长将非晶硅膜4转化为部分或全部结晶的半导体薄膜4a。可以执行一次或多次脉冲激光辐射。或者，可以将脉冲激光辐射与利用另一种光源的辐射例如闪光灯的光相结合。
因此，通常将形成的结晶区5进行整形，以便于晶体生长从晶体生长起始位置7开始沿水平方向前进，并且晶体在晶体生长结束位置8升高，如图1所示。
然后，为了在大晶粒尺寸的结晶区中形成TFT 1，从所沉积的覆盖膜除去氧化硅膜(步骤-7)。可以通过干法蚀刻工艺除去氧化硅膜。例如，可以使用BCl3或CH4作为干法蚀刻工艺的蚀刻气体。
然后，在其上已经完成结晶工艺的玻璃衬底2上执行TFT制造工艺。例如，通过将TFT的漏极或源极区的沟道区侧边缘放置在结晶区中在距离晶体生长起始位置7或垂直生长起始位置0.7μm内或者远离晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm，来制造根据第一实施例的n-沟道型TFT。
在另一实施例中，通过将TFT的漏极或源极区的沟道区侧边缘放置在结晶区中在距离晶体生长起始位置7或垂直生长起始位置1.0μm内或者远离晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm，来制造根据第一实施例的n-沟道型TFT。
通过将TFT的漏极或源极区的沟道区侧边缘放置在结晶区中远离晶体生长起始位置或垂直生长起始位置2.3μm，来制造根据第二实施例的p-沟道型TFT。
在本说明书中，晶体生长起始位置或垂直生长起始位置是结晶的单晶区中晶体生长开始的位置，如图7(c)中所示。在晶体生长起始位置7，精细的晶体晶粒聚集在晶体生长起始部分中。晶体生长起始位置7是不与精细晶体晶粒部分相应的单晶生长起始位置。TFT的漏极或源极区的沟道区侧边缘是位于沟道区和与沟道区接触的漏极区或源极区之间的边界位置处的漏极或源极的边缘。
然后，将具有结晶的半导体薄膜的玻璃衬底2传送到等离子体CVD设备(未示出)中的预定位置并将其放置和安装在该位置。等离子体CVD设备通过等离子体CVD将氧化硅膜沉积在从被传送的玻璃衬底1中暴露出的结晶半导体薄膜的表面上，以便于形成栅绝缘膜11，如图8(a)所示(步骤-8)。
然后，将其上已经形成栅绝缘膜11的玻璃衬底2传送到溅射设备并定位在其中，该溅射设备沉积形成栅电极的导体膜40，如图8(b)所示。例如，沉积铝(Al)40作为栅电极(步骤-9)。然后将衬底传送到等离子体蚀刻设备，在该设备中利用由抗蚀剂膜41构成的掩模对其进行等离子体蚀刻，以形成栅电极12(步骤-9)。
随后将在上述步骤中形成的栅电极12用作掩模，以将高浓度杂质离子注入到结晶区中，以便形成源极和漏极区。杂质离子例如为用于n-沟道晶体管的磷离子和用于p-沟道晶体管的硼离子。随后在氮气氛中执行退火工艺(例如，在600℃执行1小时)，以活化杂质。由此在结晶区中形成源极区S和漏极区D，如图1中所示。这在源极区S与漏极区D之间产生沟道区C，在该沟道区中使载流子迁移(步骤-10)。
然后在栅绝缘层11和栅电极12上形成层间绝缘层(未示出)。在层间绝缘层中形成接触孔(未示出)以将源和漏电极分别连接于源极区S和漏极区D。
然后，将构成栅电极、源和漏电极的金属层，例如铝，填充到接触孔中并沉积于层间绝缘层(未示出)上。使用光刻技术将沉积于层间绝缘层上的金属层蚀刻成预定图案。这形成源和漏电极以制造n-或p-沟道型薄膜晶体管(步骤-11)。在第一和第二实施例中，TFT 1具有例如1μm的栅极长度。
在上述制造工艺中，通过将与沟道区C相邻的源极区S或漏极区D的侧边缘放置在结晶区中的不与晶体生长起始位置7相应的位置处，来形成TFT。换句话说，通过用作离子注入掩模的栅电极12来定位侧边缘。由此将栅电极12放置并安装在结晶区上的不与晶体生长起始位置7附近相应的位置处。
参考图3和4，将说明对由此制造的n-或p-沟道型TFT的晶体管特性的测量。
图3和图16是示出在如上所述结晶的结晶区5中形成的n-沟道TFT 1中的截止电流[A](漏电流)与漏极边缘位置之间的关系的特性曲线图。图3示出当源-漏电极电压Vds＝0.1V时和当源-栅电极电压Vgs＝-5V时所展现出的截止电流特性。
图4是示出在如上所述结晶的结晶区5中形成的p-沟道TFT 1中的迁移率μFE[cm2/Vs]与漏极边缘位置之间的关系的特性曲线图。图3示出当源-漏电极电压Vds＝0.1V时和当源-栅电极电压Vgs＝-5V时所展现出的迁移率特性。结晶区取决于反向峰状光强度分布的脉冲宽度。例如，已经确定了能够使得5μm尺寸的结晶区被批量生产的技术。
对截止电流特性的观察如下以使漏极边缘形成(在结晶区中)在距离晶体生长起始位置70.7μm内或者远离晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm的方式所制造的TFT 1呈现出较大的截止电流，即不适当的截止电流特性(较小的截止电流，即，适当的截止电流特性)，参见图3。
在另一实施例中，以使漏极边缘形成(在结晶区中)在距离晶体生长起始位置71.0μm内或者远离晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm的方式所制造的TFT 1呈现出较小的截止电流，即适当的截止电流特性，参见图16。
以使漏极边缘形成(在结晶区中)在距离晶体生长起始位置70.5μm内或者远离晶体生长起始位置大约1.5至1.8μm或大约3.0至3.7μm的方式所制造的n-沟道型TFT 1呈现出较小的截止电流，即适当的截止电流特性(较大的截止电流，即，不适当的截止电流特性)，参见图3。
在另一实施例中，以使漏极边缘形成为远离晶体生长起始位置7大约1.0至2.0μm或大约3.7至4.6μm的方式所制造的n-沟道型TFT1呈现出较大的截止电流，即不适当的截止电流特性，参见图16。
对迁移率特性的观察如下如图4中所示，以使漏极边缘形成在结晶区中远离晶体生长起始位置或垂直生长起始位置大约0.7至2.6μm或大约3.1至4.5μm的方式所制造的n-沟道型TFT 1呈现出适当的迁移率特性。
另一方面，以使漏极边缘形成在距离晶体生长起始位置70.7μm内或者远离晶体生长起始位置7大约2.2至3.1μm或大约4.7至5.0μm的方式所制造的p-沟道型TFT 1呈现出减小的迁移率；这些TFT难以利用。
在另一实施例中，以使漏极边缘形成在距离晶体生长起始位置70.7μm内或者远离晶体生长起始位置7大约2.7至3.1μm或大约4.5至5.0μm的方式所制造的p-沟道型TFT 1呈现出减小的迁移率，这些TFT难以利用。
现在参考图5至7，对结晶设备进行具体说明，该结晶设备形成如此形状使得晶体生长从存在大量精细晶体晶粒的晶体生长起始位置7开始在水平方向上前进，且晶体朝向晶体生长结束位置8升高。
如图5所示，结晶设备20包括照明系统15、设置在照明系统15的光轴上的相位调制元件16、设置在相位调制元件16的光轴上的图像形成光学系统17以及支撑设置在图像形成光学系统17的光轴上的结晶衬底18的台架19。
照明系统15是图6所示的光学系统，且例如由光源21和均化器22组成。光源21可以是KrF受激准分子激光光源21，其提供波长例如为248nm的光。或者，光源21可以是发射波长为308nm的脉冲光的XeCl受激准分子激光光源、发射波长为248nm的脉冲光的KrF受激准分子激光器或者发射波长为193nm的脉冲光的ArF受激准分子激光器。或者，光源21可以是YAG激光光源。或者，光源21可以是输出能量足以熔化非单晶半导体薄膜、例如非晶硅膜4的另一种适当光源。均化器22设置在由光源21发射的激光的光轴上。
均化器22使由光源21发射的激光的光强度以及到相位调制元件16的光的入射角在光通量的横截面中均化。均化器22例如具有光束扩展器23、第一复眼(fly eye)透镜24、第一聚光器光学系统25、第二复眼透镜26和第二聚光器光学系统27，将上述所有元件设置在来自光源的激光的光轴上。
在照明系统15中，通过光源21发射激光。然后，激光经由光束扩展器23被放大且然后入射到第一复眼透镜24上。在第一复眼透镜24的后焦平面上形成多个光源。来自多个光源的光通量以重叠方式照射第二复眼透镜26的入射表面。结果，在第二复眼透镜26的后焦平面上形成了比在第一复眼透镜24的后焦平面上更多的光源。将来自形成于第二复眼透镜26的后焦平面上的大量光源的光通量经由第二聚光器光学系统27入射到相位调制元件16。由此光通量以重叠方式照射相位调制元件16。
结果，均化器22中的第一复眼透镜24和第一聚光器光学系统25构成第一均化器，其均化入射在相位调制元件16上的激光的入射角。第二复眼透镜26和第二聚光器光学系统27构成第二均化器，其在相位调制元件16的表面的每个位置均化来自第一均化器的激光的光强度，光的入射角已经被均化。照明系统22由此形成具有几乎均匀的光强度分布的激光。使用该激光辐射相位调制元件16。
相位调制元件16，即，移相器，是调制由均化器22所发射的光的相位的光学元件。相位调制元件16然后发射具有诸如图7(b)所示的反向峰状最小光强度分布的激光束，图7(b)是反向峰状最小光强度分布的部分放大视图。在该附图中，横坐标轴表示位置(辐射表面上的位置)，而纵坐标轴表示光强度(能量)。
用作相位调制元件的移相器16可以通过在例如石英基底材料等透明元件中制作台阶来形成。移相器16使激光束在台阶之间的边界衍射以便于它们相互干涉，从而将周期性空间分布施加到激光强度上。移相器不限于该实例。例如，形成光透射区域，该区域在与台阶部分x＝0相对应的边界周围具有180°的横向相位差。通常，当激光的波长定义为λ且在透明基底材料上形成折射率为n的透明介质时，为了获得180°的相位差所需要的在透明介质与透明基底材料之间的膜厚度差t由t＝λ/2(n-1)给出。当石英基底材料具有1.46的折射率时，由于XeCl受激准分子激光具有308nm的波长，所以需要334.8nm大小的台阶来实现180°的相位差。例如，可通过选择性蚀刻来形成该台阶。
或者，可以通过使用SiNx膜作为透明介质并通过PECVD、LPCVD等将其沉积来形成台阶部分。在该情况下，当该SiNx膜具有2.0的折射率时，可以将其在石英基底材料上沉积至154nm的厚度且然后对其蚀刻以形成台阶。已经穿过具有180°相位差的移相器的激光强度显示出周期性变化的图案，如图7(b)所示。
在本实施例中，周期性移相器是通过重复和周期性地形成台阶而获得的掩模。在本实施例中，相移图案的宽度与图案之间的距离例如都是3μm。相位差不需要一定是180°，而是仅必须获得适合于使半导体薄膜结晶的激光强度分布。
如图5所示，相位被相位调制元件16调制的激光经由图像形成光学系统17入射到诸如非晶硅膜的结晶衬底18上。如此放置图像形成光学系统17以便使相位调制元件16的图案表面与结晶衬底18光学共轭。换句话说，校正台架19的高度位置以便于将结晶衬底18设置在与相位调制元件16的图案表面光学共轭的表面上(图像形成光学系统17的图像表面)。
图像形成光学系统17包括在正透镜组31与正透镜组32之间的孔径光阑33。图像形成光学系统17可以是光学透镜，其将来自相位调制元件16的图像投影到结晶衬底18上，而不改变其比例，或其将比例减小到例如五分之一。
图5所示的孔径光阑33具有多个包括具有不同尺寸的孔径部分(透光部分)的孔径光阑。这些孔径光阑33关于光学路径可以相互替换。或者，多个孔径光阑33中的每一个可以具有能够连续改变孔径部分的尺寸的可变阑(iris stop)。在任何情况下，将孔径光阑33中的孔径尺寸(或者图像形成光学系统4的图像侧的数值孔径NA)如此设定以便于在结晶衬底18上的半导体膜上产生需要的光强度分布。图像形成光学系统可以是折射或反射光学系统或者兼反射折射光学系统。
如图7(a)所示，结晶衬底18由作为下层绝缘膜的氧化硅膜3、非晶硅膜4和覆盖膜35构成，通过化学气相沉积工艺(CVD工艺)或溅射工艺在例如用于液晶显示器的玻璃衬底2上顺序形成这些膜。
下层绝缘膜例如由SiO2形成，且具有500至1000nm的膜厚度。下层绝缘膜3防止非晶硅膜4直接与玻璃衬底2接触以免将从玻璃衬底2沉积的诸如Na等杂质混合到非晶硅膜4中。下层绝缘膜3还防止在非晶硅膜4结晶期间将熔解热量直接传输到玻璃衬底2。下层绝缘膜3有效地存储熔解热以避免温度快速降低，由此有助于形成大晶粒尺寸的晶体。
非晶硅膜4将要被结晶以形成TFT的源极、漏极和沟道并且具有例如30至250nm的膜厚度。覆盖膜35存储在结晶工艺期间非晶硅膜4熔化时产生的热量。该热存储效应有助于形成大晶粒尺寸的结晶区。覆盖膜35是绝缘膜，例如氧化硅膜(SiO2)，且可以具有100至400nm，例如300nm的膜厚。
结晶衬底18被自动传送到如图5所示的结晶设备的台架19上。然后将结晶衬底18放置在预定位置并由真空或静电卡盘夹持。
现在，参照图6和7说明结晶工艺。由图6所示的激光光源21发射的脉冲激光入射到均化器22上，该均化器22均化激光的强度和到相位调制元件16的光的入射角。换句话说，均化器22将来自光源21的激光束在水平方向上传播以获得线性激光束(其具有例如200mm的线性长度)。均化器22还对光强度分布进行均化。例如，将多个X方向的柱面透镜设置在Y方向上以形成多个设置在Y方向上的光通量，使用其它X方向的柱面透镜重新分布光通量。相似地，将多个Y方向的柱面透镜设置在X方向上以形成多个设置在X方向上的光通量，使用其它Y方向的柱面透镜重新分布光通量。
激光可以例如是具有308nm波长的XeCl受激准分子激光。单触发(one shot)脉冲的持续时间例如为20至200ns。在这些条件下，使用脉冲激光辐射相位调制元件16。进入周期性形成的相位调制元件16的脉冲激光束在台阶部分被衍射以便彼此干涉。相位调制元件16由此产生如图7(b)所示的反向峰图案的周期性变化的光强度分布。
在反向峰图案状光强度分布中，在最小光强度部分L与最大光强度部分P之间，期望输出足以熔化非晶硅膜4的激光强度。将已经穿过相位调制元件16的脉冲激光入射到非晶硅膜4上，同时通过图像形成光学系统17将其聚焦到结晶衬底18的表面上。
入射脉冲激光几乎透射过覆盖膜35并由非晶硅膜4吸收。结果，非晶硅膜4的被辐射区域被加热并且熔化。通过覆盖膜35和氧化硅膜3的存在来存储熔化热量。
当阻挡使用脉冲激光的辐射时，被辐射区域的温度趋于以高速降低。在这种情况下，存储在覆盖膜35和氧化硅膜3中的热量用以使温度非常缓慢地降低。被辐射区的温度按照由相位调制元件16产生的反向峰图案状的光强度分布降低。这使晶体生长沿水平方向从最小光强度部分L到最大光强度部分P连续进行。
换句话说，被辐射区中的熔化区中的凝固位置连续地从低温侧向高温侧移动。也就是说，如图7(c)和7(d)所示，晶体生长从晶体生长起始位置7进行到晶体生长结束位置8。如图7(d)所示，晶体在被辐射区中的晶体生长结束位置8的附近稍微升高。图7(c)是示出通过覆盖膜35的剥离所产生的非晶硅膜4中的结晶区5的形状的平面图。图7(c)示出了晶体生长如何沿水平方向从晶体生长起始位置7进行到晶体生长结束位置8。
图7(d)是图7(c)的截面图。如图7(d)所示，半导体薄膜4a的膜厚度从晶体生长起始位置7向晶体生长结束位置8增加。晶体具有倾斜表面，其在晶体生长结束位置8处有一顶点。该剖面形状表示结晶导致在晶体生长结束位置8具有顶点的角形形状。图9(d)部分示出如图7(b)所示的多个反向峰状光强度分布。单个反向峰状光强度分布图案导致具有一对角形变化以及仅一对升高部分的膜厚度分布。
由此完成了使用脉冲激光的结晶工艺。经过晶体生长的结晶区足够大以容纳一个或多个功能元件。图7(b)、7(c)和7(d)使用虚线示出了它们的相互关系。特别地，在图7(b)、7(c)和7(d)中，在反向峰状光强度分布的反向峰部分L(晶体生长起始位置7)处开始晶体生长。晶体生长结束于正向峰部分P(晶体生长结束位置8)。单晶硅的膜厚度从晶体生长起始位置7连续增加到晶体生长结束位置8，晶体在结束位置8附近升高。
根据预存储在控制器(未示出)中的程序来控制图5所示的结晶设备20。具体地，如此控制结晶设备20以便于使用脉冲激光自动辐射下一个非晶硅膜4中的结晶区。为了移动到下一个结晶区，例如可以移动台架19来选择被辐射位置。当然，可以通过使结晶衬底18和光源21相对于彼此移动来选择结晶位置。
一旦选择了新的结晶区并完成了对准，则发射下一个脉冲激光。重复这种激光发射使结晶衬底18在宽的范围内被结晶。由此在整个衬底上执行结晶工艺。如图7(d)所示的其中形成结晶区的非晶硅膜4称为半导体薄膜4a。
现在，参考图8和9，说明图2所示的步骤-8后的TFT制造工艺的一部分的例子。与图1至7中相同的部件由相同的参考标记表示，并省略了它们的详细说明。
已经在上述步骤中结晶的衬底的表面上沉积了SiO2膜、覆盖膜35。SiO2膜还可以用作TFT的栅绝缘膜。然而，如果在结晶工艺期间由于磨损等将来自非晶硅膜4的杂质混入SiO2膜中，则优选蚀刻掉SiO2膜。在本实例中，除去了SiO2。
如图8(a)所示，将栅绝缘膜11，例如SiO2膜沉积在半导体薄膜4a上，其位于已经除去了覆盖膜35的衬底表面上。栅绝缘膜11是例如通过LP-CVD工艺沉积在半导体薄膜4a上的氧化硅膜。在下面的条件下进行LP-CVD，例如衬底温度为500℃，沉积时间为45分钟。
然后形成栅电极12。特别地，如图8(b)中所示，在栅绝缘膜11上沉积栅电极层，例如铝层40。通过例如溅射在栅绝缘膜11的氧化硅膜(SiO2膜)上沉积例如100nm厚的铝层40。溅射条件包含例如100℃的衬底温度和10分钟的沉积时间。
选择性地蚀刻铝层40以在预定位置处形成栅电极12。为了实现该目的，在铝层40上形成抗蚀剂图案41。通过将抗蚀剂膜施加到铝层40，利用光掩模选择性地曝光抗蚀剂膜，然后除去抗蚀剂膜并留下用于栅电极的掩模区，来形成抗蚀剂图案41。由此形成抗蚀剂图案41，如图8(c)中所示。
用于形成栅电极12的抗蚀剂图案41的位置很重要。抗蚀剂图案41形成在结晶区中不与晶体生长起始位置7的附近相对应的位置处。
例如，将抗蚀剂图案41构图成使源漏极边缘形成在结晶区中在距离晶体生长起始位置70.7μm内或者远离晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm，例如远离结晶区5大约2.3μm。
然后使用抗蚀剂图案41作为掩模来除去铝层40。例如，执行干法蚀刻工艺以形成栅电极12，如图8(d)所示。干法蚀刻工艺例如使用BCl3或CH4作为蚀刻气体。随后，如图9(e)所示，除去栅电极12上的抗蚀剂图案41。
然后，如图9(f)中所示，使用栅电极12作为掩模将杂质掺杂到半导体薄膜4a中。如果本发明的TFT 1为n-沟道型，则将磷离子作为杂质注入到半导体薄膜4a中。如果本发明的TFT 1为p-沟道型，则将硼离子注入到半导体薄膜4a中。例如，诸如CMOS反相器等逻辑电路由n-沟道型TFT和p-沟道型TFT的组合构成。
也就是说，将第一和第二实施例结合在一起。因此执行用于形成n和p沟道型TFT的其中之一的离子注入，且使用诸如禁止不需要的离子注入的抗蚀剂等掩模来覆盖其它TFT中的半导体薄膜4a。
在将离子注入到n和p沟道型TFT 1后，执行退火工艺以激活已经注入到半导体薄膜4a中的杂质，例如磷或硼。在氮气环境中，在例如600℃的衬底温度下进行3小时的热处理以执行退火工艺。结果，如图9(g)所示，在半导体薄膜4a中在栅电极12的相对侧上形成具有高浓度杂质的源极S和漏极D区。
结果，形成与沟道区C相邻的源极S或漏极D区的侧边缘10使得其位于如图1所示的合适位置处。
然后在栅绝缘膜11和栅电极12上形成层间绝缘膜(未示出)。通过形成在层间绝缘膜中的通孔(未示出)，使用公知的工艺来形成源电极、漏电极和栅电极(未示出)等。可以使用这种方法形成TFT1。
图10示出如上所述制造的TFT 1的截面结构的显微镜照片。将漏极区D的侧边缘10设置在结晶区中的晶体生长结束位置8的附近。图10示出叠层缺陷S1和D1已经出现在TFT中的源极S和漏极D区中并且其从半导体薄膜4a的较深部分延伸到较浅部分。图10还清楚地示出栅电极12是倾斜的。
图11是图10的平面视图。图11示出与沟道区C相邻的漏极区D的侧边缘10设置在晶体生长结束位置8的附近。
图12示出漏极区D的侧边缘10在n-沟道型薄膜晶体管中的位置与n型TFT的电子迁移率μ之间的关系，其中该边缘与沟道区C相邻；在横坐标轴上表示侧边缘位置，而在纵坐标轴上表示电子迁移率。
图12和图17是大量n-型TFT的迁移率特性的绘图。由其中在距离晶体生长结束位置81.5μm范围内形成漏极边缘(漏极区D的沟道区侧边缘)的n-型TFT来呈现出这些迁移率特性。用矩形绘制的特性表示其中在距离晶体生长结束位置81.5μm的范围内形成源极边缘(源极区S的沟道区侧边缘)的n-型TFT的迁移率特性。由显示栅极电压(横坐标)对漏极电流(纵坐标)的特性曲线图确定迁移率特性。当TFT中的边缘形成在距离晶体生长结束位置81.5μm的范围内时，无论该边缘是属于漏极区还是源极区，其所呈现的特性几乎相同。
如图2所示，其中将与沟道区C相邻的漏极区D的边缘10形成在距离晶体生长结束位置81.5μm内的TFT 1呈现出150cm2/v.s的迁移率。特别地，其中将与沟道区C相邻的漏极区D的边缘10形成在距离晶体生长结束位置80.05至0.2μm内的TFT 1呈现出优良的特性，即，150cm2/v.s的迁移率。
在图12中，远离晶体生长结束位置8的绘制数据(在下一结晶区结束位置8的附近)表示其中横跨晶体生长结束位置8形成沟道区的TFT的特性。n-型TFT呈现图14所示的特性，但从p-型TFT也可以获得上述特性。此外，在本实例的TFT 1中，电流平行于晶体生长的方向，即水平方向流动。在晶体生长方向通过电流是最优的。
现在，参考图13，说明其中将根据本发明的TFT应用于例如液晶显示器等显示器中的晶体管电路的例子。
图13示出一个有源矩阵型液晶显示器50的显示器部分的实例，该显示器50包括透明衬底52、像素电极53、扫描线54、信号线55、反电极56、TFT 1、扫描线驱动电路57、信号线驱动电路58以及液晶控制器59。
上述薄膜晶体管构成包括扫描线驱动电路57和信号线驱动电路58的外围电路部分，其必须在高速下操作。该显示器可以实现包括用于外围电路部分、存储电路部分等的有源元件的系统显示器。
形成根据本发明的TFT 1以使其具有如参考图1所述的这种结构。根据本发明的TFT 1可适用于必须以高速操作的外围电路部分。例如，根据本发明的TFT 1可以用作构成扫描线驱动电路57、信号线驱动电路58等的TFT元件。包括扫描线驱动电路57和信号线驱动电路58的外围电路部分期望由TFT组成，在该TFT中，源极区S的源极边缘或者漏极区D的漏极边缘形成在距离晶体生长结束位置80.05至0.2μm的范围内。形成这种TFT可使外围电路由具有优良特性的TFT构成，包括至少300cm2/v.s的迁移率(μmax)。
由此制造的显示器可以实现包括用于外围电路部分、存储电路部分等的有源元件的系统显示器。该显示器在减小尺寸和重量上也是有效的。
现在，将参考图14和15对TFT的另一个例子进行说明。图14示出在p-沟道型TFT中的迁移率特性与漏极边缘位置之间的关系的例子。如该附图所示，当漏极边缘位于远离晶体生长起始位置大约1μm时，迁移率开始增加，且当漏极边缘位于距离晶体生长起始位置的1与2.3μm之间时，迁移率连续增加。当晶体生长起始位置7与晶体生长结束位置8之间的长度为2.5μm时，呈现出该特性。
图15是示出TFT中的漏极电流与栅电压之间的关系的特性曲线图，其中漏极边缘形成在(1)晶体生长起始位置的附近、(2)在对于迁移率的最优位置或者(3)在晶体生长结束位置附近。如图15所示，在对于迁移率的最优位置处(2)呈现出最优特性。图14到15共有在晶体生长起始位置附近的位置(1)和对于迁移率的最优位置处的位置(2)以及在晶体生长结束位置附近的位置(3)之间的关系。
图1所示的薄膜晶体管可以根据需要构成每个电路中的薄膜晶体管1和由薄膜晶体管组成的存储器、电容器、电阻器等。换句话说，在本说明书中，术语“薄膜晶体管”包括可以由图1所示的薄膜晶体管构成的元件，除了其功能之外。
由此制造的薄膜晶体管可以应用于液晶显示器或EL(电致发光)显示器的驱动电路、或者用于每个像素电路中的存储器(SRAM或DRAM)或CPU的集成电路。
如上所述，上述实施例提供具有高电子或空穴迁移率的TFT。显示出这种高迁移率的TFT可应用于包含扫描线驱动电路57和信号线驱动电路58的外围电路部分。本发明提供呈现适当的截止电流特性的TFT，该TFT还可适用于包括扫描线驱动电路57和信号线驱动电路58的外围电路部分。
已经说明并描述了本发明的几个实施例。在本说明书中所述的本发明的实施例仅为示例性的并显然可以在不脱离本发明的范围的情况下进行改变。
权利要求
1.一种n-沟道型薄膜晶体管，其在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有晶体沿水平方向生长的结晶区，该薄膜晶体管在该沟道区上具有栅绝缘膜和栅电极，其特征在于将漏极或源极区的沟道区侧边缘设置在该结晶区中在距离晶体生长起始位置或垂直生长起始位置大约1.0μm内或者远离所述晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm。
2.一种n-沟道型薄膜晶体管，其在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有晶体沿水平方向生长的结晶区，并且该结晶区具有在晶体生长方向上升高的倾斜表面，该薄膜晶体管在该沟道区上具有栅绝缘膜和栅电极，其特征在于将漏极或源极区的沟道区侧边缘设置在该结晶区中在距离晶体生长起始位置大约1.0μm内或者远离所述晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm。
3.一种p-沟道型薄膜晶体管，其在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有晶体沿水平方向生长的结晶区，该薄膜晶体管在该沟道区上具有栅绝缘膜和栅电极，其特征在于将漏极或源极区的沟道区侧边缘设置在该结晶区中远离晶体生长起始位置或垂直生长起始位置0.7至2.6μm或3.1至4.5μm。
4.一种p-沟道型薄膜晶体管，其在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有晶体沿水平方向生长的结晶区，并且该结晶区具有在晶体生长方向上升高的倾斜表面，该薄膜晶体管在该沟道区上具有栅绝缘膜和栅电极，其特征在于将漏极或源极区的沟道区侧边缘设置在该结晶区中远离晶体生长起始位置或垂直生长起始位置0.7至2.6μm或3.1至4.5μm。
5.一种用于制造n-沟道型薄膜晶体管的方法，该方法的特征在于包括使用具有反向峰状光强度分布的激光辐射非单晶半导体膜以使被辐射的区域结晶以形成结晶区的步骤；以及通过将与沟道区相邻的漏极或源极区的侧边缘设置在该结晶区中在距离晶体生长起始位置或垂直生长起始位置大约0.5μm内、在距离所述晶体生长起始位置大约1.0μm内或者远离所述晶体生长起始位置大约2.0至3.8μm或大约4.6至5.0μm来形成薄膜晶体管的步骤。
6.一种用于制造p-沟道型薄膜晶体管的方法，该方法的特征在于包括使用具有反向峰状光强度分布的激光辐射非单晶半导体膜以使被辐射的区域结晶以形成结晶区的步骤；以及通过将与沟道区相邻的漏极或源极区的侧边缘设置在该结晶区中远离晶体生长起始位置或垂直生长起始位置0.7至2.6μm或3.1至4.5μm来形成薄膜晶体管的步骤。
7.一种显示器，其特征在于将根据权利要求1所述的薄膜晶体管设置在包括信号和扫描线驱动电路且需要在高速下操作的外围电路部分中。
8.一种显示器，其特征在于将根据权利要求2所述的薄膜晶体管设置在包括信号和扫描线驱动电路且需要在高速下操作的外围电路部分中。
9.一种显示器，其特征在于将根据权利要求3所述的薄膜晶体管设置在包括信号和扫描线驱动电路且需要在高速下操作的外围电路部分中。
10.一种显示器，其特征在于将根据权利要求4所述的薄膜晶体管设置在包括信号和扫描线驱动电路且需要在高速下操作的外围电路部分中。
全文摘要
本发明提供呈现出较高电子(或空穴)迁移率的薄膜晶体管、用于制造薄膜晶体管的方法、以及使用该薄膜晶体管的显示器。本发明提供一种薄膜晶体管，其在晶体沿水平方向生长的半导体薄膜(4a)中具有源极区(S)、沟道区(C)和漏极区(D)，该薄膜晶体管在沟道区(C)上具有栅绝缘膜(11)和栅电极(12)，其中将与沟道区(C)相邻的漏极区(D)的漏极边缘(10)形成在晶体生长结束位置(8)的附近。
文档编号H01L21/336GK1901230SQ200610151400
公开日2007年1月24日 申请日期2006年7月5日 优先权日2005年7月5日
发明者中崎能彰, 河内玄士朗, 蕨迫光纪, 松村正清 申请人:株式会社液晶先端技术开发中心