专利名称：超富含硅氧化硅非易失性存储单元及其制造方法
技术领域：
本发明关于一种存储单元及其制作方法，尤其关于一种非易失性存储单 元及其制作方法。
背景技术：
随着对消费电子产品需求的增加，如数字照相机、MP3播放器、膝上型计 算机和个人数字助理(PDA)等，都需要使用只读存储器(Read-Only Memory; R 0M)以存储大量资料。因为只读存储器所存入的记忆或数据不会因为电源供应 的中断而消失，因此又称为非易失性存储器(Non-Volatile Memory)。在只读 存储器中，最常用的当属电可擦除只读存储器(Electrically Erasable Prog ra咖able Read-Only Memory; EEPR0M)，电可擦除只读存储器除了具有最基本的读及写的功能外，还具有可进行多次存入、取出及清除的功能。典型的电可擦除只读存储器是以掺杂的多晶硅做为控制栅极(Control G ate)与浮置栅极(Floating Gate),在其进行程序化(program)时，注入于浮置 栅极的电子会均匀分布于整个掺杂的多晶硅浮置栅层之中。若掺杂的多晶硅 浮置栅层下方的遂穿氧化层有缺陷存在，则容易造成元件的漏电流，进而影 响元件的可靠度。目前有一种可以改善电可擦除只读存储器漏电流问题的元件。此元件是 采用电荷捕捉层取代掺杂的多晶硅浮置栅层。由于电荷捕捉层的材质具有捕 捉电子的特性，因此，注入于电荷捕捉层中的电子并不会均匀分布于整个电 荷捕捉层中，而是以高斯分布的方式集中于电荷捕捉层的局部区域上。由于 注入于电荷捕捉层的电子仅集中于局部的区域，因此，对于遂穿氧化层其缺陷的敏感度较小，元件漏电流的现象较不易发生。典型的电荷捕捉层的材质 是氮化硅。通常于前述氮化硅电荷捕捉层上与其下各有一层氧化硅，而形成一种包含氧化硅/氮化硅/氧化硅(0N0)复合介电层在内的堆栈式(Stacked)栅 极结构，具有此堆栈式栅极结构之EEPROM通称为氮化硅只读存储器(NROM)。但 是氮化硅电荷捕捉层在电荷捕捉量及电荷捕捉速度上表现不佳。发明内容本发明实施例目的是提供一种非易失性存储单元及其制造方法，通过本 发明实施例1) 能提升电荷捕捉层的捕捉电荷量；2 ) 能提升电荷捕捉层的捕捉电荷速度；3) 可克服电荷捕捉层的捕捉电荷量过低及电荷捕捉层的捕捉电荷速 度过慢的问题。本发明实施例提供一种超富含硅氧化硅非易失性存储单元，包括衬底、栅极导电层、源极/漏极区、遂穿氧化层、超富含硅氧化硅层及上介电层。栅 极导电层，位于衬底上。源极/漏极区，位于栅极导电层两侧的衬底中。遂穿 氧化层，位于栅极导电层与衬底之间。超富含硅氧化硅层，做为电荷捕捉层， 位于栅极导电层与遂穿氧化层之间。依照本发明实施例所述，超富含硅氧化硅的折射率在248微米波长时为大 于1.7且小于2. 0。依照本发明实施例所述，超富含硅氧化硅的折射率为l. 7。依照本发明实施例所述，超富含硅氧化硅层厚度为80埃至120埃。上介 电层厚度为70埃至110埃。遂穿氧化层厚度为40埃至50埃。本发明还提出一种团聚物非易失性存储单元，包括衬底、栅极导电层、 源极/漏极区、遂穿氧化层、电荷捕捉层及上介电层。栅极导电层，位于衬底上。源极/漏极区，位于栅极导电层两侧的衬底中。遂穿氧化层，位于栅极导 电层与衬底之间。电荷捕捉层，位于栅极导电层与遂穿氧化层之间。电荷捕 捉层为一绝缘层以及多数个团聚物位于绝缘层中。上介电层，位于栅极导电 层与电荷捕捉层之间。依照本发明实施例所述，绝缘层的材质是氧化硅，团聚物由硅原子构成。依照本发明实施例所述，电荷捕捉层的折射率在248微米波长时为大于1. 7且小于2. 0。依照本发明实施例所述，电荷捕捉层的折射率为1.7。依照本发明实施例所述，上介电层的材质是氧化硅。依照本发明实施例所述，电荷捕捉层厚度为80埃至120埃。上介电层厚 度为70埃至110埃。遂穿氧化层厚度为40埃至50埃。本发明还提供一种超富含硅氧化硅非易失性存储单元的制造方法，首先 于一衬底中形成一源极/漏极区，且于衬底上形成遂穿氧化层，之后于遂穿氧 化层上形成超富含硅氧化硅层做为电荷捕捉层，然后在超富含硅氧化硅层上 形成上介电层，最后在上介电层上形成栅极导电层。依照本发明实施例所述，形成超富含硅氧化硅层的方法是于遂穿氧化层 上形成氧化硅层，并同时于氧化硅层中形成多数个硅原子团聚物。依照本发明实施例所述，形成超富含硅氧化硅层的方法为离子增长型化 学气相沉积工艺。依照本发明实施例所述，离子增长型化学气相沉积工艺通入一反应气体， 其包括流量比值为O. 5至l的N20与SiH4。依照本发明实施例所述，实施离子增长型化学气相沉积工艺所通入的N20 流量为80 sccm至100 sccm或所通入的SiH4流量为160 sccm至180 sccm。依照本发明实施例所述，实施离子增长型化学气相沉积工艺的操作条件 至少满足下列条件之一温度为350。C至45(TC，压力为2.5托尔至8.5托尔，高 频功率为110瓦至130瓦。依照本发明实施例所述，超富含硅氧化硅层的厚度为80埃至120埃。 依照本发明实施例所述，超富含硅氧化硅层的折射率在248微米波长时为 1.7至2.0之间。本发明实施例的有益效果在于上介电层之材质是氧化硅，本发明采用 具有团聚物的氧化层如超富含硅氧化硅层来做为非易失性存储单元的电荷捕 捉层，其可提升非易失性存储单元之电荷捕捉层的捕捉电荷量，且能提升非 易失性存储单元德电荷捕捉层的捕捉电荷速度。
图1为本发明一实施例的超富含硅氧化硅非易失性存储单元的剖面示意图；图2为图1的超富含硅氧化硅层的局部放大示意图；图3A至图3E为本发明实施例的超富含硅氧化硅非易失性存储单元的制 造流程剖面示意图；图4为由实验所得本发明的超富含硅氧化硅元件与习知的氮化硅元件进 行程序化的时间(PGM Time)与相对应的启始电压变化量(AVT)的关系曲线；图5为由实验所得本发明的超富含硅氧化硅元件与富含硅氧化硅元件进 行程序化的时间与相对应的启始电压变化量的关系曲线。主要组件符号说明100:衬底102:源极/漏极区104:遂穿氧化层106:超富含硅氧化硅层108:上介电层110;栅极导电层200:氧化硅层202:硅原子团聚物400、 402、 500、 502:曲线具体实施方式
请参照图l，图l为本发明实施例的超富含硅氧化硅非易失性存储单元的 剖面图。此非易失性存储单元包括衬底100、掺杂区102、遂穿氧化层104、超富 硅氧化硅层106、上介电层108以与栅极导电层110。衬底100的材质例如是 硅衬底。衬底100中具有掺杂，掺杂的种类包括N型或P型。掺杂区102做 为一源极/漏极区，其掺杂种类可分为N型或P型。在一实施例中，衬底IOO 的掺杂为P型，掺杂区102之掺杂为N型。在另一实施例中，衬底100的掺 杂为N型，掺杂区102的掺杂为P型。遂穿氧化层104设置于掺杂区102之间的衬底100上，其材质例如是氧 化硅且其厚度例如为40埃至50埃。超富硅氧化硅层106设置于遂穿氧化层1 04上，做为一电荷捕捉层。为清楚说明起见，超富含硅氧化硅层106之局部 放大示意图如图2所示。请参考图2，超富含硅氧化硅层106包括氧化层200 且在氧化层200中具有多个硅原子团聚物(cluster)202。在存储单元进行程序 化操作时，电荷可储存于硅原子团聚物202之中。在一实施例中，超富含硅 氧化硅层106的折射率在248微米波长时为1. 7至2. 0。在一实施例中，超富 含硅氧化硅层106的折射率为1.7。超富含硅氧化硅层106的厚度例如为80 埃至120埃。上介电层108设置于超富含硅氧化硅层106上。在一实施例中，上介电 层108之材质为氧化硅且其厚度为70埃至110埃。栅极导电层110设置在上 介电层108上。在一实施例中，栅极导电层110的材质为一掺杂多晶硅层。 在另一实施例中，栅极导电层110由一掺杂多晶硅层与硅化金属层所构成。图3A至图犯是本发明实施例的超富含硅氧化硅非易失性存储单元的制造流程剖面示意图。首先，请参照图3A，提供一衬底100，例如为硅衬底。硅衬底中具有掺杂，掺杂的种类包括N型或P型。在衬底100上形成两个掺杂区102，以做为源极/漏 极区。形成掺杂区102的方法例如是热扩散法(Diffusion)或离子植入法(Ion Implantation)。掺杂区102的掺杂种类可分成N型或P型。在一实施例中，衬底 IOO的掺杂为P型，掺杂区102的掺杂为N型。在另一实施例中，衬底100的掺杂 为N型，掺杂区102的掺杂为P型。接着，在衬底IOO上形成一遂穿氧化层104。遂穿氧化层104的材质例如 是氧化硅，其形成的方法例如是热氧化法。在一实施例中，遂穿氧化层104 的厚度为40埃至50埃。随后，请参照图3B，在上述遂穿氧化层104上形成一超富含硅氧化硅层(S uper-Silicon-Rich 0xide， SSR0) 106。超富含硅氧化硅层106的局部放大示 意图如图2所示。请参考图2，超富含硅氧化硅层106包括氧化层200且在氧 化层200中具有多个硅原子团聚物(cluster) 202。在存储单元进行程序化操 作时，电荷可储存于硅原子团聚物202之中。在一实施例中，超富含硅氧化 硅层106的折射率在248微米波长时为1. 7至2. 0。在一实施例中，超富含硅 氧化硅层106的折射率为1. 7。在一实施例中，超富含硅氧化硅层106的厚度 为80埃至120埃。超富含硅氧化硅层106的形成方法例如是采用离子增长型 化学汽相沉积工艺来形成氧化硅层200并同时于氧化硅层200中形成多个硅 原子团聚物202。在一实施例中，超富含硅氧化硅层106是采用离子增长型化 学汽相沉积工艺来形成的，且是在温度为350。C至450°C、压力为2. 5托尔至 8. 5托尔、高频功率为110瓦至130瓦的条件下进行沉积离子增长型化学气相 沉积工艺，所通入的气体包括N20以及SiH4， N20流量与SiH4流量比值为0. 5 至l。例如，所通入的N20流量为80 sccm至100 sccm;所通入的SiH4流量为 160 sccm至170 sccm。在一具体例中，离子增长型化学气相沉积工艺在温度 为40(TC、压力为5.5托尔、N2O流量与SiH4流量比值为0.57、通入的N20流量与SiH4流量分别为90sccm与168sccm以及高频功率为120瓦的条件下进行 沉积。之后，请参照图3C，在超富含硅氧化硅层106上形成一上介电层108。上 介电层108之材质例如氧化硅。形成上介电层108的方法包括低压化学气相沉 积法。在一实施例中，上介电层108之厚度为70埃至110埃。然后，请参照图3D，在上介电层108上形成一栅极导电层110。在一实 施例中，栅极导电层110为一掺杂多晶硅层，形成的方法例如以临场掺杂(工n -Situ)的方式进行化学气相沉积工艺。在另一实施例中，栅极导电层110为 一掺杂多晶硅层与硅化金属层所构成，形成的方法例如以临场掺杂的方式进 行化学气相沉积工艺以形成掺杂多晶硅层，再以化学气相沉积工艺形成硅化 金属层。之后，请参照图3E，进行图案化的工艺，在栅极导电层IIO上形成图案 化光刻胶层(图中未标出)，并以图案化的光刻胶层为罩幕，移除部份的栅极 导电层IIO、上介电层108、超富含硅氧化硅层106及遂穿氧化层104，使未 有光刻胶层保护的区域裸露出衬底100的表面，最后再将光刻胶层移除。移 除部份的栅极导电层IIO、上介电层108、超富含硅氧化硅层106及遂穿氧化 层104之方法例如为干式蚀刻法。移除光刻胶层的方法例如是以湿式法如以H 2S04溶液将光刻胶层剥除。在以上的实施例中，是以先形成源极/漏极区的掺杂区再形成栅极结构来 说明之。然而，本发明并不限于此，源极/漏极区的掺杂区也可以在栅极结构 形成之后再形成之。图4为本发明的对超富含硅氧化硅元件与习知的氮化硅元件进行程序化 的时间(PGM Time)与相对应的启始电压变化量(AVT)的关系曲线。曲线400是对超富含硅氧化硅元件(称之为元件1)进行程序化的时间与相 对应的启始电压变化量的关系曲线。元件1是由形成在硅衬底上的厚度为48 埃的遂穿氧化层、厚度为100埃且折射率在248微米波长时为1，7的超富含硅氧化硅层、厚度为90埃的氧化硅介电层以及掺杂多晶硅栅极所构成之元件。 在进行程序化时，在掺杂多晶硅闸极施以-18伏特的电压来进行-FN(Fowler-N ordheim)程序化。曲线402是习知的氮化硅元件(称之为元件2)进行程序化的时间与相对应 的启始电压变化量的关系曲线。元件2是由形成在硅衬底上的厚度为48埃的 遂穿氧化层、厚度为70埃的氮化硅层、厚度为90埃的氧化硅介电层以及掺 杂多晶硅栅极所构成的元件。在进行程序化时，在掺杂多晶硅闸极施以-18伏 特的电压来进行-FN程序化。由图4的结果显示元件1与元件2进行-FN程序化时，在大于l(T秒且 小于10—2秒期间，元件1所测得的启始电压变化值明显大于元件2的启始电压 变化值。此外，从图4可知当元件1与元件2进行-FN程序化时，当达到相 同启始电压变化量(大于2伏特且小于4伏特)时，元件1所需的时间明显低 于元件2所需的时间。因此，采用本发明的超富含硅氧化硅作为电荷捕捉层 的材质能提升电荷捕捉层的捕捉电荷量并且能提升电荷捕捉层的捕捉电荷速 度。图5为实验所得本发明的超富含硅氧化硅(SSRO)元件与富含硅氧化硅(SRO) 元件进行程序化的时间与相对应的启始电压变化量的关系曲线。曲线500是对超富含硅氧化硅元件(称之为元件3)进行程序化的时间与相 对应的启始电压变化量的关系曲线。元件3是由形成在硅衬底上的厚度为48 埃的遂穿氧化层、厚度为100埃且折射率在248微米波长时为1. 7的超富含 硅氧化硅层、厚度为90埃的氧化硅介电层以及掺杂多晶硅栅极所构成的元件。 在进行程序化时，在掺杂多晶硅栅极施以-18伏特的电压来进行-FN程序化。曲线502是对富含硅氧化硅元件(称之为元件4)进行程序化的时间与相对 应的启始电压变化量的关系曲线。元件4是由形成在硅衬底上的厚度为48埃之 遂穿氧化层、厚度为100埃且折射率在248微米波长时为1.56的富含硅氧 化硅层、厚度为90埃的氧化硅介电层以及掺杂多晶硅栅极所构成的元件。在进行程序化时，在掺杂多晶硅栅极施以-18伏特的电压来进行-FN程序化。 由图5的结果显示元件3与元件4进行-FN程序化时，元件3所测得的启始电压变化值明显大于元件4的启始电压变化值。此外，从图5可知当元件3与元件4进行-FN程序化时，当达到相同启始电压变化量时，元件3所需的时间明显低于元件4所需的时间。综上所述，本发明采用超富含硅氧化硅做为非易失性存储单元的电荷捕捉层，其可提升电荷捕捉层的捕捉电荷量，且能提升电荷捕捉层的捕捉电荷速度。所应理解的是，以上所述为本发明的较佳实施例，并不用于限定本发明 的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、 改进等，均应包含在本实用新型的保护范围之内。
权利要求
1.一种超富含硅氧化硅非易失性存储单元，其特征在于，包括一栅极导电层，其位于一衬底上方；一源极/漏极区，其位于所述栅极导电层两侧的所述衬底中；一遂穿氧化层，其位于所述栅极导电层与所述衬底之间；一超富含硅氧化硅层，其做为一电荷捕捉层，位于所述栅极导电层与所述遂穿氧化层之间；以及一上介电层，其位于所述栅极导电层与所述超富含硅氧化硅层之间。
2. 如权利要求l所述的超富含硅氧化硅非易失性存储单元，其特征在于， 所述超富含硅氧化层的折射率在248微米波长时为1. 7至2. 0之间。
3. 如权利要求2所述的超富含硅氧化硅非易失性存储单元，其特征在于， 其中所述超富含硅氧化硅层的折射率为1. 7。
4. 如权利要求1所述的超富含硅氧化硅非易失性存储单元，其特征在于， 其中所述超富含硅氧化硅层的厚度为80埃至120埃；所述上介电层的厚度为 70埃至110埃以及所述遂穿氧化层的厚度为40埃至50埃。
5. —种团聚物非易失性存储单元，其特征在于，包括 一栅极导电层，其位于一衬底上方；一源极/漏极区，其位于所述栅极导电层两侧的所述衬底中； 一遂穿氧化层，其位于所述栅极导电层与所述衬底之间； 一电荷捕捉层，其位于所述栅极导电层与所述遂穿氧化层之间，该电荷 捕捉层包括一绝缘层以及多数个团聚物位于所述绝缘层中；以及 一上介电层，位于所述栅极导电层与所述电荷捕捉层之间。
6. 如权利要求5所述的团聚物非易失性存储单元，其特征在于，所述团 聚物是由硅原子构成。
7. 如权利要求5所述的团聚物非易失性存储单元，其特征在于，其中所述电荷捕捉层的折射率在248微米波长时为1. 7至2. 0之间。
8. 如权利要求7所述的团聚物非易失性存储单元，其特征在于，其中所 述电荷捕捉层的折射率为1.7。
9. 如权利要求5所述的团聚物非易失性存储单元，其特征在于，其中所 述电荷捕捉层的厚度为80埃至120埃；所述上介电层的厚度为70埃至110 埃以及所述遂穿氧化层之厚度为40埃至50埃。
10. —种超富含硅氧化硅非易失性存储单元的制造方法，其特征在于，包括于一衬底中形成一源极/漏极区； 于所述衬底上形成一遂穿氧化层；于所述遂穿氧化层上形成一超富含硅氧化硅层，做为一电荷捕捉层； 在所述超富含硅氧化层上形成一上介电层；以及 在所述上介电层上形成一栅极导电层。
11. 如权利要求10所述的超富含硅氧化硅非易失性存储单元的制造方法， 其特征在于，其中形成所述超富含硅氧化硅层的方法包括于所述遂穿氧化层上形成一氧化硅层，并同时于所述氧化硅层中形成多 数个硅原子团聚物。
12. 如权利要求10所述的超富含硅氧化硅非易失性存储单元的制造方法， 其特征在于，其中形成所述超富含硅氧化层的方法包括离子增长型化学汽相 沉积工艺。
13. 如权利要求12所述的超富含硅氧化硅非易失性存储单元的制造方法， 其特征在于，其中所述离子增长型化学汽相沉积工艺过程中通入一反应气体， 其包括流量比值为0. 5至1的N20与SiH4。
14. 如权利要求13所述的超富含硅氧化层非易失性存储单元的制造方法， 其特征在于，其中施行所述离子增长型化学汽相沉积工艺所通入的N20流量为 80sccm至100sccm或所通入的S川4流量为160sccm至180sccm。
15.如权利要求12所述的超富含硅氧化层非易失性存储单元的制造方法，其特征在于，其中施行所述离子增长型化学汽相沉积工艺的操作条件至少满足下列条件之一，温度为350。C至450。C，压力为2.5托尔至8.5托尔，或高 频功率为"O瓦至130瓦。
16.如权利要求10所述的超富含硅氧化层非易失性存储单元的制造方法， 其特征在于，其中所述超富含硅氧化层的厚度为80埃至120埃。
17.如权利要求10所述的超富含硅氧化层非易失性存储单元的制造方法， 其特征在于，其中所述超富含硅氧化硅层的折射率在248微米波长时为1.7至2. O之间。
全文摘要
一种超富含硅氧化硅非易失性存储单元及其制造方法，包括位于衬底上的栅极导电层、位于栅极导电层两侧之衬底中的源极/漏极区、位于栅极导电层与衬底之间的遂穿氧化层、位于栅极导电层与遂穿氧化层之间做为电荷捕捉层的超富含硅氧化硅层以及位于栅极导电层与超富含硅氧化硅层之间的上介电层。
文档编号H01L21/70GK101335306SQ20071011268
公开日2008年12月31日 申请日期2007年6月27日 优先权日2007年6月27日
发明者卢棨彬, 罗兴安 申请人:旺宏电子股份有限公司