专利名称：埋入半导体芯片的电路板结构及其制法的制作方法
技术领域：
本发明涉及一种埋入半导体芯片的电路板结构及其制法，尤其指 一种将半导体芯片埋入电路板的结构及其制法。
背景技术：
为符合市场需求，半导体封装结构力求轻薄短小，芯片亦朝小尺
寸、高集成化(Integration)发展，鉴于此，作为芯片承载件(Chip carrier) 的电路板优选布设高密度的电性连接垫，以使其承载于电路板上的半 导体芯片得以与电路板形成良好且完整的电性连接，从而令高集成化 的半导体芯片得以运作自如而完全发挥其功能及特性。因而，可縮小 集成电路(IC)面积且具有高密度与多引脚化特性的球栅阵列式(BGA) 结构、翻转芯片型(Flip Chip)结构、芯片尺寸封装(CSP， Chip Size Package)与多芯片模块(MCM,MultiChipModule)等封装件。但是，半 导体芯片与电路板结合进行芯片封装之前，在该半导体芯片的电极垫 外露表面预先形成一连接金属层，以提供如金线、凸块或焊球的导电 组件与电路板的电性连接，亦可避免因外界环境影响而导致该电极垫 本体被氧化。
如图l所示，为现有技术中于一半导体芯片表面的电极垫表面形 成一连接金属层的示意图，是在一完成所需的前段工艺并形成有多电 极垫12的半导体晶片1表面形成一钝化保护层13，且该钝化保护层 13中形成多开孔130以露出所述电极垫12，从而于进行电镀工艺时， 于该开孔130中的电极垫12上电镀形成连接金属层14 ;之后进行切割 工艺，以将该半导体晶片1切割成多个半导体芯片，且该半导体芯片 的电极垫12上具有连接金属层14 ;之后还可将该些半导体芯片进行 封装工艺以完成该半导体芯片向外的电性连接。
上述现有技术虽可于电极垫表面形成连接金属层，以避免电极垫 的氧化，且可避免后续进行半导体芯片封装工艺时，该半导体芯片表
面的电极垫受到污染，但该连接金属层通常为铜(Cu)材料电镀形成，若 暴露于空气中将导致连接金属层的表面氧化造成电性品质问题。
因此，如何简化工艺、降低成本，以避免半导体芯片表面的电极 垫氧化或受污染，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺点，本发明的主要目的在于提供一种 埋入半导体芯片的电路板结构及其制法，得以避免半导体芯片的电极 垫表面的连接金属层被氧化，进而提升工艺可靠性及产品品质。
本发明的另一目的在于提供一种埋入半导体芯片的电路板结构 及其制法，得以便于芯片嵌埋工艺中保护半导体芯片的电极垫表面的 连接金属层不受污染。
为达上述及其它目的，本发明提出一种埋入半导体芯片的电路板
结构的制法，包括提供一具有主动面的半导体晶片，而该主动面具
有多电极垫，于该电极垫上形成一连接金属层；于该半导体晶片的主
动面及连接金属层表面上形成一保护层切割该半导体晶片及保护层，
以将该半导体晶片切割成多表面具有该保护层的半导体芯片；提供一 至少具有一开口的承载板，且将至少一具有该保护层的半导体芯片连 接安置于该开口中；于该承载板及保护层表面形成一介电层；于该介 电层及保护层中对应该半导体芯片的连接金属层的位置形成开孔以露 出该连接金属层；以及于该介电层表面形成一线路层，且于该介电层 及保护层开孔中形成导电结构，使该线路层经由该导电结构以电性连 接该半导体芯片的连接金属层。
该半导体芯片的主动面及电极垫表面进一步包括形成一钝化保 护层(Passivationlayer),且该钝化保护层表面形成有开孔以露出该电极 垫，从而于该电极垫上形成该连接金属层。
通过上述的制法，本发明还提供一埋入半导体芯片的电路板结 构，包括 一承载板，具有至少一开口； 一半导体芯片，连接安置于 该承载板开口中，该半导体芯片具有主动面，于该主动面具有多电极 垫，又于该电极垫上形成有一连接金属层； 一保护层，形成于该半导 体芯片的主动面以保护该半导体芯片表面的连接金属层； 一介电层，
形成于该承载板表面及该保护层表面；以及一线路层，形成于该介电 层上，且该线路层具有形成于贯穿该介电层及保护层中的导电结构以 电性连接该半导体芯片的连接金属层。
该承载板为电路板、绝缘板或金属板；而该保护层是选自聚酰亚 胺(polyimide; PI)、环氧树月旨(epoxy)或苯环丁烯(benzocyclobutene; BCB)等材料。
进一步包括于该介电层及该线路层上形成一线路增加层结构，而 该线路增加层结构包括至少一介电层、叠放置于该介电层上的线路层， 以及形成于该介电层中的导电结构，并于该线路增加层结构最外表面 形成多个电性连接垫，又于该线路增加层结构外表面形成一防焊层， 且该防焊层中形成多个开孔以露出所述电性连接垫。
本发明的埋入半导体芯片的电路板结构及其制法，主要用于进行 半导体晶片切割工艺之前于该半导体晶片表面预先形成一保护层，以 通过该保护层保护覆盖在其下的半导体晶片表面的连接金属层，之后 进行切割工艺以形成多个半导体芯片，以及对该些半导体芯片进行封 装以形成所需的埋入半导体芯片的电路板结构，从而可简化工艺，降 低工艺成本，以及避免半导体芯片表面的电性连接氧化及电极垫表面 受污染等问题。
图1显示现有利用电镀工艺于半导体芯片的电极垫上形成连接 金属层的示意图；以及
图2A至2G为显示本发明的埋入半导体芯片的电路板结构的制
法的剖面示意图。
主要组件符号说明
1、 20 半导体晶片
12、 202 电极垫
13、 203 钝化保护层
14、 205 连接金属层 140、 204、 24、 270 开孔
20' 半导体芯片
20a主动面
20b非主动面
21保护层
220开口
22承载板
23、 260介电层
25、 261线路层
250、 262导电结构
263电性连接垫
26线路增加层结构
27防焊层
具体实施例方式
以下是通过特定的具体实施例说明本发明的实施方式，熟悉此技 术的人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与 功效。
图2A至图2G将详细说明本发明的埋入半导体芯片的电路板结 构的制法优选实施例的剖面示意图。
如图2A所示，首先，提供一具有主动面20a及与该主动面20a 相对的非主动面20b的半导体晶片20，且该主动面20a具有多个电极 垫202，于该半导体晶片20的主动面20a表面形成有一钝化保护层 203(Passivation layer),于该钝化保护层203表面形成有开孔204以露 出该半导体晶片20的电极垫202，进一步于该半导体晶片20的电极垫 202上形成有一铜的连接金属层205。有关于形成连接金属层205的工 艺技术繁多，但是乃业界所知的工艺技术，其非本案技术特征，故未 再予赘述。
如图2B，利用例如印刷(Printing)或涂布(Coating)方法于该半导 体晶片20的主动面形成一保护层21，以由该保护层21保护覆盖在其 下的连接金属层205，以避免所述连接金属层205被氧化，及避免所述 连接金属层205表面受到污染。该保护层21是例如选自聚酰亚胺 (polyimide;PI)、环氧树脂(epoxy)、苯环丁烯(benzocyclobutene;BCB)
等材料其中之一。
因此，本发明通过于该半导体晶片20的主动面20a利用印刷或 涂布工艺以形成保护层21，藉以达到有效保护半导体晶片20表面的连 接金属层205的目的，同时可简化工艺，降低工艺成本。
如图2C所示，进行切割(Dicing Saw)工艺，以将该半导体晶 片20切割成多个半导体芯片20',该半导体芯片20'的主动面20a具有 多连接金属层205，且该主动面20a覆盖有保护层21。该半导体芯片 20，可选择为主动或被动芯片，例如电容芯片、内存芯片(memorychip)、 ASIC (Application Specific Integrated Circuit)芯片或微处理器 (microprocessor)芯片。
如图2D所示，提供一承载板22,该承载板22例如一形成有线 路的电路板、绝缘板或金属板，且于该承载板22中形成有至少一开口 220，且将至少一该半导体芯片20，放置于该开口 220中。
如图2E所示，于该承载板22及该半导体芯片20'表面的保护层 21表面形成一介电层23，且于该介电层23及保护层21中对应该半导 体芯片20'的连接金属层205的位置利用例如激光(laser)方式形成开 孔24，从而以露出所述连接金属层205上表面。于本实施例中，该介 电层23通过贴附或涂布等方式形成于该承载板22及该保护层21表面。 该介电层23是由FR-4树脂、FR-5树脂、环氧树脂(Epoxy)、聚酯 树脂(Polyesters)、氰脂(Cyanate ester)、聚酰亚胺(Polyimide)、双顺 丁烯二酸酰亚胺/三氮阱(BT, Bismaleimide triazine)或混合环氧树脂、玻 璃纤维(Glass fiber)等绝缘性材料制成。其中该介电层23可如本实施例， 其流动填入至半导体芯片20'与承载板22的开口 220间所形成的间隙 中，从而通过该介电层23以固定半导体芯片20';也可如另一实施例 先于半导体芯片与承载板开口间所形成的间隙中填入粘着材料后，再 于嵌埋有半导体芯片的承载板表面形成有介电层，尔后再进行线路工 艺(本实施例图未示)。
如图2F所示，于该介电层23上形成一线路层25，以及于该介 电层23及该保护层21的开孔24中形成导电结构250，以供该线路层 25通过该导电结构250电性连接至该半导体芯片20'表面的连接金属层 205。有关于该介电层23上形成线路层的工艺技术繁多，但是乃业界
所周知的工艺技术，其非本案技术特征，故未再予赘述。
如图2G所示，之后还可于该介电层23及该线路层上进行线路 增加层工艺以形成一线路增加层结构26，且该线路增加层结构26电性 连接至该线路层25。有关于形成线路增加层结构26的工艺技术繁多， 但是乃业界所周知的工艺技术，其非本案技术特征，故未再予赘述。
该线路增加层结构26包括有介电层260，叠放置于该介电层260 上的图案化线路层261以及形成于该介电层260中以电性连接该线路 层261的导电结构262，且所述多个导电结构262得以电性连接至该线 路层25。而在该线路增加层结构26的外表面的线路层上则形成有多个 电性连接垫263。
又如图2G所示，该线路增加层结构26最外层线路层上覆盖有 一防焊层27，该防焊层27具有多数开孔270以外露出该线路层作为电 性连接垫263的部分，用以提供植置有多数的导电组件(图式中未表 示)，例如为锡球(Solder ball)、导电柱或焊柱，从而供收纳于该承载 板22中的该半导体芯片20'得以通过电极垫202、线路层25、该线路 增加层结构26以及该导电组件而电性导接至外部电子装置。
通过上述工艺所形成的本发明的埋入半导体芯片的电路板结构 包括至少一半导体芯片20'、保护层21、承载板22、介电层23及线 路层25。
该半导体芯片20，具有一主动面20a及与该主动面20a对应的非 主动面20b，且该主动面20a具有多个电极垫202，于该半导体晶片20 的主动面20a表面形成有一钝化保护层203(Passivation layer),又于该 钝化保护层203表面形成有开孔204以露出该半导体晶片20的电极垫 202，又于该半导体晶片20的电极垫202上形成有一铜的连接金属层 205。
该承载板22为形成有线路的电路板、绝缘板或金属板，且该承 载板22中形成有至少一贯穿的开口 220，而该半导体芯片20'连接安置 于该开口 220中。
该保护层21是形成于该半导体芯片20'的主动面20a，以保护覆 盖在其下的连接金属层205。
该介电层23形成于该承载板22及该保护层21表面，且于该介
电层23及该保护层21中形成有开孔24以露出该半导体芯片20'表面 的连接金属层205。
该线路层25形成于该介电层23上，且该线路层25通过形成于 该介电层23及该保护层21的开孔24中的导电结构250电性连接至该 半导体芯片20'表面的连接金属层205。
此外，本发明的埋入半导体芯片的电路板结构还包括一形成于该 介电层23及该线路层25上的线路增加层结构26，且该线路增加层结 构26电性连接至该线路层25。
该线路增加层结构26包括有介电层260，叠放置于该介电层260 上的图案化线路层261以及形成于该介电层260中的导电结构262，且 所述多数个导电结构262得以电性连接至该线路层25。而在该线路增 加层结构26之外表面的线路层上则形成有多个电性连接垫263。此外， 该线路增加层结构26最外层线路层上覆盖有一防焊层27，该防焊层 27具有多个开孔270以外露出该电性连接垫263，用以提供植置有多 数的导电组件(图式中未表示)，例如为锡球(Solder ball)、导电柱或 焊柱，从而供收纳于该承载板22中的该半导体芯片20'得以通过电极 垫202、连接金属层205、线路层25、线路增加层结构26以及该导电 组件而电性导接至外部电子装置。
本发明的埋入半导体芯片的电路板结构及其制法，主要是半导体 晶片20切割之前，于该半导体晶片20表面先形成保护层21，以通过 该保护层21保护覆盖在其下的连接金属层205，接着进行切割工艺以 形成多个半导体芯片20'，之后还可将该半导体芯片20'埋入该承载板 22的开口 220中，且于该承载板22及该半导体芯片20'表面的保护层 21上进行线路增加层工艺以完成该半导体芯片向外的电性连接。本发 明得于该半导体晶片表面形成保护层，藉以避免该连接金属层205表 面产生氧化以及被污损的情况。
上述实施例仅为示例性说明本发明的原理及其功效，而非用于限 制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下， 对上述实施例进行修饰与变化。因此，本发明的权利保护范围，应如 申请专利权利要求所列。
权利要求
1.一种埋入半导体芯片的电路板结构，包括一承载板，具有至少一开口；一半导体芯片，连接安置于该承载板开口中，该半导体芯片具有一主动面，于该主动面具有多个电极垫，并于该电极垫上形成有一连接金属层；一保护层，形成于该半导体芯片的主动面以保护该半导体芯片表面的连接金属层；一介电层，形成于该承载板表面及该保护层表面；以及一线路层，形成于该介电层上，且该线路层具有形成于贯穿该介电层及保护层中的导电结构以电性连接该半导体芯片的连接金属层。
2. 如权利要求l所述的埋入半导体芯片的电路板结构，其中，该承 载板为形成有线路的电路板、绝缘板及金属板其中之一。
3. 如权利要求l所述的埋入半导体芯片的电路板结构，其中，该半 导体芯片的主动面及电极垫表面进一步包括一钝化保护层，且该 钝化保护层表面形成有开孔以露出该电极垫，从而于该电极垫上 形成该连接金属层。
4. 如权利要求l所述的埋入半导体芯片的电路板结构，其中，该连 接金属层为铜金属。
5. 如权利要求l所述的埋入半导体芯片的电路板结构，进一步包括 一线路增加层结构，形成于该介电层及该线路层上，而该线路增 加层结构电性连接至该线路层，且该线路增加层结构最外表面形 成多电性连接垫。
6. 如权利要求5所述的埋入半导体芯片的电路板结构，其中，该线 路增加层结构外表面形成一防焊层，且该防悍层中形成多个开孔 以露出所述电性连接垫。
7. 如权利要求5所述的埋入半导体芯片的电路板结构，其中，该线 路增加层结构包括至少一介电层，叠放置于该介电层上的线路层， 以及形成于该介电层中的导电结构。
8. —种埋入半导体芯片的电路板结构的制法，包括提供一具有主动面的半导体晶片，而该主动面具有多个电极垫， 于该电极垫上形成有一连接金属层；于该半导体晶片的主动面及连接金属层表面上形成一保护层；切割该半导体晶片及保护层，以将该半导体晶片切割成多个表 面具有该保护层的半导体芯片；提供一至少具有一开口的承载板，且将至少一具有该保护层的 半导体芯片连接安置于该开口中；于该承载板及保护层表面形成一介电层；于该介电层及保护层中对应该半导体芯片的连接金属层的位置 形成开孔以露出该连接金属层；以及于该介电层表面形成一线路层，且于该介电层及保护层开孔中 形成导电结构，使该线路层经由该导电结构以电性连接该半导体芯 片的连接金属层。
9. 如权利要求8所述的埋入半导体芯片的电路板结构的制法，其中， 该承载板为形成有线路的电路板、绝缘板及金属板其中之一。
10. 如权利要求8所述的埋入半导体芯片的电路板结构的制法，其中， 该半导体芯片的主动面及电极垫表面进一步包括形成一钝化保护 层，且该钝化保护层表面形成有开孔以露出该电极垫，从而于该 电极垫上形成该连接金属层。
11. 如权利要求10所述的埋入半导体芯片的电路板结构的制法，其 中，该连接金属层为铜金属。
12. 如权利要求8所述的埋入半导体芯片的电路板结构的制法，进一 步包括于该介电层及该线路层上形成一线路增加层结构，该线路 增加层结构电性连接至该线路层，且该线路增加层结构最外表面 形成多个电性连接垫。
13. 如权利要求12所述的埋入半导体芯片的电路板结构的制法，进一 步包括于该线路增加层结构外表面形成一防焊层，且该防焊层中 形成多个开孔以露出所述电性连接垫。
14. 如权利要求12所述的埋入半导体芯片的电路板结构的制法，其 中，该线路增加层结构包括至少一介电层、叠放置于该介电层上 的线路层，以及形成于该介电层中的导电结构。
全文摘要
一种埋入半导体芯片的电路板结构及其制法，主要提供一具有主动面的半导体晶片，而该主动面具有多个电极垫，于该电极垫上形成有一连接金属层；于该连接金属层表面及半导体晶片表面形成一保护层，并进行切割工艺以形成多个半导体芯片；提供一具有至少一开口的承载板以将该半导体芯片连接安置于该开口中；以及于该承载板及该半导体芯片表面的保护层上依序形成一介电层及线路层，且该线路层得以电性连接至该半导体芯片的连接金属层。因此，本发明可通过形成于该半导体芯片表面的保护层保护覆盖在其下的连接金属层不被氧化及污染，而具有简化工艺、降低工艺成本及缩短工艺时间的优点。
文档编号H01L23/48GK101359639SQ200710139779
公开日2009年2月4日 申请日期2007年7月31日 优先权日2007年7月31日
发明者胡竹青, 陈尚玮 申请人:全懋精密科技股份有限公司