专利名称：半导体装置的制造方法和制造装置、计算机存储介质以及存储有处理方案的存储介质的制作方法
技术领域：
本发明涉及例如适用于制造液晶显示装置等半导体装置的半导体 装置的制造方法、半导体装置的制造装置、计算机存储介质以及存储 有处理方案的存储介质。
背景技术：
一直以来，在半导体装置的制造工序中，对规定部位进行蚀刻时， 大多采用使用药液的湿式蚀刻和使用气体的干式蚀刻。作为干式蚀刻 已知例如产生蚀刻气体的等离子体，利用该等离子体的作用进行蚀刻 的等离子体蚀刻等。
例如，在液晶显示装置中的非晶硅TFT (薄膜晶体管)的制造工 序等中，在对金属膜进行蚀刻形成栅极电极、源极电极和漏极电极的 工序，对非晶硅膜进行蚀刻形成岛状构造的工序，形成沟槽(channel) 的工序等工序中，使用适当的湿式蚀刻和干式蚀刻。其中，湿式蚀刻 大多主要用于金属膜的蚀刻工序中。而且，在上述蚀刻工序中，已知 利用含有氧气和含氟气体的混合气体进行灰化，除去半导体层边缘部 的隆起层，改善电流的特性的技术(例如参照专利文献O。
并且，在上述液晶显示装置中的非晶硅TFT的制造工序中，通过 使用形成为台阶状的抗蚀剂掩模，使掩模数减少，向节省掩模处理推 进。在该节省掩模处理中，通过对形成为台阶状的抗蚀剂掩模在途中 进行灰化，改变其形状，作为两种掩模使用，从而能够减少一次掩模 形成工序。
并且，在使用上述形成为台阶状的抗蚀剂掩模的工序中，采用进 行两次湿式蚀刻工序和两次干式蚀刻工序的方法，通过将第二次湿式 蚀刻工序替换为干式蚀刻工序，提高对配线宽度、沟槽长度等的控制 性，降低湿式药液的流动成本，缩短工序等，因而能够提高生产力和
成品率。
但是，例如，如果对进行了一次湿式蚀刻后的金属膜随后再利用 干式蚀刻进行蚀刻，由于在进行湿式蚀刻时与蚀刻液接触而在金属膜 的边缘(露出部)形成变质层，该变质层在干式蚀刻时不会被蚀刻而
作为残渣以栅栏(fence)状残留下来，存在对以后的工序带来恶性影 响、对设备特性带来恶性影响的问题。例如，如果在源极、漏极之间 存在上述残渣，有时会产生源极、漏极之间的电短路。 专利文献1:日本特开2005-72443号公报
如上所述，在现有技术中，在包括对金属膜进行湿式蚀刻的工序 和随后对该金属膜进行干式的蚀刻工序的情况下，湿式蚀刻时在暴露 于药液的金属膜的侧面形成变质层，该变质层在干式蚀刻时不会被蚀 刻而作为残渣以栅栏状残留下来，存在对以后的工序带来恶性影响、 对设备特性带来恶性影响的问题。
发明内容
本发明是为了解决上述课题而完成的，其目的在于提供一种半导 体装置的制造方法、半导体装置的制造装置、计算机存储介质以及存 储有处理方案的存储介质，该半导体装置的制造方法在包括对金属膜 进行湿式蚀刻的工序和随后对该金属膜进行干式蚀刻工序的情况下， 能够减轻因在湿式蚀刻工序中在金属膜上形成的变质层的残渣引起的 对后续工序带来的恶性影响以及对设备特性带来的恶性影响，从而能 够稳定地制造质量优良的半导体装置。
发明方面1所述的半导体装置的制造方法，其特征在于在湿式 蚀刻工序中对形成于基板上的金属膜进行蚀刻之后，具有对上述金属 膜进行干式蚀刻的干式蚀刻工序。在上述干式蚀刻工序之前，进行除 去在上述湿式蚀刻工序中在上述金属膜上形成的变质层的变质层除去工序。
发明方面2所述的半导体装置的制造方法为发明方面1所述的半
导体装置的制造方法，其特征在于将上述基板收容在处理腔室内， 不将上述基板从上述处理腔室内搬出，连续进行上述变质层除去工序 和上述干式蚀刻工序。
发明方面3所述的半导体装置的制造方法，其特征在于在湿式 蚀刻工序中隔着抗蚀剂掩模对形成于基板上的金属膜进行蚀刻之后， 具有对上述金属膜进行干式蚀刻的干式蚀刻工序。包括灰化工序， 对上述抗蚀剂掩模的一部分进行灰化，并改变上述抗蚀剂掩模的形状; 变质层除去工序，除去在上述湿式蚀刻工序中在上述金属膜上形成的 变质层；和干式蚀刻工序，隔着在上述灰化工序中改变形状后的上述 抗蚀剂掩模对上述金属膜进行干式蚀刻。
发明方面4所述的半导体装置的制造方法为发明方面3所述的半
导体装置的制造方法，其特征在于将上述基板收容在处理腔室内， 不将上述基板从上述处理腔室内搬出，连续进行上述灰化工序、上述 变质层除去工序和上述干式蚀刻工序。
发明方面5所述的半导体装置的制造方法，其特征在于在湿式 蚀刻工序中隔着抗蚀剂掩模对形成于基板上的金属膜进行蚀刻之后， 具有对上述金属膜进行干式蚀刻的干式蚀刻工序。包括第一干式蚀 刻工序，隔着上述抗蚀剂掩模对上述金属膜下层的非晶硅膜进行干式 蚀刻；灰化工序，对上述抗蚀剂掩模的一部分进行灰化，并改变上述 抗蚀剂掩模的形状；变质层除去工序，除去在上述湿式蚀刻工序中在 上述金属膜上形成的变质层；第二干式蚀刻工序，隔着在上述灰化工 序中改变形状后的上述抗蚀剂掩模对上述金属膜进行干式蚀刻；和第 三干式蚀刻工序，隔着在上述灰化工序中改变形状后的上述抗蚀剂掩 模对上述非晶硅膜进行干式蚀刻。
发明方面6所述的半导体装置的制造方法为发明方面5所述的半 导体装置的制造方法，其特征在于将上述基板收容在处理腔室内， 不将上述基板从上述处理腔室内搬出，连续进行上述第一干式蚀刻工 序、上述灰化工序、上述变质层除去工序、上述第二干式蚀刻工序和 上述第三干式蚀刻工序。
发明方面7所述的半导体装置的制造方法，其特征在于在湿式
蚀刻工序中隔着抗蚀剂掩模对形成于基板上的金属膜进行蚀刻之后，
具有对上述金属膜进行干式蚀刻的干式蚀刻工序。包括灰化工序， 对上述抗蚀剂掩模的一部分进行灰化，并改变上述抗蚀剂掩模的形状;
变质层除去工序，除去在上述湿式蚀刻工序中在上述金属膜上形成的
变质层；第一干式蚀刻工序，隔着在上述灰化工序中改变形状后的上 述抗蚀剂掩模对上述金属膜下层的非晶硅膜进行干式蚀刻；第二干式
蚀刻工序，隔着在上述灰化工序中改变形状后的上述抗蚀剂掩模对上
述金属膜进行干式蚀刻；和第三干式蚀刻工序，隔着在上述灰化工序 中改变形状后的上述抗蚀剂掩模对上述非晶硅膜进行干式蚀刻。
发明方面8所述的半导体装置的制造方法为发明方面7所述的半 导体装置的制造方法，其特征在于在上述第一干式蚀刻工序中，对 上述金属膜的一部分进行干式蚀刻。
发明方面9所述的半导体装置的制造方法为发明方面7或8所述 的半导体装置的制造方法，其特征在于将上述基板收容在处理腔室 内，不将上述基板从上述处理腔室内搬出，连续进行上述灰化工序、 上述变质层除去工序、上述第一千式蚀刻工序、上述第二干式蚀刻工 序和上述第三干式蚀刻工序。
发明方面10所述的半导体装置的制造方法为发明方面1 9中任
一项所述的半导体装置的制造方法，其特征在于使用含有SF6和Cb
的混合气体的等离子体或者含有SF6和02的混合气体的等离子体，进
行上述变质层除去工序。
发明方面11所述的半导体装置的制造方法为发明方面1 10中任
一项所述的半导体装置的制造方法，其特征在于上述金属膜是铝或
其合金膜、钼或其合金膜、铝或其合金膜与钼或其合金膜的叠层膜中 的任意一种。
发明方面12所述的半导体装置的制造方法，其特征在于，包括
收容基板的处理腔室；向上述处理腔室内供给处理气体的处理气体供 给单元；使从上述处理气体供给单元供给的上述处理气体等离子体化， 并对上述基板进行处理的等离子体生成单元；和控制部，进行控制使 得在上述处理腔室内实施发明方面1 11中任一项上述的半导体装置 的制造方法。
发明方面13所述的计算机存储介质，存储有在计算机上运行的控 制程序，其特征在于上述控制程序，在执行时控制半导体装置的制 造装置，使得实施发明方面1 11中任一项所述的半导体装置的制造 方法。
发明方面14所述的存储有处理方案的存储介质，其存储有用于控 制半导体装置的制造装置的处理方案，该半导体装置的制造装置在湿 式蚀刻工序中对形成于基板上的金属膜进行蚀刻之后，进行对上述金 属膜进行干式蚀刻的干式蚀刻工序，其特征在于上述处理方案，在 上述干式蚀刻工序之前，具有除去在上述湿式蚀刻工序中在上述金属 膜上形成的变质层的变质层除去工序。
发明效果
依据本发明，能够提供一种半导体装置的制造方法、半导体装置 的制造装置、计算机存储介质以及存储有处理方案的存储介质，该半 导体装置的制造方法在包括对金属膜进行湿式蚀刻的工序和随后对该 金属膜进行干式蚀刻工序的情况下，能够减轻因在湿式蚀刻工序中在 金属膜上形成的变质层的残渣引起的对后续工序带来的恶性影响以及 对设备特性带来的恶性影响，从而能够稳定地制造质量优良的半导体 装置。
图1是示意性地表示本发明实施方式中的基板的截面结构的图。
图2是表示本发明实施方式中的半导体装置的制造装置的结构示 意图。
图3是示意性地表示本发明其他实施方式中的基板的截面结构的图。
图4是示意性地表示现有技术中基板的上面以及截面的构成的图。 符号说明
100:基板；10h掩模；102:栅极电极；103:绝缘膜；104: a-Si 膜；105: n+a-Si膜；106:金属膜；107:形成为台阶状的抗蚀剂掩模; 108:变质层；109:沟槽。
具体实施例方式
下面，参照附图，说明本发明的实施方式。图1是表示本实施方 式的半导体装置的制造方法中基板100的截面结构的放大图，图2是
表示作为本实施方式半导体装置的制造装置的等离子体蚀刻装置的结 构图。首先，参照图2，说明等离子体蚀刻装置的结构。
等离子体蚀刻装置1构成为反应性离子蚀刻(RIE)装置，该反应
性离子蚀刻装置在处理腔室2内产生处理气体的等离子体，在配置于 该处理腔室2内的基板100上，引出等离子体中的离子使其发生作用 进行蚀刻。而且，在该处理腔室2中，并不仅限于等离子体蚀刻，还 可以进行后述的变质层除去工序和灰化工序等。
能够将内部气密地封闭的处理腔室2形成为方形，在该处理腔室2 内设置有基座3，该基座3由上下配置的两种绝缘性支撑部件3a、 3b 所支撑。并且，在该基座3上，载置有液晶显示装置用的玻璃基板等 基板IOO。在该基座3上连接有高频电源4，从该高频电源4向基座3 供给规定频率(例如13.56MHz)的高频电力。
在处理腔室2的天井部设置有对置电极5,该对置电极5处于接地 电位。对置电极5具有多个透孔5a，将供给至气体入口 6的处理气体 从这些透孔5a呈喷淋状向基板100供给。在气体入口 6上连接有气体 供给管7。并且在气体供给管7上通过阀门8、质量流量控制器9连接 有处理气体供给源10。从处理气体供给源IO供给规定的处理气体。
在处理腔室的底部2连接有排气管11，在该排气管11上连接有排 气装置12。排气装置12具备涡轮分子泵等真空泵，能够将处理腔室2 内抽真空至规定的减压气体氛围。而且，在处理腔室2的侧壁部设置 有闸阀13，在打开该闸阀13的状态下，从邻接的负载锁定室(未图示) 搬入或搬出基板100。
上述结构的等离子体蚀刻装置1整体的动作由控制部60统一控 制。在该控制部60中设置有具备CPU并控制等离子体蚀刻装置1各 部的过程控制器61、用户接口 62和存储部63。
用户接口 62由工序管理者用于管理等离子体蚀刻装置1而输入指 令的键盘、可视化显示等离子体蚀刻装置1的运转状况的显示器等构 成。
存储部63中存储有方案，该方案记录有用于在过程控制器61的 控制下实现在等离子体蚀刻装置1中执行的各种处理的控制程序(软 件)和处理条件的数据等。并且，根据需要，按照来自用户接口62的
指示等，从存储部63调出任意方案，由过程控制器61执行，在过程 控制部61的控制下，在等离子体蚀刻装置1中进行希望的处理。而且，
控制程序和处理条件数据等方案，可以在存储于计算机能够读取的计
算机存储介质(例如硬盘、CD、软盘、半导体存储器等)等中的状态 下使用，或者，也可以例如通过专用线路从其他的装置随时传送，在 线使用。
利用上述结构的等离子体蚀刻装置1进行基板100的等离子体蚀 刻等的等离子体处理时，首先，打开闸阀13，然后将基板100从未图 示的负载锁定室搬入到处理腔室2内，载置于基座3上。然后，关闭 闸阀13，利用排气装置12将处理腔室2内抽真空至规定的真空度。
然后，打开闸阀8， 一边由质量流量控制器9调整来自处理气体供 给源10的规定处理气体的流量， 一边通过处理气体供给管7、气体入 口 6导入到处理腔室2内。
然后，将处理腔室2内的压力维持在规定的压力，并从高频电源4 向基座3施加规定频率的高频电力。由此，处理气体解离，在处理腔 室2内产生等离子体，同时该等离子体中的离子被引出，到达被处理 基板100，进行等离子体蚀刻等的等离子体处理。
然后，当规定的等离子体处理完成时，停止高频电力的供给和处 理气体的供给，按照与上述顺序相反的顺序，将基板100从处理腔室2 内搬出。
下面，参照图1，说明作为本实施方式中半导体装置的制造方法的 液晶显示装置中非晶硅TFT的制造方法。图1是示意性地表示本实施 方式中基板IOO的截面结构的图。如图1 (a)所示，在由透明玻璃基 板构成的基板100上，首先，通过使用光抗蚀剂构成的掩模101的蚀 刻(湿式蚀刻)，形成由形成为规定形状的金属膜构成的栅极电极102。
接着，如图1 (b)所示，在除去掩模101之后，从下侧依次形成 绝缘膜103、 a-Si膜(非晶硅膜)104、 n+a-Si膜105和金属膜106，并 在金属膜106上形成抗蚀剂掩模107，该抗蚀剂掩模107形成为台阶状。 作为金属膜，可以使用例如Al或其合金膜、Mo或其合金膜、Mo或其 合金/Al或其合金的叠层膜、Mo或其合金/A 1或其合金/Mo或其合金的 叠层膜等。 接着，如图1 (C)所示，将形成为台阶状的抗蚀剂掩模107作为
掩模，利用湿式蚀刻对金属膜106的进行蚀刻，然后，对n+a-Si膜105、 a-Si膜104进行干式蚀刻，并进行形成岛状部分的岛(island)蚀刻工 序。在上述湿式蚀刻工序中，在与湿式蚀刻用的药液接触的金属膜106 的边缘部(露出部)，形成了变质层(推测主要是氧化物)108。
下面，如图1 (d)所示，进行半灰化工序，对形成为台阶状的抗 蚀剂掩模107进行灰化至途中。
然后，如图1 (e)所示，进行除去变质层108的变质层除去工序。 该变质层除去工序中，作为处理气体，使用含有SF6和Cl2的混合气体 或者含有SF6和02的混合气体，利用其等离子体进行。在使用SF6和 Cl2的混合气体作为处理气体的情况下，Cl2的流量为，例如100 150sccm， Cl2禾B SF6的流量比例如为5/1 15/1，压力例如为6.65 13.3Pa，高频率电力为0.58 0.86W/cm2左右。此外，在使用SF^P 02 的混合气体作为处理气体的情况下，作为处理条件的一个示例， SF6/O2=50/50sccm，压力2.66Pa，高频电力-0.58 W/cm2。
然后，如图1 (d)所示，将实施半灰化后的形成为台阶状的抗蚀 剂掩模107作为掩模，利用干式蚀刻依次对金属膜106、 n+a-Si膜105、 a-Si膜104的一部分进行蚀刻，形成沟槽109。
并且，在上述工序之后，进行形成钝化膜以及形成使用第三抗蚀 剂掩模的接触孔(contact hole)的蚀刻工序、形成ITO膜以及形成使 用第四抗蚀剂掩模的像素电极的蚀刻工序，制造液晶显示装置。
如上所述，在本实施方式中，通过变质层除去工序除去由湿式蚀 刻产生的金属膜的变质层108，能够减轻由变质层108的残渣引起的对 后续工序带来的恶性影响以及对设备特性带来的恶性影响。
反之，在不进行变质层除去工序的情况下，如图4所示，在通过 湿式蚀刻在金属膜106上形成有变质层108的状态下(a)，如果接着 进行半灰化工序，就会因形成为台阶状的抗蚀剂掩模107收縮(shrink)， 而导致金属膜106的一部分露出(b)。并且，由于在该状态下对金属 膜106进行干式蚀刻工序，露出部分形成钉(spike)状，只有外侧的 变质层108 (残渣)呈栅栏状残留下来(c)。该栅栏状的残渣如图4 (c) 的上部(上面的图示)所示，形成为框状，因此在源极、漏极之间有
时会发生电短路等。
在上述的实施方式中，下述条件下，进行将形成为台阶状的抗蚀 剂掩模107作为掩模，利用湿式蚀刻(蚀刻液=磷酸+醋酸+硝酸)对金 属膜106进行蚀刻后的一系列工序。
艮口，使用SF6和Cl2的混合气体进行岛蚀刻工序，该岛蚀刻工序对
n+a-Si膜105、 a-Si膜104进行干式蚀刻并形成岛状部分。使用02气 进行半灰化工序，该半灰化工序对形成为台阶状的抗蚀剂掩模107进 行灰化至途中。然后，在处理气体Cl2/SF^150/10SCCM、压力10.64Pa、 高频电力0.58 0.86W/cr^的条件下进行除去变质层108的变质层除去 工序。然后，将进行半灰化后的形成为台阶状的抗蚀剂掩模107作为 掩模，使用Cl2和02的混合气体对金属膜106中的Mo膜进行干式蚀 刻，使用BCl3禾卩Cb的混合气体对Al膜进行干式蚀刻，使用Cl2禾P SF6 的混合气体对n+a-Si膜105、 a-Si膜104的一部分进行干式蚀刻，形成 沟槽109。
结果，能够制造出不存在因变质层108的残渣引起的钉状或栅栏 状结构物等的状态良好的薄膜晶体管。并且，在上述一系列的使用形 成为台阶状的抗蚀剂掩模的工序中，最初的湿式蚀刻之后的工序由图2 所示的等离子体蚀刻装置1实施。这时， 一旦将基板100收容到处理 腔室2内之后，通过依次改变处理气体等的处理条件，能够不取出基 板100而进行处理。因此，与途中进行湿式蚀刻的情况相比，能够有 效地在短时间内进行处理。
下面，参照图3说明其他的实施方式。如图3 (a)所示，在由透 明玻璃基板构成的基板100上，首先通过使用光抗蚀剂构成的掩模101 的蚀刻(湿式蚀刻)，形成由形成为规定形状的金属膜构成的栅极电极 102。
接着，如图3 (b)所示，在除去掩模101之后，从下侧依次形成 绝缘膜103、 a-Si膜(非晶硅膜)104、 n+a-Si膜105、金属膜106，并 在金属膜106上形成抗蚀剂掩模107，该抗蚀剂掩模107形成为台阶状。 作为金属膜，可以使用例如Al或其合金膜、Mo或其合金膜、Mo或其 合金/Al或其合金的叠层膜、Mo或其合金/A 1或其合金/Mo或其合金的 叠层膜等。
接着，如图3 (C)所示，将形成为台阶状的抗蚀剂掩模107作为
掩模，利用湿式蚀刻对金属膜106进行蚀刻。在该工序中，在湿式蚀 刻后的金属膜106的边缘部(露出部)形成有变质层108。
下面，如图3 (d)所示，进行半灰化工序，对形成为台阶状的抗 蚀剂掩模107进行灰化至途中。
然后，与上述实施方式一样进行除去变质层108的变质层除去工 序，此后，对n+a-Si膜105、 a-Si膜104进行干式蚀刻，形成岛状部分， 并且，利用干式蚀刻对金属膜106、 n+a-Si膜105、 a-Si膜104的一部 分进行蚀刻，形成沟槽109。其中，在对n+a-Si膜105、 a-Si膜104进 行干式蚀刻并形成岛状部分时，根据金属膜的种类，也可以对沟槽部 分的金属膜的一部分进行蚀刻。
在本实施方式中，半灰化工序和岛蚀刻工序与上述实施方式互换， 通过在半灰化工序之后进行变质层除去工序，能够得到与上述实施方 式同样的效果。而且，在本实施方式中，如果在变质层除去工序中使 用CVSF6作为处理气体，则使用该气体系能够对n+a-Si膜105、 a-Si 膜104进行蚀刻，因此能够直接继续进行岛蚀刻工序，能够在实质上 减少工序数。
权利要求
1.一种半导体装置的制造方法，其特征在于在湿式蚀刻工序中对形成于基板上的金属膜进行蚀刻之后，具有对所述金属膜进行干式蚀刻的干式蚀刻工序，在所述干式蚀刻工序之前，进行除去在所述湿式蚀刻工序中在所述金属膜上形成的变质层的变质层除去工序。
2. 如权利要求1所述的半导体装置的制造方法，其特征在于.-将所述基板收容在处理腔室内，不将所述基板从所述处理腔室内搬出，连续进行所述变质层除去工序和所述干式蚀刻工序。
3. —种半导体装置的制造方法，其特征在于在湿式蚀刻工序中隔着抗蚀剂掩模对形成于基板上的金属膜进行 蚀刻之后，具有对所述金属膜进行干式蚀刻的干式蚀刻工序，包括灰化工序，对所述抗蚀剂掩模的一部分进行灰化，并改变 所述抗蚀剂掩模的形状；变质层除去工序，除去在所述湿式蚀刻工序中在所述金属膜上形 成的变质层；和干式蚀刻工序，隔着在所述灰化工序中改变形状后的所述抗蚀剂 掩模对所述金属膜进行干式蚀刻。
4. 如权利要求3所述的半导体装置的制造方法，其特征在于将所述基板收容在处理腔室内，不将所述基板从所述处理腔室内 搬出，连续进行所述灰化工序、所述变质层除去工序和所述干式蚀刻 工序。
5. —种半导体装置的制造方法，其特征在于在湿式蚀刻工序中隔着抗蚀剂掩模对形成于基板上的金属膜进行 蚀刻之后，具有对所述金属膜进行干式蚀刻的干式蚀刻工序，包括第一干式蚀刻工序，隔着所述抗蚀剂掩模对所述金属膜下 层的非晶硅膜进行干式蚀刻；灰化工序，对所述抗蚀剂掩模的一部分进行灰化，并改变所述抗蚀剂掩模的形状；变质层除去工序，除去在所述湿式蚀刻工序中在所述金属膜上形 成的变质层；第二干式蚀刻工序，隔着在所述灰化工序中改变形状后的所述抗 蚀剂掩模对所述金属膜进行干式蚀刻；和第三干式蚀刻工序，隔着在所述灰化工序中改变形状后的所述抗 蚀剂掩模对所述非晶硅膜进行干式蚀刻。
6. 如权利要求5所述的半导体装置的制造方法，其特征在于 将所述基板收容在处理腔室内，不将所述基板从所述处理腔室内搬出，连续进行所述第一干式蚀刻工序、所述灰化工序、所述变质层 除去工序、所述第二干式蚀刻工序和所述第三干式蚀刻工序。
7. —种半导体装置的制造方法，其特征在于在湿式蚀刻工序中隔着抗蚀剂掩模对形成于基板上的金属膜进行 蚀刻之后，具有对所述金属膜进行干式蚀刻的干式蚀刻工序，包括灰化工序，对所述抗蚀剂掩模的一部分进行灰化，并改变 所述抗蚀剂掩模的形状；变质层除去工序，除去在所述湿式蚀刻工序中在所述金属膜上形成的变质层；第一干式蚀刻工序，隔着在所述灰化工序中改变形状后的所述抗 蚀剂掩模对所述金属膜下层的非晶硅膜进行干式蚀刻；第二干式蚀刻工序，隔着在所述灰化工序中改变形状后的所述抗 蚀剂掩模对所述金属膜进行干式蚀刻；和第三干式蚀刻工序，隔着在所述灰化工序中改变形状后的所述抗 蚀剂掩模对所述非晶硅膜进行干式蚀刻。
8. 如权利要求7所述的半导体装置的制造方法，其特征在于-在所述第一干式蚀刻工序中，对所述金属膜的一部分进行干式蚀 刻。
9. 如权利要求7或8所述的半导体装置的制造方法，其特征在于将所述基板收容在处理腔室内，不将所述基板从所述处理腔室内 搬出，连续进行所述灰化工序、所述变质层除去工序、所述第一干式 蚀刻工序、所述第二干式蚀刻工序和所述第三干式蚀刻工序。
10. 如权利要求1 9中任一项所述的半导体装置的制造方法，其特征在于使用含有SFe和Cl2的混合气体的等离子体或者含有SF6和02的混合气体的等离子体，进行所述变质层除去工序。
11. 如权利要求1 10中任一项所述的半导体装置的制造方法，其特征在于所述金属膜是铝或其合金膜、钼或其合金膜、铝或其合金膜与钼 或其合金膜的叠层膜中的任意一种。
12. —种半导体装置的制造装置，其特征在于，包括 收容基板的处理腔室；向所述处理腔室内供给处理气体的处理气体供给单元； 使从所述处理气体供给单元供给的所述处理气体等离子体化，并对所述基板进行处理的等离子体生成单元；和控制部，进行控制使得在所述处理腔室内实施权利要求1 11中任一项所述的半导体装置的制造方法。
13. —种计算机存储介质，存储有在计算机上运行的控制程序，其 特征在于所述控制程序，在执行时控制半导体装置的制造装置，使得实施 权利要求1 11中任一项所述的半导体装置的制造方法。
14. 一种存储有处理方案的存储介质，其存储有用于控制半导体装 置的制造装置的处理方案，该半导体装置的制造装置在湿式蚀刻工序中对形成于基板上的金属膜进行蚀刻之后，进行对所述金属膜进行干 式蚀刻的干式蚀刻工序，其特征在于所述处理方案，在所述干式蚀刻工序之前，具有除去在所述湿式 蚀刻工序中在所述金属膜上形成的变质层的变质层除去工序。
全文摘要
本发明提供一种半导体装置的制造方法，在包括对金属膜进行湿式蚀刻的工序和随后对该金属膜进行干式蚀刻的工序的情况下，能够减轻因在湿式蚀刻工序中在金属膜上形成的变质层的残渣引起的对后续工序带来的恶性影响以及对设备特性带来的恶性影响，从而能够稳定地制造质量优良的半导体装置。对金属膜(106)进行湿式蚀刻之后，对n+a-Si膜(105)、a-Si膜(104)进行干式蚀刻。接着，对形成为台阶状的抗蚀剂掩模(107)进行灰化至途中，然后进行除去变质层(108)的变质层除去工序。此后，对金属膜(106)等进行干式蚀刻。
文档编号H01L21/3213GK101114589SQ20071013970
公开日2008年1月30日 申请日期2007年7月27日 优先权日2006年7月28日
发明者丸山智久, 出道仁彦, 吹野康彦 申请人:东京毅力科创株式会社