专利名称：半导体芯片及集成电路结构的制作方法
技术领域：
本发明是有关于一种具有密封环的半导体芯片，特别是有关于一种可防 止水气穿透密封环的半导体芯片及集成电路结构。
背景技术：
密封环(seal ring)成型在半导体制造工艺后端中是一很重要的部分。密封 环是围绕着集成电路的压力保护结构，其可防止半导体芯片中的内部电路不 受到由来自于晶片的半导体芯片的切割所引起的损坏。
传统的密封环是由内连金属线及连结中介窗所构成。图l显示一现有密 封环10的部分构造示意图。密封环IO通常是成形于一划线12(有时也可被 称为切割道)的内侧上。 一电路区域(未显示)是位于图1内的左侧上，而一切 割区域(在切割过程中被切割的区域)是位于图I内的右侧上。
密封环IO包括有由金属线14及导电中介窗18所组成的内连金属元件。 金属线14及导电中介窗18均是成形于介电层16之中，并且金属线14及导 电中介窗18是物理上连结的。此外， 一保护薄膜20是成形于密封环10之(一 顶层)上。
由于密封环10及保护薄膜20的存在，位于密封环10内侧上的电路区 域可免于受到外部环境的影响，因而可确保在一长时间后的半导体装置特性 的稳定度。传统上，密封环是电性浮动且不会提供电性保护。
密封环10的进一步功能是要使位于其内侧上的集成电路免于受到由水 气所引起的退化。由于介电层16通常是由多孔低介电常数的介电材料所构 成，故水气会轻易地穿透介电层16而到达集成电路处。因为由金属所构成 的密封环IO能阻碍水气穿透路径，故水气穿透现象会大幅减少。
发明内容
为了符合永久发展的定型应用的需求，密封环的设计必须被定型化，为此，本发明即揭示了一种密封环的定型化设计，本发明基本上采用如下所详 述的特征以解决上述的问题。本发明的一实施例提供一种半导体芯片，包括 一密封环，邻接于该半 导体芯片的边缘； 一开口，从该密封环的一顶面延伸至该密封环的一底面， 其中，该开口具有一第一端及一第二端，该第一端位于该密封环的一外侧上， 以及该第二端位于该密封环的一内侧上；以及一水气挡块，具有一侧壁，其 中，该侧壁平行于该密封环的一最近侧，以及该水气挡块邻接于该密封环， 并且具有面对该开口的一部分。上述的半导体芯片，其中优选地，该开口及该水气挡块具有可比拟于该 开口的一宽度的一距离。上述的半导体芯片，其中优选地，该水气挡块物理上分离于该密封环。上述的半导体芯片，其中优选地，该开口将该密封环分割成一第一端及 一第二端，以及该水气挡块仅连接于该密封环的该第一端或该第二端。上述的半导体芯片，其中优选地，还包括一额外水气挡块，其中，该额 外水气挡块邻接于该开口 ，并且相对于该水气挡块而位于该密封环的一相对上述的半导体芯片，其中优选地，还包括一额外密封环，邻接于该半导 体芯片的边缘，其中，该额外密封环具有一额外开口，以及该密封环的该开 口不与该额外密封环的该额外开口排列在一直线上。上述的半导体芯片，其中优选地，该开口的宽度小于2pm。 本发明的另一实施例提供一种集成电路结构，包括 一半导体芯片；一密封环，具有一第一侧、 一第二侧、 一第三侧及一第四侧，其中，该第一侧、 该第二侧、该第三侧及该第四侧分别邻接于该半导体芯片的边缘，该第一侧、该第二侧、该第三侧及该第四侧互相连接于彼此，以及该密封环包括多条第一金属线，分别位于多个介电层之中；多条中介窗条，连接于所述第一金 属线；及一幵口，延伸穿过所述第一金属线及所述中介窗条，其中，该开口 分开密封环的一第一端及一第二端；以及一挡块，具有多条第二金属线及多 个连结中介窗，其中，所述第二金属线及所述连结中介窗位于所述介电层之 中，该挡块邻接于该开口，并且面对该开口，以及该挡块至多连接于该密封 环的该第一端或该第二端。上述的集成电路结构，其中优选地，该密封环的所述中介窗条及所述第 一金属线具有相同的宽度，以及该挡块的所述第二金属线及所述连结中介窗 具有相同的宽度。
上述的集成电路结构，其中优选地，由该挡块及该密封环所定义的一路
径具有一长度及一宽度，以及该长度对于该宽度的比值大于20。
本发明的再一实施例提供一种半导体芯片，包括 一第一密封环，邻接 于该半导体芯片的边缘； 一第一开口，位于该第一密封环之中，其中，该第
一开口从该第一密封环的一顶层延伸至该第一密封环的一底层，并且阻止该 第一密封环形成一环圈； 一第二密封环，邻接于该半导体芯片的边缘；以及
一第二开口，位于该第二密封环之中，其中，该第二开口从该第二密封环的 一顶层延伸至该第二密封环的一底层，并且阻止该第二密封环形成一环圈， 以及该第一开口不与该第二开口排列在一直线上。
上述的半导体芯片，其中优选地，该第一开口及该第二开口面对该半导 体芯片的不同边缘。
上述的半导体芯片，其中优选地，该第一开口及该第二开口分别具有一 行进长度，以及该行进长度大于该第一密封环的宽度及该第二密封环的宽 度。
本发明的特点在于中断的密封环可降低噪声耦合，以及通过延伸水气行 进路径和/或水气挡块的成型来降低水气穿透。
图1显示一现有密封环的部分构造示意图2显示本发明的一实施例的俯视示意图，其中， 一密封环具有一开口； 图3A及图3B分别显示本发明的一实施例的俯视及剖面示意图，其中， 水气挡块邻接于一密封环中的一开口 ；
图4及图5显示水气挡块的变异；以及
图6A至图7B显示具有两密封环的实施例的俯视示意图，其中，每一个 密封环均具有一开口。
其中，附图标记说明如下
10 密封环 12~划线 14 金属线16~介电层
22 半导体芯片 28~集成电路 40、 42 水气挡块 47、 39 金属线部
18 导电中介窗 20 保护薄膜 24~密封环 26、 52 开口
34 夕卜侧 36 内侦lj
46、 38~中介窗部
50 额外密封环、牺牲密封环
Wl、 Wl'、 W2、 W3、 W4、 W5 宽度
Ll、 L2 长度
具体实施例方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施 例并配合所附附图做详细说明。
以下配合
本发明的较佳实施例。
图2显示一半导体芯片22的俯视示意图。半导体芯片22包括有邻接于 其边缘的一密封环24。集成电路28是成形于密封环24的一内侧36上。集 成电路28可以成形于半导体芯片22中的一半导体基底(未显示)的表面处。 在另一方面，密封环24是成形于位在半导体基底上的金属化层之中。
一开口 26会打断密封环24的环路。有利的是，被打断的密封环24会 阻挡一噪声耦合路径(noise-coupling path)。噪声阻挡特别是有利于将集成电 路隔绝于由高频电路(例如，射频电路)所产生的噪声。在一第一实施例之中， 集成电路28包括有一高频电路，其可能会不利地影响位于半导体芯片22外 的集成电路。在一第二实施例之中，高频电路是位于半导体芯片22之外， 以及集成电路28因此需要免于受到噪声耦合。由于密封环24具有由中介窗 或中介窗条所连结的多个金属化层，故开口 26会一路从密封环24的最上层 延伸至其最下层。
然而，噪声阻挡会造成密封环24的水气阻止功能降低。由于密封环24 是成形于介电层(未显示)之中，而介电层较佳地会具有低介电常数(例如，低 于3.5)，故水气可能会从半导体芯片22的边缘穿透进入至其中及密封环24 的外侧34，然后水气会通过开口 26到达内侧36及集成电路28。如上所述， 由水气所引发的可靠度降低会发生于集成电路28处。在此附图的例子中， 水气可能会沿着由箭头30所标示的一路径穿透。
在本发明的实施例之中，水气穿透现象是通过延伸水气行进路径和/或使水气行进路径变窄而被降低。图3A显示一实施例的俯视示意图。为了简化
起见，只有一部分具有开口26的密封环24显示于图3A之中。为了使水气 行进路径变窄，开口 26的宽度W2最好是很小。在一实施例之中，开口26 的宽度W2是小于约0.8(im，而较佳地是小于约0.2nm。在可供选择的实施 例之中，宽度W2是小于约密封环24的宽度W1的百分之80，而较佳地是 小于约密封环24的宽度Wl的百分之10。在另一实施例之中，宽度W2为 成形技术所能允许的最小宽度。
在一较佳实施例之中，水气行进路径的增加是通过形成水气挡块来达 成，如图3A至图5所示。如图3A所示，水气挡块40是成形于密封环24 的一侧上。较佳地，水气挡块40是由与密封环24相同的金属所制成，并且 水气挡块40是与密封环24同时成型。在一更佳实施例之中， 一额外的水气 挡块42是成形于密封环24的一相对侧上并相对于水气挡块40。为了到达位 于密封环24的内侧36上的集成电路28，水气必须沿着连接外侧34及内侧 36的开口(包括开口 26)行进。因此，假设水气挡块40及42在开口 26的左 侧及右侧上各具有一左半部及一右半部，则水气行进路径的长度会增加至 L1+W1。较佳地，在水气挡块40及42与密封环24之间的距离W3是很小 的，其规格与W2相同。如上所述，在一示范实施例之中，开口26的宽度 W2与距离W3是可比拟(comparable)的。
图3B显示根据图3A的线A-A，所绘示的剖面示意图。图3B显示了水气 挡块40及42延伸穿过所有的金属化层，其中，密封环24是成形于金属化 层之中。每一个水气挡块40及42均具有多个中介窗部46及多个金属线部 47，其中，中介窗部46连接位于不同金属化层中的个别金属线部47。中介 窗部46较佳地为连续的中介窗条。为了提供良好的水气阻挡能力，中介窗 部46的宽度W4最好是接近金属线部47的宽度W5。在一示范实施例之中， 宽度W4等于宽度W5。因此，每一个水气挡块40及42均是从密封环24的 顶层延伸至其底层的一整合板。同样地，密封环24具有多个中介窗部38及 多个金属线部39。每一个中介窗部38及每一个金属线部39较佳地几乎形成 一环圈，除了被开口26所打断处(如图2及图3A所示)。为了获得最佳的水 气阻挡效果，中介窗部38的宽度Wl'最好等于金属线部39的宽度Wl 。
在图4之中，水气挡块40的一端是连接于密封环24的一端，以及水气挡块42的一端是连接于密封环24的另一端。图5绘示一可选择的实施例， 其中，水气挡块40及42均是连接于中断的密封环24的一相同端。在显示于图3A至图5中的每一个实施例之中，由水气挡块40及42的 成形所增加的额外水气行进路径最好具有远大于宽度W3的长度L2。在一示 范实施例之中，L2对于W3的比例较佳地是约大于2，而最好是大约介于20 与100之间。图6A绘示用来减少水气穿透的另一实施例。 一额外密封环50(通常也可 被称做牺牲密封环50)是成形于密封环24与半导体芯片22的边缘之间。牺 牲密封环50还具有一开口 52。较佳地，开口 26并不与开口 52排列在一直 线上，如此一来，穿透牺牲密封环50的水气就必须行进一很大的距离才能 到达开口26。因此，水气穿透现象即会降低。在一实施例之中，开口26及 52分别面对半导体芯片22的不同边缘，如图6A所示。此外，开口26及52 面对半导体芯片22的一相同边缘，但以够远的距离间隔于彼此。举例来说， 开口26及52可以是邻接于不同的角落，如图6B所示。此外，图6A及图6B所示的每一个开口 26及52的水气行进长度可以运 用显示于图3A至图5中的概念来被延长，而其示范实施例是如图7A及图 7B所示。由于中断密封环的存在，在密封环中的噪声耦合路径会被打断。增加水 气行进路径可降低由位于在密封环中的开口所造成的水气穿透现象的不利 增加。因此，集成电路的可靠度降低现象即可被减少。更有利的是，本发明 的实施例不会造成任何额外的成本。虽然本发明己以较佳实施例揭示于上，然而其并非用以限定本发明，任 何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与 润饰，因此本发明的保护范围当视权利要求所界定的范围为准。
权利要求
1.一种半导体芯片，包括一密封环，邻接于该半导体芯片的边缘；一开口，从该密封环的一顶面延伸至该密封环的一底面，其中，该开口具有一第一端及一第二端，该第一端位于该密封环的一外侧上，以及该第二端位于该密封环的一内侧上；以及一水气挡块，具有一侧壁，其中，该侧壁平行于该密封环的一最近侧，以及该水气挡块邻接于该密封环，并且具有面对该开口的一部分。
2. 如权利要求1所述的半导体芯片，其中，该开口及该水气挡块具有可 比拟于该开口的一宽度的一距离。
3. 如权利要求1所述的半导体芯片，其中，该水气挡块物理上分离于该 密封环。
4. 如权利要求1所述的半导体芯片，其中，该开口将该密封环分割成一 第一端及一第二端，以及该水气挡块仅连接于该密封环的该第一端或该第二A山顺°
5. 如权利要求1所述的半导体芯片，还包括一额外水气挡块，其中，该 额外水气挡块邻接于该开口 ，并且相对于该水气挡块而位于该密封环的一相 对侧上。
6. 如权利要求1所述的半导体芯片，还包括一额外密封环，邻接于该半 导体芯片的边缘，其中，该额外密封环具有一额外开口，以及该密封环的该 开口不与该额外密封环的该额外开口排列在一直线上。
7. 如权利要求1所述的半导体芯片，其中，该开口的宽度小于2pm。
8. —种集成电路结构，包括 一半导体芯片；一密封环，具有一第一侧、 一第二侧、 一第三侧及一第四侧，其中，该 第一侧、该第二侧、该第三侧及该第四侧分别邻接于该半导体芯片的边缘， 该第一侧、该第二侧、该第三侧及该第四侧互相连接于彼此，以及该密封环 包括多条第一金属线，分别位于多个介电层之中；多条中介窗条，连接于所述第一金属线；及一开口，延伸穿过所述第一金属线及所述中介窗条，其中，该开口分开 密封环的一第一端及一第二端；以及一挡块，具有多条第二金属线及多个连结中介窗，其中，所述第二金属 线及所述连结中介窗位于所述介电层之中，该挡块邻接于该开口，并且面对 该开口，以及该挡块至多连接于该密封环的该第一端或该第二端。
9. 如权利要求8所述的集成电路结构，其中，该密封环的所述中介窗条 及所述第一金属线具有相同的宽度，以及该挡块的所述第二金属线及所述连 结中介窗具有相同的宽度。
10. 如权利要求8所述的集成电路结构，其中，由该挡块及该密封环所定 义的一路径具有一长度及一宽度，以及该长度对于该宽度的比值大于20。
11. 一种半导体芯片，包括 一第一密封环，邻接于该半导体芯片的边缘；一第一开口，位于该第一密封环之中，其中，该第一开口从该第一密封 环的一顶层延伸至该第一密封环的一底层，并且阻止该第一密封环形成一环 圈；一第二密封环，邻接于该半导体芯片的边缘；以及一第二开口，位于该第二密封环之中，其中，该第二开口从该第二密封 环的一顶层延伸至该第二密封环的一底层，并且阻止该第二密封环形成一环 圈，以及该第一开口不与该第二开口排列在一直线上。
12. 如权利要求11所述的半导体芯片，其中，该第一开口及该第二开口 面对该半导体芯片的不同边缘。
13. 如权利要求11所述的半导体芯片，其中，该第一开口及该第二开口 分别具有一行进长度，以及该行进长度大于该第一密封环的宽度及该第二密 封环的宽度。 '
全文摘要
本发明提供一种半导体芯片及集成电路结构。该半导体芯片包括一密封环、一开口及一水气挡块；密封环邻接于半导体芯片的边缘；开口从密封环的一顶面延伸至密封环的一底面；开口具有一第一端及一第二端；第一端位于密封环的一外侧上，以及第二端位于密封环的一内侧上；水气挡块具有一侧壁；侧壁平行于密封环的一最近侧；水气挡块邻接于密封环，并且具有面对开口的一部分。本发明的特点在于中断的密封环可降低噪声耦合，以及通过延伸水气行进路径和/或水气挡块的成型来降低水气穿透。
文档编号H01L23/28GK101286483SQ20071014132
公开日2008年10月15日 申请日期2007年8月6日 优先权日2007年4月10日
发明者林建宏, 王建荣 申请人:台湾积体电路制造股份有限公司