专利名称：半导体器件及其制造方法
半导体器件及其制造方法背景技术近来，由于随着半导体器件的高集成化，芯片的单位面积越来越 小，特征尺寸逐渐减小，因而在晶片上实现图形的光刻工艺变得越来 越重要。一般说来，通过首先在晶片上涂覆光刻胶，然后将涂覆的光刻胶 曝光和显影来执行光刻工艺。在每个单位工艺之后，进一步执行焙烤(bake)工艺，以增加晶片上的光刻胶的硬度。现有技术的光刻工艺中，使用诸如ArF， Krf和F2受激准分子激光 器的光源来使光刻胶层形成图形，这在形成诸如栅极的细微图形时具 有一些局限。此外，由于光学系统的限制和光刻胶聚合物本身的分辨率的限制， 现有技术的光刻工艺很难实现几纳米的线宽。另外，可能很难将现有技术的光刻工艺应用到在多层结构中形成 孔或互连线的方法中。发明内容实施例提供了一种半导体器件及其制造方法，其可实现几纳米的 双层孔或几纳米的互连线沟槽。实施例提供了一种半导体器件及其制造方法，其可以使用材料的 氧化特性来使特征尺寸变窄。在实施例中，孔或沟槽可具有等于或小 于可通过实现细微图形的现有技术的光刻工艺获得的关键尺寸的宽 度。在一个实施例中，半导体器件包括形成于衬底上的第一沟槽， 该第一沟槽具有等于或小于预定关键尺寸的一半的宽度；以及形成于衬底上的第二沟槽，该第二沟槽具有等于或小于预定关键尺寸的一半 的宽度，其中该第一沟槽和第二沟槽在衬底上形成为不同的深度。在另一实施例中，用于制造半导体器件的方法包括在衬底上形 成能够氧化的材料层；蚀刻材料层以形成具有关键尺寸的第一沟槽， 其中衬底不通过蚀刻的材料层暴露；氧化其中形成有第一沟槽的材料 层，从而形成宽度比第一沟槽窄的第二沟槽；将氧化的材料层平坦化 以暴露剩余的未氧化的材料层；移除未氧化的材料层以暴露衬底；以 及蚀刻暴露的衬底以形成第三沟槽，该第三沟槽的宽度等于或小于该 关键尺寸的一半。在一个实施例中，能够氧化的材料可以是多晶硅层。在另外一个实施例中，用于制造半导体器件的方法包括在衬底 上形成能够氧化的材料层；蚀刻材料层以形成具有关键尺寸的第一沟 槽，其中衬底通过蚀刻的材料层暴露；氧化其中形成有第一沟槽的材 料层，从而形成宽度比第一沟槽窄的第二沟槽；以及蚀刻通过第二沟 槽暴露的衬底，以形成第三沟槽，该第三沟槽的宽度等于或小于该关 键尺寸的一半。下面在说明和附图中将说明一个或多个实施例的细节。从说明和 附图，以及权利要求，可以很清楚地了解到其他特征。
图1至图9是示出根据实施例的制造半导体器件的方法的横截面图。图10至图12是示出根据实施例的制造半导体器件的方法的横截 面图。
图13和图14是示出根据实施例的制造半导体器件的方法的横截面图。
具体实施方式
下面将参考附图示出根据本发明实施例的半导体器件及其制造方法。在实施例的说明中，将理解，当层(或膜)被称为位于另一层或 衬底"上"时，其可以直接位于另一层或衬底上，或者也可以存在中 间层。此外，可以理解，当层被称为位于另一层"下"时，其可以直 接位于另一层或衬底下，或者也可以存在一个或多个中间层。另外， 还将理解，当层被称为位于两层"之间"时，它可以两层之间唯一层， 或者也可以存在一个或多个中间层。图1至图9是示出根据第一实施例的制造半导体器件的方法的横 截面图。第一实施例涉及制造半导体器件的方法，该半导体器件包括具有 极细微图形的栅极绝缘层，该图形的宽度等于或小于使用特定的光学 系统能够获得的关键尺寸的一半。当然，使用本实施例的技术特征可以形成包括具有极细微的宽度 的接触孔的金属线。参考图l，多晶硅层130形成于衬底(或基板)120上。光刻胶层 140形成于多晶硅层130上。根据各种实施例，多晶硅层130和光刻胶 层140可提供在用以在衬底(或层)120上形成例如半导体组件或下金 属线的工艺中。参考图2，形成于多晶硅层130上的光刻胶层140形成图形至预
定的形状，从而形成光刻胶图形145。光刻胶图形可根据特定层的期望图形进行形状变化。光刻胶图形145之间的间隔可以是通过使用现有技术的光学系统能够获得的关键尺寸。然后，参考图3，使用光刻胶图形145作为蚀刻掩膜来蚀刻多晶 硅层130以形成第一沟槽。根据实施例，在蚀刻多晶硅层期间衬底不 暴露，以提供光刻胶图形145之间的剩余的多晶硅层130，其可以在后 面执行的多晶硅层130的氧化工艺过程中被氧化。接着，参考图4，具有第一沟槽的多晶硅层130被氧化，以形成 氧化物层150之间的第二沟槽，该第一沟槽的宽度为其中形成的光刻 胶图形145之间的间隔。通过由多晶硅层130的氧化而导致的第一沟 槽的变窄来形成第二沟槽。在一个实施例中，第二沟槽的宽度可以等 于或小于关键尺寸的一半。对于在多晶硅层130氧化期间形成的氧化 物层150的总体厚度，大约45%的总体厚度对应于基于多晶硅层130 和空气之间的边界向内生长的一部分氧化物层150的厚度，而大约55% 的总体厚度对应于基于该边界向外生长的另一部分氧化物层150的厚 度。因此，图3的蚀刻的多晶硅层130被氧化，如图4所示，使得没 被氧化的多晶硅层130的部分，存在在内部，而氧化物层150 (下文称 为多晶硅氧化物层)形成在多晶硅层130的外面。被氧化的材料(在 这种情况是多晶硅130)越多，未氧化的材料的峰越窄。在一个实施例 中，多晶硅层130可被氧化至其原来尺寸的1/2。在另外实施例中，多 晶硅层130可被氧化至例如其原来尺寸的1/4。接着参考图5，对多晶硅层130上的多晶硅氧化物层150被平坦 化，以暴露多晶硅层130。该平坦化可使用化学机械抛光(CMP)工艺 等来完成。
然后，参考图6，移除暴露的多晶硅层130，以暴露衬底120。然 后，使用多晶硅氧化物层150作为蚀刻掩膜来蚀刻暴露的衬底120，以 形成第三沟槽，该第三沟槽的宽度为移除的窄化的多晶硅层130的宽 度。在一个实施例中，可使用氟化乙烯丙烯(fluorinated ethylene propylene, FEP)深蚀刻工艺来执行对暴露的多晶硅层130的蚀刻。然后，参考图7，从其中形成有第三沟槽的衬底120移除多晶硅 氧化物层150。结果，根据第一实施例，可以形成宽度等于或小于通过实现细微 图形的现在技术的光刻工艺能够获得的关键尺寸的一半的沟槽。通过第一实施例形成的这样的极细微沟槽可用于例如形成用于栅 电极或金属线的栅极绝缘膜。图8和9示出了其中将图7所示的超细微沟槽用于形成栅电极的 栅极绝缘层的情况。参考图8,栅极绝缘层160可形成于第三沟槽的底表面上。可以 将栅极绝缘层160热氧化，以形成栅极氧化物层。接着，栅极金属170可形成于衬底120的整个表面上，以填充其 中形成栅极绝缘膜160的第三沟槽。栅极金属170可由多晶硅形成。然后，参考图9，用于栅极的光刻胶图形180可形成于栅极金属 170上，并且接着使用该光刻胶图形180作为蚀刻掩膜对栅极金属170 进行蚀刻，从而形成上部分比下部分宽的栅极175。
因此，根据第一实施例，可以形成具有栅极绝缘层的栅电极，此 处线宽等于或小于可由实现细微图形的现有技术的光刻工艺而获得的 关键尺寸的一半。在另一实施例中，硅化物(未示出)可形成于栅极175上。在这种情况下，由于栅极175比栅极绝缘层160宽，所以可减少硅化物的电阻。在另一实施例中，极细微的沟槽可被用作金属线的接触孔(通孔)。如上所述，多晶硅图形形成具有通过现有技术的实现细微图形的 光刻工艺能够获得的关键尺寸，然后氧化该多晶硅图形。接着形成氧 化物掩膜，其线宽窄于通过现有技术的光刻能够获得的线宽，并可用 于形成深孔或互连线沟槽。结果，能够实现几纳米的双层孔或几纳米 的互连线沟槽。根据实施例，关键尺寸的减小可大大改进半导体器件的集成度。图10至图12是示出根据第二实施例制造半导体器件的方法的横 截面图。第二实施例可使用第一实施例的技术特征。但是，第二实施例与第一实施例的不同之处在于当蚀刻多晶硅层 130a时，暴露衬底120。例如，使用光刻胶图形145作为蚀刻掩膜来蚀刻多晶硅层130a， 以暴露衬底120，如图10所示。接着，参考图11，氧化多晶硅层130a，以形成多晶硅氧化物150a，
从而形成第二沟槽，该第二沟槽的宽度等于或小于通过现有技术的光 刻获得的关键尺寸的一半。
然后，参考图12，使用多晶硅氧化物150a作为蚀刻掩膜来蚀刻由 第二沟槽暴露的衬底120,以形成第三沟槽。第三沟槽可用作例如用于 形成如图8和图9所述的栅电极的沟槽。
图13和图14是示出根据第三实施例的制造半导体器件的方法的 横截面图。在移除暴露的多晶硅层130以暴露衬底120之后，如图6所示， 根据第三实施例的方法包括过蚀刻多晶硅氧化物150的第二沟槽和暴 露的衬底120，从而形成具有不同高度的多个沟槽。例如，参考图13，多晶硅氧化物150的第二沟槽和暴露的衬底120 可被过蚀刻，以形成具有不同高度的多个沟槽。在第三实施例中，多个沟槽可包括宽度等于或小于可通过现有技 术的光刻获得的关键尺寸的一半的第二间隔。这里，第二间隔与第一 间隔在高度上不同。例如，第二间隔可形成低于第一间隔，或者第二间隔可形成高于 第一间隔。因此，可以形成具有宽度等于或小于可通过现有技术的光学系统 获得的关键尺寸的一半的阶梯状沟槽的半导体器件。根据第三实施例的阶梯状沟槽可用于例如金属线的接触孔(通孔) 和用于形成栅电极的栅极绝缘层。 尽管上述实施例中氧化材料是多晶硅，但实施例并不局限于此。 任何合适的氧化材料都可使用。例如，可使用钛(Ti) 一形成Ti02 — 代替多晶硅。在其他实施例中，如果被蚀刻以形成窄沟槽或孔的基板 是金属层，则如上所述，可以使用氧化的材料的掩膜层，整合类似的 技术来在衬底中形成沟槽或孔。关键尺寸的减少可大大改进半导体器件的集成度。本说明书中对"一个实施例"、"实施例"、"示例实施例"等 的任何引用是指结合该实施例描述的特定的特征、结构或特性被包含 于本发明的至少一个实施例中。说明书中的多个位置出现的这些术语 不是必须都指相同的实施例。另外，当结合任何实施例描述特定的特 征、结构或特性时，可以认为结合其他实施例来实现这样的特征、结 构或特性是落入本领域技术人员理解的范围内的。尽管已参考许多示例的实施例描述了实施例，但应当理解，本领 域技术人员可设计出许多落入本发明公开原理的精神和范围内的其他 修改和实施例。更具体地，在本公开、附图和所附权利要求的范围内 对组件部分和/或元件结合布局进行多种变化和修改都是可能的。除了 对组件部分和/或布局的变化和修改之外，替换的使用对于本领域技术 人员也是显而易见的。
权利要求
1.一种半导体器件，包括形成于衬底上的第一沟槽，所述第一沟槽具有等于或小于预定关键尺寸的一半的宽度；以及形成于衬底上的第二沟槽，所述第二沟槽具有等于或小于该预定关键尺寸的一半的宽度，其中该第一沟槽和第二沟槽在衬底上形成不同的深度。
2. 如权利要求l所述的半导体器件，其中所述第二沟槽与所述第 一沟槽彼此间隔幵，其间隔距离等于或小于所述预定关键尺寸的一半。
3. 如权利要求l所述的半导体器件，其中所述第二沟槽形成得比 所述第一沟槽更深。
4. 如权利要求l所述的半导体器件，其中所述第二沟槽形成得浅 于所述第一间隔。
5. 如权利要求l所述的半导体器件，其中所述第一和第二沟槽是 接触孔。
6. 如权利要求l所述的半导体器件，其中所述第一和第二沟槽是 互连沟槽。
7. 如权利要求l所述的半导体器件，进一步包括形成于所述第一 沟槽中的栅极电介质层，和形成于该栅极电介质层上的栅电极。
8. 如权利要求1所述的半导体器件，其中所述第一沟槽和/或所述 第二沟槽的宽度为大约该预定关键尺寸的1/4。
9. 一种制造半导体器件的方法，该方法包括-在衬底上形成能够氧化的材料的层；蚀刻所述层以形成具有关键尺寸的第一沟槽，其中该层的一部分 保留在所述第一沟槽下；以及氧化其中形成有第一沟槽的所述层，从而使所述第一沟槽变窄以 形成宽度等于或小于该关键尺寸的一半的第二沟槽。
10. 如权利要求9所述的方法，进一步包括 使被氧化的层平坦化以暴露剩余的未氧化的层材料； 移除暴露的剩余的未氧化的层材料以暴露该衬底； 蚀刻暴露的衬底以形成第三沟槽，该第三沟槽的宽度等于或小于该关键尺寸的一半；以及从其中形成有第三沟槽的衬底移除被氧化的层。
11. 如权利要求IO所述的方法，进一步包括，在移除暴露的剩余 未氧化的层材料以暴露衬底之后，对所述第二沟槽和所暴露的衬底进 行过蚀刻，以形成具有不同深度的多个沟槽。
12. 如权利要求IO所述的方法，进一步包括，在移除所述被氧化 的层之后，在所述第三沟槽的底表面上形成栅极绝缘层；以及 在所述栅极绝缘层上形成栅电极。
13. 如权利要求IO所述的方法，进一步包括，在移除被氧化的层之后，在衬底的整个表面上淀积金属以填充所述第三沟槽；以及 通过平坦化和/或蚀刻金属来移除金属以形成金属线。
14. 如权利要求IO所述的方法，其中该层材料包括多晶硅。
15. 如权利要求14所述的方法，其中移除暴露的剩余未氧化的层 材料包括，在暴露的多晶硅层上进行氟化乙烯丙烯(FEP)深蚀刻。
16. —种制造半导体器件的方法，该方法包括 在衬底上形成能够氧化的材料的层；蚀刻该层以形成具有关键尺寸的第一沟槽，其中所述第一沟槽完全蚀刻穿过所述层以暴露该衬底；氧化其中形成有第一沟槽的所述层，从而使所述第一沟槽变窄以 形成宽度等于或小于该关键尺寸的一半的第二沟槽；以及使用具有所述第二沟槽的被氧化的层作为蚀刻掩膜来蚀刻暴露的 衬底，以形成第三沟槽，所述第三沟槽的宽度等于或小于该关键尺寸 的一半。
17. 如权利要求16所述的方法，进一步包括 将被氧化的层平坦化，以暴露剩余的未氧化的层材料； 移除暴露的剩余的未氧化的层材料，以暴露该衬底； 使用具有移除的剩余的未氧化的层材料的被氧化的层来蚀刻该暴露的衬底，以形成宽度等于或小于关键尺寸的一半的第四沟槽；以及 从其中形成有所述第三沟槽和所述第四沟槽的衬底移除被氧化的层， 其中所述第三沟槽和所述第四沟槽在衬底上形成为不同的深度。
18. 如权利要求17所述的方法，其中该层材料包括多晶硅，其中 暴露的剩余的未氧化的层材料的移除包括在暴露的多晶硅层上进行 FEP深蚀刻。
19. 如权利要求16所述的方法，进一步包括 在所述第三沟槽的底表面上形成栅极绝缘层；以及 在所述栅极绝缘材料上形成栅电极。
20. 如权利要求16所述的方法，其中该层材料包括多晶硅。
全文摘要
本发明提供了一种半导体器件及其制造方法，其可以通过使用材料的氧化特性来使特征尺寸变窄。在一种方法中，使用光刻工艺将多晶硅层形成细微的图形直至关键尺寸。然后，可以氧化形成图形的多晶硅层，从而通过氧化工艺使相邻的多晶硅图形之间的缝隙变窄和使多晶硅图形变窄。变窄的多晶硅图形和/或变窄的相邻的多晶硅图形之间的缝隙可被用于形成多晶硅层下面的衬底(或层)中的通路或沟槽，其具有比关键尺寸窄的宽度。
文档编号H01L23/522GK101131968SQ20071014174
公开日2008年2月27日 申请日期2007年8月21日 优先权日2006年8月24日
发明者郑恩洙 申请人:东部高科股份有限公司