双栅极半导体的制造方法

专利名称：双栅极半导体的制造方法
技术领域：
本发明涉及一种半导体元件的制造方法，特别是涉及一种高效率的双 栅极半导体元件的制造方法，此半导体元件的两个栅极结构具有不同的组 成份。
背景技术：
制造半导体元件一般是利用一些连续的工艺步骤来完成。要制作完成 一个半导体元件，每增加一个工艺步骤即是代表成本的增加，因此对于近 年来市场上朝向更小、密度更高的元件组成且功能更强大的需求来说，开 发出更有效率且不会牺牲品质及可靠度的方法显得格外重要。一般来说，半导体元件是一种与电有关的元件组成；或是在一个以半 导体材料(例如硅)所构成的基板上制造而成的元件组成。举例来说，这类元 件可包括二极管、电容器、晶体管及上述这些基本元件所组合而成的装置。 目前的半导体元件是在晶圓上制造大量的微小部件。晶圆通常是以半导体 材料所制成的圓形薄片，并作为制作半导体元件的基板。晶圆在元件制造 完成后会被切成一些小方块，经过封装后成为可供单独个别使用的晶片， 封装好的晶片可应用于不同的电子装置中，例如个人电脑、行动电话或个 人数位助理(PDA)。现今的许多晶片甚至可包括多个的单元，每个单元可用 以执行其个别的功能或与其他单元共同执行某些功能。为了完成这些功能， 可通过互相连接每一晶片上所形成的个别半导体元件来形成一积体电路 (integrated circuit; ICs)。晶片上各个集成电路与晶片所在的的电子装置的外 部部件之间的连结，可使用接入点(access point; AP)例如焊垫，来作为晶片 上的导线或金属线的终点。为了大量制造半导体元件，半导体基板是以硅或其他适用的材料来形 成的薄片。基板表面上选择性布植并掺杂有杂质(例如硼或磷离子)的区域以 提供硅晶圆部份的半导体特性，而这些特性对于元件的效能来说十分重要。 举例来说，在一个晶体管中，基板表面上所形成源极区域及漏极区域会分 隔一段距离，此源极区域与漏极区域之间的空间被称为通道，电流可在某 种条件下流过此通道。晶体管的栅极(gate)位于此通道之上，可电性地充电 以开启电流的流通。栅极是一个具传导力的栅电极(gate electrode),通过一层薄的介电材料 与通道区域隔开，此介电材料层一般被称为栅介电层。图1为一例示的晶体管10的剖面图，晶体管10包括一栅极结构11,其形成于一基板12上。 栅极结构11包括一栅电极15，通过一栅介电层14与基板12分隔开来。设 置于栅电极15上的是一接触区域16,在许多的应用中，栅电极15是由一 多晶硅(polycrystalline silicon)材料所构成，接触区域16是由一金属例如金 或铜所形成。栅极结构11的任一面为一间隙壁17，用以对栅电极产生物理 性及电性保护，并帮助形成适当的源极与漏极区域。基板12上邻接栅极结 构11的一侧形成设有一源极区域18，基板12邻接栅极结构11的另一侧形 成设有一漏极区域19。通道20设置于源极区域18及漏极区域19之间的基 板区域，电接点21及电接点22分别形成于源极18区域及漏极区域19上。为了形成如图1所示的半导体元件，如晶体管10,于基板或先前所形 成的材料层上依序形成绝缘层及导电材料，每一材料层可经由选择性蚀刻 来形成每个各别元件所需的结构，因此必须同时制造大量的元件。以选择 性蚀刻或其他可移除材料层的方法，经由将晶圆上的某些区域暴露于适当 的溶剂一段时间，或以其他可移除材料层的机械装置等方式来达成移除材 料层。在蚀刻过程中，需要被保留下来的区域，可通过布植一可抵抗移除 工艺的结构来予以保护。此保护工艺一般形成于一单一层中，随后并经由 图案化形成一特殊结构，通过选择性地将光阻于某一频率及强度的光源下 曝光来完成。此曝光工艺可导致在曝光部分或未曝光部分的光阻两者的其 中之一产生物理性的改变，蚀刻工艺完成后，剩余的光阻可经由另一种具 有移除光阻能力的溶剂来移除。光阻结构可以一灰化(ashing)工艺移除，灰 化工艺是为 一种以氧化方式将光阻消溶的工艺。请参照图2，是绘示一例示的制造半导体元件的方法30的流程图。图 2中所述的晶体管IO结构如图l所示。方法30的"开始"表示所有用于完 成此方法的材料及所需的仪器装置均为可用的状态。步骤32为于基板上形 成一氧化层，接着步骤34是形成一栅极的多晶硅层，经由步骤36形成一 光阻层及步骤38将此光阻层图案化形成一光阻结构，用以保护栅极结构区 域。步骤40为完成一蚀刻步骤，以于基板上形成^H及结构，步骤42则将 剩余的光阻移除。步骤44以部分地离子布植(或称为掺杂)的方式形成源极 区域与漏极区域。在许多例子中，离子布植是于形成暂时或永久性的附加 保护结构之后进行。于方法30中，步骤46是沉积一介电层，并进行步骤48以选择性蚀刻 此介电层以形成栅极结构的间隙壁。步骤50再依照图l所示的工艺进行一 次离子布植，形成源;f及区域与漏极区域的更深部分。步骤52于栅电极上方 形成一电接点区域。虽然图2以个别表示方式描述各步骤，然而某些步骤 可为连续或同时进行。此时晶体管10已形成，并继续制造加入附加的材料 层及构成附加元件。图2是代表多种可形成晶体管及类似元件的方式的其中一种，近来在 晶体管的制造技术及材料方面也更趋复杂，随着制作的元件体积持续微缩， 制造技术及材料的发展是无可避免的。有时对于制作可用的微小元件来说 以及对于达成元件所需的功能来说，较复杂的技术及新材料是必要的。此 外，成本也是一个问题，须要改善工艺以便制造更多低成本的元件。基于上述理由发展出来许多新的元件，通过工艺的改良来协助降低成本并增进元件的效能。其中的一项改革便是CMOS元件的改良， 一个CMOS 元件包括以两种形式的晶体管(NMOS及PMOS)共同运作，虽然组成一个 CMOS元件的NMOS晶体管与PMOS晶体管具有相类似的结构，然而两者 在组成物上仍有些许的差异，而这也造成在制造CMOS元件的过程中的一 些挑战，即当两个相邻的元件之间的结构必须有所区别时，即丧失了在制 造相同或几近相同的元件时所具有的生产效率。图3是绘示一例示的CMOS元件100的剖面侧一见图。CMOS元件100 具有两个栅极，包括一与NMOS元件110连结的栅极及另 一个与PMOS元 件150连结的栅极。基板101上形成例示说明的CMOS元件100,在此基 板101为一p-型掺杂的硅基板。相对的，基板101另形成一n-井102以容 纳PMOS元件150。绝缘结构104将PMOS元件150及NMOS元件110分 隔开来，且绝缘结构103及绝缘结构105则用以分隔此CMOS元件100与 其相邻的元件之间。虽然图3仅是绘示一单一的CMOS元件，然而基板上 可配置多个CMOS元件，通常也可以加入其他不同种类的元件。在此例子中，NMOS元件110包括形成于基板101上的栅极结构120, 基板101上形成一通道113,其与栅极结构120邻接，源极区域112及漏招_ 区域114分别位于通道113的相对两边。NMOS栅极结构120配置于通道 113上方，包括一栅电极124， 一栅极氧化房122隔开栅电极124与基板101。 间隙壁126及间隙壁127分别形成于栅极结构的两边，通常是由一氧化物 材料所形成，但也可以包括一氮化物材料。接点129形成于栅电极124顶 端以连接电力到一册电才及124。同样地，CMOS元件100的PMOS元件150的特征为一 PMOS栅极结 构160,其是设置于n-井102上方。源极区域152及漏极区域154分别位于 栅极结构160的任意一边，并于两者间形成通道153。栅极结构160包括一 栅电极164，其与n-井102以一栅极氧化层162隔开。间隙壁166及间隙壁 167以一氧化物材料分别形成于栅极结构的两边，接点169形成于栅电极 164顶端。CMOS元件100的源极区域与漏极区域也经由金属或其他导体所 构成的接点导入电源。在此说明的例子中，接点130覆盖于NMOS元件110 的源极区域112上并接地；接点170也以类似方式设置于PMOS元件150 的漏极区域154上并连接至一正电压源。接点180设置于绝缘结构104之上，同时接触PMOS元件150的漏极区域152及NMOS元件110的源极区 域114，使元件100成为一具有CMOS功能的元件。CMOS元件100的制造工艺类似但不完全相同于前述参照图2说明的 元件工艺，事实上，在一些应用上，图3所示的lJf极结构120与初f极结构 160两者接近相同。然而，在最近的一些应用上，已经发现可以通过修改如 图3中所示结构的两个元件的其中一个，亦或以不同的方式去修改此两个 元件，可使元件效能得到全面的增进。某些的修改，对于当使用PMOS元 件时是有利的，但却对于NMOS元件产生不利的影响，类似的问题也发生 在当形成两个或两个以上不同结构时。因此想要在不需以不同的工艺步骤 下，来完成制造能相容的双栅极半导体元件结构，在目前仍具有挑战性， 故需要一种高效率的制造双栅极半导体元件方法，而本发明实施例可提供 解决上述问题的方法。发明内容本发明的主要目的在于，克服现有的半导体元件的制造工艺存在的缺 陷，而提供一种新的双栅极半导体的制造方法，所要解决的技术问题是使 其具有两个不同构造的栅极的互补型金氧半导体元件，从而更加适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据 本发明提出的一种双栅极半导体元件的制造方法，其包括以下步骤形成 一不对称栅极堆叠，其具有一第一部份及一第二部分，该第一部份包括一 金属层；蚀刻一第二4册，结构于该第二部分，并部分地蚀刻该第一部分以 形成一第一栅极结构，其'中第一栅极结构的部分地蚀刻并未移除该金属层； 形成一介电层于各该栅极结构的至少一部份上；蚀刻凹部作为一源极及一 汲极区域邻接于该第二栅极结构，并同时部分地移除构成该第 一栅极结构 部分以外的金属层；以及形成一源极于该源极区域的凹部及一汲极于该汲 极区域的凹部。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的双栅极半导体元件的制造方法，其中所述的不对称堆叠栅极的 第一部份更包括一设置于该金属层下方的第一介电层。前述的双栅极半导体元件的制造方法，其中所述的第 一介电层是使用 一高介电常数材料所形成，具有大于二氧化硅的介电常数。前述的双栅极半导体元件的制造方法，其中还包括移除构成该第 一栅 极结构以外的高介电常数材料层部分。前述的双栅极半导体元件的制造方法，其中所述的双栅极半导体元件 为一互补型金氧半导体元件。前述的双栅极半导体元件的制造方法，其中所述的源极区域、汲极区域与该第二栅极结构构成一P型金氧半导体元件或一N型金氧半导体元件。前述的双栅极半导体元件的制造方法，其中形成该源极区域及该汲极 区域的方法包括磊晶成长一应变硅。前述的双栅极半导体元件的制造方法，其中所述的源极区域及汲极区 域更包括锗或碳。前述的双栅极半导体元件的制造方法，其中蚀刻该栅极区域是使用溴化氢(HBr)及碳氟化合物(CxFy)等离子。前述的双栅极半导体元件的制造方法，其中使用 一等离子蚀刻凹部以 形成源极区域及汲极区域，并移除不属于栅极的金属层，其中该等离子包 括六氟化石克(sulfur hexafluoride; SF6)及氯(chlorine; Cl2)。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本 发明提出的一种互补型金氧半导体元件，包括 一第一晶体管，包括一第 一栅极结构邻接一第一源极区域及一第一汲极区域，其中该第一栅极结构 包括一设置于一第一栅介电层上的金属层；以及一第二晶体管，包括一第 二栅极结构邻接一第二源极区域及一第二汲极区域，该第二晶体管耦合于 该第一晶体管。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的互补型金氧半导体元件，其中所述的第一栅介电层以一氧化物 材料形成。前述的互补型金氧半导体元件，其中所迷的第一栅介电层以一高介电 常数材料形成。前述的互补型金氧半导体元件，其中所述的第一晶体管为一 P型金氧 半导体晶体管或一N型金氧半导体晶体管。前述的互补型金氧半导体元件，其中所述的第二源极区域及该第二汲 极区域的组成物包括应变硅、硅、锗、碳或上述的任意组合。本发明与现有技术相比具有明显的优点和有益效果。由以上可知，根据 本发明 一较佳实施例所提出 一种制造半导体元件的方法，包括形成一栅极 堆叠，可形成两个以上彼此远离的栅极；产生抗蚀刻结构以保护预定的栅 极区域；完成一蚀刻操作以在栅极堆叠形成一4册极结构；以及部分地于栅 极堆叠的另 一 不同部分形成另 一栅极结构，其中该不同部分插入一金属层； 接着分别形成一氧化物层或其他介电材料层于每一栅极结构的垂直侧，特 别是在多晶硅材料层的部分；接着进行另一蚀刻工艺移除不属于栅极结构 的金属层的部分，以于基板上形成邻接于其他栅极结构的凹部；这些凹部 才妻着以 一才才津+i真充，例3口4者4b石圭(silicon germanium)、碳4匕石圭(silicon carbon) 或以蟲晶成长形成一应变硅区域，这些区域形成与相邻栅极结构连接的源 极与漏极。在一互补型金氧半导体元件中，P型金氧半导体晶体管或N型金氧半导体晶体管可作为此包括应变源极及漏极区域元件的 一部份，即使 这些区域的确切组成是取决于使用此部分的互补型金氧半导体元件。在任 何逻辑上适当的时间，可以形成其他晶体管的源极区域及漏极区域。依照本发明的另 一实施例， 一双栅极半导体元件包括一第 一晶体管及 一第二晶体管，此二元件之间以适当方式电性耦合。第一晶体管包括一形 成于一基板上的介电层、 一形成于介电层上的金属层，及一形成于金属层 上的多晶栅极。介电层是利用一高介电常数材料所形成。第二晶体管包括 一形成于基板上的第二介电层，其邻近于一应变源极区域漏极及区域。应 变源极及漏极区域可以硅及锗或硅及碳蟲晶成长形成，然而其材料的选择 可以决定于第二晶体管所需的功能。本发明的实施例的特点是提供可制造具有两个或两个以上的栅极的半 导体元件，且每个栅极具有不同的构造的方法。本发明的实施例的另 一优点是多晶硅栅电极以 一相对较薄的断面与不 同栅极间联系，可促进之后的应力层形成。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，i羊细i兑明如下。


图1是绘示一例示的晶体管的剖面图。图2为制造如图1所示的半导体元件的方法的步骤流程图。 图3是绘示一例示的CMOS半导体元件的剖面图。 图4为依照本发明一实施例的制造CMOS晶体管元件的方法的步骤流 程图。图5为依照本发明一实施例的形成一 CMOS晶体管元件的一栅极堆叠 的方法的步骤流程图。图6a到图6f为依照本发明一实施例的制造一半导体元件中不同制造阶 段的半导体元件剖面图。10晶体管12基板15栅电极17间隙壁19漏极区域21电接点30方法34步骤38步骤42步骤46步骤50步骤100: CMOS元件102: n-井104:绝缘结构 113:通道 124:栅电极 130:接点 154:漏4及区域 166:间隙壁 180:接点 415:步骤 435:步骤 505:方法 525:步骤 600: CMOS 604:绝纟彖结构 621:金属层 632:氧化物层 636:氧化物层 644:多晶硅层 650: PMOS区域 671:光阻结构 679:漏极区域 14:栅介电层 18:源极区域 22:电接点 36:步骤 44:步骤 52:步骤 103:绝缘结构 112:源才及区Jt或 122:栅极氧化层 129:接点 153:通道 164:栅电极 170:接点 410:步骤 430:步骤 500:方法110: NMOS元件 120:栅极结构 127:间隙壁 ， 152:源极区域 162:栅极氧化层 169:接点 405:步骤 425:步骤 445:步骤 515:步骤 535:步骤 602: n-井 610: NMOS区域 624:多晶硅层 634:氧化物层 642:第一介电层 646:剩余部分 662:介电层 675:凹部 11: 4册极结构 16: 4妻触区域 20:通道 32:步骤 40:步骤 48:步骤 101:基板 105:绝缘结构 114:漏才及区域 126:间隙壁 150: PMOS元件 160: 4册极结构 167:间隙壁 400:方法 420:步骤 440:步骤 510:步骤520:步骤530:步骤540:步骤601:基板603:绝缘结构605:绝缘结构620:栅极结构622:介电层631:光阻结构633:氧化物层635:氧化物层641:第一金属层643:第二栅介电层645:剩余部分649:上方介电层660:栅极结构664:多晶硅层673:凹部677:源极区域具体实施方式
于下文中将详细说明本发明实施例的制造及使用方法，并具体描述不 同的实施例以提供关于本发明的不同观点。特定实施例的描述仅用以说明 本发明的制造及使用方式，而非用以限定本发明的范围。本发明的实施例是有关于一种双栅极互补型金氧半导体元件(dual-gate complementary metal-oxide semiconductor; CMOS), 亦可^皮应用于制造"f壬"f可 具有二个以上组成份不同的栅极，但部分制造步骤有共同之处的半导体元件。换言之，"双栅极" 一词在此并非表示其仅包括两个不同型式的栅极， 任何具有两个以上栅极的元件亦可能应用本发明的实施例的方法达成。此 外本发明实施例提出的方法、结构并不仅限应用于互补型金氧半导体元件， 亦可应用于其它的元件。本发明的实施例是有关于一种制作半导体元件的方法，用以制作一双 栅极元件，例如互补型金氧半导体晶体管。依照本发明的一实施例，此双 栅极元件包括一 PMOS元件，其具有一带有应力设计的源极与漏极区域。 在此详细介绍制造此元件的方法。图4为依照本发明的一实施例的CMOS晶体管元件的制造方法400的 流程图。方法400的"开始"表示假定所有用于完成此方法的材料及所需 的仪器装置均为可用的状态。步骤405为形成一栅极堆叠，"栅极堆叠" 一词在此为以不同材料组成 的复数层构造，可用以形成一双栅极半导体元件，双栅极元件的复数个栅 极可经由此一堆叠而形成，亦即不需要以一连串个别分离的操作步骤形成。 图5是绘示一作为例示的形成一栅极堆叠的方法500，其操作将于下文中描 述，然而其他方法也可适用于形成此栅极堆叠。于此栅极堆叠形成之后，如步骤410所示，形成一光阻层并图案化。 光阻结构在此时形成以保护欲形成每一栅极结构的材料，并将欲移除的部分曝露出来。于是，当光阻结构于适当位置形成后，即可开始蚀刻以形成 栅极结构。在本实施例中，如步骤415所示，栅极堆叠的多晶硅层被蚀刻 移除，只留下欲形成个别栅电极的部分。此步骤中，如果上方介电层存在 有未被保护的部分亦被独刻移除。图4的实施例中，此蚀刻步骤留下一第一栅极结构部分于一栅极金属层上，此栅极金属层本身以一第一栅介电层与一基板分隔开，第一栅极结构可用以作为CMOS元件的NMOS部分；另一方面，第二栅极结构则用以 作为CMOS元件的PMOS部分， 一第二栅极结构部分以一第二栅介电层与 基板分隔开。如步骤420所示，接着蚀刻移除作为栅极结构部分以外的第 二栅介电层部分，在基板上面留下第二栅极结构。于一较佳可选择的实施 例，蚀刻步骤415及步骤420可分别以一溴化氢(HBr)及一碳氟化合物(CxFy) 等离子蚀刻。如步骤425所示，将剩余的光阻移除，例如以灰化(ashing)方 法移除。依照图4的实施例，步骤430是形成一氧化层，较佳的可以氧等离子 氧化覆盖个别栅电极的侧边，亦即第 一栅极结构及第二栅极结构曝露的多 晶硅部分的侧边。步骤435接着进行一蚀刻步骤以移除不属于第一栅极结 构的金属层部分。在此阶段可直接形成第一栅极结构于第一介电层上。同 样在此步骤中，蚀刻基板以移除PMOS的源极区域及漏极区域凹部，PMOS 的源极区域及漏极区域分别配置在第二栅极结构的任一侧。(明显地，在形 成源极与漏极凹部之前需要移除至少一部份覆盖于基板的氧化物层。)凹部 的宽度及深度可依据实际需要而有所不同。 一实施例中，此蚀刻步骤利用 含氟或含氯气体混合物来完成，包括氟烷(CHxFy)例如三氟曱烷(Freon-23)、 六氟化石克(sulfUr hexafluoride; SF6)及氯(chlorine; Cl2)。本实施例中，步骤440形成PMOS的源极及漏极。较佳的可为利用蟲 晶成长工艺以形成锗化硅(silicon germanium; SiGe)或其他材料，源极及漏极 区域可于磊晶成长过程中或稍后依照其所需的功能进行适当的掺杂。步骤 445利用一蚀刻工艺，例如以一干蚀刻工艺，移除位于第一栅极结构之外的 第一(高介电常数)介电层部分；步骤450利用一蚀刻工艺，例如一湿蚀刻工 艺，移除剩余的上方介电层部分。虽然图4中并未绘出，然而此工艺可继 续加上额外的介电层或蚀刻终止层，及适用于此元件的金属接点。此外， 一可选择的实施例以类似上述的方法，将高介电常数的介电层及金属层替 代PMOS区，具有应力的源极及漏极区域(例如碳化石圭)形成于NMOS区。 除了本发明的方法可提供的制造效能外，此高介电常数介电质及金属的结 合物可预期产生改善漏电流及栅极电容量效能的功效，而此优势可运用于 以任一栅极作为设计选择的情况。最后要提出的是本实施例的各步骤可以 任何符合逻辑的顺序来完成，或插入额外的步骤均不脱离本发明的精神。如前所述，有许多初始地形成栅极堆叠的方式供图4所示的方法使用。图5说明一栅极堆叠的形成方法，图5为本发明一实施例的形成栅极堆叠 以制造一 CMOS晶体管元件的方法500的流程图。以方法500形成的栅极 堆叠，可适用图4的方法400的步骤405。参照图5，"开始"表示假定所 有用于完成此方法的材料及所需的仪器装置均为可用的状态。步骤505是提供一基板，基板可于其上制造元件，并可为硅或其他适 当的材料所制成。在此实施例中，基板具有磷离子摻杂以形成一 n-型通道 的半导体材料。步骤510接着形成场氧化物(fieldoxide;FOX)绝缘结构，以 分隔每一个别的组成元件。当形成一CMOS元件时，步骤515于基板中形 成一p-井，作为元件的PMOS部分的基底。另一可选择的实施例中，基板 可经由处理成为一p-型材料，并形成一n-井作为元件的NMOS部分。在上 述形成NMOS或PMOS的工艺下，所产生的半导体元件可以是NMOS以 及PMOS的其中一部份。当然，在任何特定的晶圓基板上，会同时有上千 个这样的元件被制造形成。为筒化说明，在此实施例中只以两个栅极形成 一单一的CMOS元件来说明。步骤520接着形成一栅介电层，此栅介电层仅覆盖元件的PMOS部分。 步骤520可通过将介电材料覆盖于基板上，并于该PMOS部分上形成一光 阻结构，使基板上的栅介电层的剩余部分可被蚀刻移除来达成。栅介电层 与CMOS元件的PMOS部分的联结可参照前述(如图4中所提到)的第二栅 介电层。步骤525接着形成第一栅介电层，其配置于元件的NMOS部分。 第 一栅介电层的材料以一高介电常数(high-k)材料为较佳，例如二氧化铪 (hafoium oxide; Hf02)或二氧化锆(Zr02)。在此使用的高介电常数材料具有一 大于二氧化硅(silicon dioxide; Si02)的介电常数，二氧化硅的介电常数约为 3.9，然而在大部分的应用上，使用更高的介电常数值为更佳。例如，二氧 化锆具有约12.5的介电常数，而二氧化铪的介电常数约为20或更高。在此 实施例中，步骤530形成一覆盖于第一介电层上的金属层，即在元件的 NMOS部分上。接着可通过以光阻覆盖NMOS的方式，分别以干蚀刻或湿 蚀刻移除在PMOS区上的第一栅介电层及金属层。在此实施例中，当于元 件的PMOS区形成一第二栅介电层被时，于元件的NMOS区上形成第一栅 介电层及上方的金属层。步骤535将欲形成栅电极的一多晶硅层形成覆盖 于整个结构。最后如步骤540所示，形成一覆盖于多晶硅层上方的上方介 电层。从图6a到图6f是绘示依照本发明一实施例的一半导体元件的制造方 法，图6a到图6f是分别依照不同制造阶段的顺序排列的CMOS元件600 的剖面图。在本实施例中，如图6a所示，首先形成一栅极堆叠，其可利用 如图5所示的方法形成，并以类似前述的方法，形成一光阻层并图案化产生一光阻结构631及光阻结构671,作为进行后续蚀刻才册极结构之用。栅极 堆叠的特征为只在CMOS元件600的NMOS区域610处形成一具有高介电 常数的第一介电层642,且一第一金属层641覆盖于第一介电层642上。形 成一第二栅介电层643覆盖于CMOS元件600的PMOS区域650上，NMOS 区域610与PMOS区域650在基板表面处是通过一绝缘结构604分隔开， 绝缘结构603及绝缘结构605是用以分隔相邻的CMOS元件。再参照图6a,多晶硅层644覆盖于第一金属层641及第二栅介电层643 上，且一上方介电层649位于多晶硅层644上。如前所述，光阻结构631 及光阻结构671于栅极堆叠顶端被图案化，在本实施例中是直接位于上方 介电层649上。图6b是绘示一蚀刻步骤形成部份的CMOS结构的栅极结构 的剖面图。如图6b所示，除了欲形成栅极结构的部分之外，以蚀刻方式移 除未受光阻保护的栅极结构620及栅极结构660部分，而暴露出在NMOS 区域610的第一金属层641及基板601的表面，位于PMOS区域650的第 一介电层642部分经蚀刻后形成PMOS栅极结构的介电层662。很明显的， 形成于基板601的PMOS区域650位于基板的n-井602 ^皮曝露出来。栅极 堆叠的多晶硅层644经蚀刻后分别形成NMOS栅极的多晶硅层624及 PMOS栅极的多晶硅层664。接着移除光阻结构631及光阻结构671,并于每一4册极结构的垂直侧形 成一氧化物层，此结构如图6c所示的氧化物层632、氧化物层633、氧化 物层634及氧化物层635。此外，于基板的n-井602表面亦形成一氧化物层 636,而此氧化物层636将于后续的操作中被全部或大部分移除。后续的操 作为一蚀刻工艺，是于n-井602处形成凹部用以形成PMOS区域650的源 极区域与漏极区域。凹部673及凹部675可分别被形成于栅极结构660的 任意一边，其结构是绘示于图6d。此外，覆盖于第一介电层642上的第一 金属层641被蚀刻形成栅极结构的一金属层621。依照本发明的实施例，经由磊晶成长填满此凹部673及凹部675，以形 成源极区域677及漏极区域679。 一实施例中，磊晶成长可持续进行至到达 源极区域677或漏极区域679较上方的边界处，或蟲晶至栅极结构660的 较下方的边界处的高度。另一种可供选择的可能结构为源极区域677或漏 极区域679的较上方的边界处较栅极结构660的最低边界为低。在图6a到构66。:较下方的i界处^实质丄:面(c。p;anar),其结构绘4于、^ 6e。接着移除上方介电层的剩余部分645及剩余部分646,如同不属于栅极 结构620的第一介电层642的剩余部分一样，以两阶段的蚀刻工艺进行移 除为较佳，其结构绘示于图6f。经蚀刻移除第一介电层642的剩余部分后， 形成一PMOS栅极的介电层622。如图6f所示，在各栅极结构的多晶硅部分的垂直侧保留了事先形成的氧化物层632到氧化物层635，可在此时或之 后继续制造时移除氧化物层。值得注意的是，如前述的氧化物层出现在工 艺中可形成具有相对较薄的多晶硅宽度的栅极结构620及栅极结构660。这 是由于氧化物层是通过消耗多晶硅所形成的，氧化物层可用以抑制在多晶 硅侧壁上的应力磊晶生长。厚度较薄的栅电极也是以此方式形成，其优点 为当后续形成一接触蚀刻终止层时，能使硅通道的伸张应力提高。在以图 6a到图6f说明制造CMOS元件600的步骤时，某些可以目前技术上已知的 一般方法或未来可能发展的方式所进行的步骤在此省略说明。虽然本发明的实施例及其优点已于上文中详细说明，必需了解的是， 可能的变形、置换及修改仍未脱离本发明的精神及后附的权利要求书。举 例来说，可以其它的介电材料置换本发明实施例中所提到的材料。另外， 最初提供的基板可以为一 n-型基板或p-型基板，具有适当的修饰用以符合 设计所需。而金属层可用以形成其中任一栅极结构。再者，于说明书中所提到关于本发明的特定实施例的工艺、机器、制 造方法、组成物、工具、方法或步骤等并非用以限定本发明。熟习此技艺 者当可应用本发明所揭露的工艺、机械、制造方法、组成物、手段、方法 或步骤等，包括目前已存在或未来可发展的均等物，完成与本发明实施例 实质相同的功能。因此，本发明的范围包括其工艺、机械、制造方法、组 成物、手段、方法或步骤，其保护范围当视后附的权利要求书所界定的为 准。
权利要求
1、一种双栅极半导体元件的制造方法，其特征在于其包括以下步骤形成一不对称栅极堆叠，其具有一第一部份及一第二部分，该第一部份包括一金属层；蚀刻一第二栅极结构于该第二部分，并部分地蚀刻该第一部分以形成一第一栅极结构，其中第一栅极结构的部分地蚀刻并未移除该金属层；形成一介电层于各该栅极结构的至少一部份上；蚀刻凹部作为一源极及一汲极区域邻接于该第二栅极结构，并同时部分地移除构成该第一栅极结构部分以外的金属层；以及形成一源极于该源极区域的凹部及一汲极于该汲极区域的凹部。
2、 根据权利要求1所述的双栅极半导体元件的制造方法，其特征在于 所述的不对称堆叠栅极的第 一部份更包括一设置于该金属层下方的第 一介 电层。
3、 根据权利要求1所述的双栅极半导体元件的制造方法其特征在于所 述的第 一介电层是使用 一 高介电常数材料所形成，具有大于二氧化硅的介 电常数。
4、 根据权利要求1所述的双栅极半导体元件的制造方法，其特征在于 还包括移除构成该第 一栅极结构以外的高介电常数材料层部分。
5、 根据权利要求1所述的双栅极半导体元件的制造方法，其特征在于 所述的双栅极半导体元件为一互补型金氧半导体元件。
6、 根据权利要求1所述的双栅极半导体元件的制造方法，其特征在于 所述的源极区域、汲极区域与该第二栅极结构构成一 P型金氧半导体元件 或一N型金氧半导体元件。
7、 根据权利要求1所述的双栅极半导体元件的制造方法，其特征在于 其中形成该源极区域及该汲极区域的方法包括磊晶成长 一 应变硅。
8、 根据权利要求7所述的双栅极半导体元件的制造方法，其特征在于 所述的源极区域及汲极区域更包括锗或碳。
9、 根据权利要求1所述的双栅极半导体元件的制造方法，其特征在于 其中蚀刻该栅极区域是使用溴化氢及碳氟化合物等离子。
10、 根据权利要求1所述的双栅极半导体元件的制造方法，其特征在 于使用 一等离子蚀刻凹部以形成源极区域及汲极区域，并移除不属于栅极 的金属层，其中该等离子包括六氟化硫及氯。
11、 一种互补型金氧半导体元件，其特征在于包括一第 一晶体管，包括一第 一栅极结构邻接一第 一源极区域及一第 一汲 极区域，其中该第一栅极结构包括一设置于一第一栅介电层上的金属层；以及一第二晶体管，包括一第二栅极结构邻接一第二源极区域及一第二汲 极区域，该第二晶体管耦合于该第一晶体管。
12、 根据权利要求11所述的互补型金氧半导体元件，其特征在于所述 的第 一栅介电层以 一氧化物材料形成。
13、 根据权利要求11所述的互补型金氧半导体元件，其特征在于所述 的第 一栅介电层以 一 高介电常数材料形成。
14、 根据权利要求11所述的互补型金氧半导体元件，其特征在于所述 的第一晶体管为一 P型金氧半导体晶体管或一 N型金氧半导体晶体管。
15、 根据权利要求11所述的互补型金氧半导体元件，其特征在于所述 的第二源极区域及该第二汲极区域的组成物包括应变硅、硅、锗、碳或上述的任意组合。
全文摘要
本发明是关于一种双栅极半导体的制造方法，包括形成一栅极堆叠，其具有一第一部分及一第二部分，第一部分及第二部分包括不同的堆叠层组成。形成一光阻结构于栅极堆叠上以保护用来形成栅极结构的材料。蚀刻除去部分未被保护的材料，形成一与至少一配置于基板上的栅极结构相邻接的凹部，并分别于凹部中形成源极与漏极区域。接着移除非属于栅极结构的栅极堆叠层的剩余部分。一实施例中，在蚀刻形成源极与漏极之前，在栅极结构的垂直侧形成一氧化物。
文档编号H01L27/092GK101246852SQ20071016387
公开日2008年8月20日 申请日期2007年10月9日 优先权日2007年2月16日
发明者叶震南, 梁孟松, 邱远鸿, 陈嘉仁 申请人:台湾积体电路制造股份有限公司