专利名称：具有电磁屏蔽罩盖的半导体封装结构的制作方法
技术领域：
本发明涉及一种半导体封装结构，特别是关于 一 种具有 电磁屏蔽罩盖的半导体封装结构。
背景技术：
目前由于电子产业的快速发展，电子产品或电气用口o已成为人们生活中不可或缺的用品，但是电子设备或电气用品总是产生电》兹干纟尤，以致影响其它设备或系统。这类干扰可6匕 R匕疋相当轻微、暂时的功能失常，但也可能导致功能障碍,甚至造成设备损坏。所述电磁干扰的产生是因为不断变动的电流造成变动的电场，而伴随变动的电场而来的就曰 疋变动的磁场。而电磁辐射(电磁波)就是振荡并且互相垂直的电场与》兹场的结合(矢量积)。在高密度封装技术中，可采用并排(Side by side)式将多颗芯片 排在 一 起封装起来；或者采用另一种堆叠(Stack)式，将多颗芯片堆叠起来，组合成 一 个完整的系统(System In Package)。 就电不兹干才尤的遮蔽方式而言，可采 用基板的金属线路(Trace)来实现基本的电》兹屏蔽要求。然 而，采用金属线路的方式未必能实质上符合需求，另外线 路的密合程度也会影响其遮蔽效果。
有鉴于此，本发明提出了一种更加有效的电磁屏蔽方 式，利用其特殊的电磁屏蔽结构，不仅可提供电磁屏蔽的 效果，防止其芯片组之间互相干扰，而且该电磁屏蔽结构 不会增加封装的堆叠垂直高度。发明内容本发明的目的在于提供一种半导体封装结构，其具有 一 电 磁屏蔽罩盖，以屏蔽两相邻芯片之间的电磁干扰。为实现上述目的，本发明提供一种具有电磁屏蔽罩盖的半导体封装结构，包括一电磁屏蔽罩盖、 一第一基板、一第二基板以及若干个金属球。该电磁屏蔽罩盖向内凹设一第一容室。该第一基板具有一第一上表面与一第一下表面并且该第一上表面上设置有一第一芯片，该第一下表面形成第二容室，用以容置该电磁屏蔽罩盖的 一 部份。该第二基板具有一第二上表面与一第二下表面，并且该第二上表面上设置有 一 第二芯片。该电磁屏蔽罩盖罩设在该第二芯片上方，并且该第二芯片被容置于该电磁屏蔽罩盖的第一容室内，藉此区隔该第一及第二芯片。该第二基板进 一 步设置有至少 一 导通孔其贯穿该第二基板。该若干个金属球包括若干个导通金属球以及若千个接地金属球，其设置于该第 一 基板的第一下表面与该第二基板的第二下表面。该若干个导通金属球分别用以电性连接该第 一 基板与该第二基板上的相关电路, 以及形成该第二基4反的外部输入/输出端，以输入/输出电信号。该若干个接地金属球位于该第二基板的第二 下表面，用以电性连接该第二基板的导通孔。该第 一 基板 的第二容室内棵露若干个接地凸块，以电性连接该电磁屏 蔽罩盖，该电磁屏蔽罩盖从而通过该导通孔以及该接地金 属球连接其它接地电路。这样，可有效防止堆叠设置的芯 片之间相互干扰，并避免该结构布置增加封装的堆叠垂直 高度。本发明另外提供了一种芯片摆设方式不同的具有电 磁屏蔽罩盖的半导体封装结构，其主要差异在于上述结构 是在第一基板的第一上表面上设置一第一芯片，而本结构则是在第一基板的第一下表面设置至少一第一芯片，并且 进一步在该电磁屏蔽罩盖的顶面设置了若干个鳍片，以提 高散热效率。与现有技术相比较，本发明具有电磁屏蔽罩盖的半导 体封装结构可改进现有技术以基板上的金属线路来实现 电磁屏蔽的基本方式，并且不受限于该金属电路的布局状 况而影响遮蔽效果，也不会增加原有的封装堆叠垂直高度。以下结合附图与实施例对本发明作进一步的说明。
图l为依据本发明第一实 的半导体封装结构的示意图。图2为依据本发明第二实 的半导体封装结构的示意图。施例的 一 具有电磁屏蔽罩盖 施例的 一 具有电磁屏蔽罩盖
具体实施方式
有关本发明的详细说明及技术内容，现就结合
如下图1为依据本发明第 一 实施例的 一 具有电磁屏蔽罩盖 的半导体封装结构的示意图。该具有电磁屏蔽罩盖的半导 体封装结构包括 一 电磁屏蔽罩盖 101、 一第一基板102、 一第二基板103 、若干个导通金属球1 13以及若干个接地 金属球115。该电f兹屏蔽罩盖101向内凹设有一第一容室105。 该 第一基板102具有一第一上表面106与一第一下表面107， 并且该第一上表面106上i殳置有一第一芯片108, 该第一 下表面107形成一第二容室109用以容置该电》兹屏蔽罩盖 IOI的一部份，该第二容室109可贯穿或不贯穿该第一基 板102。 该第 一 芯片1 08设有至少 一 接地凸块1 1 6用以电 性连接该电磁屏蔽罩盖101。该第二基板1 03具有 一 第二 上表面 IIO与一第二下表面 111， 并且该第二上表面 110 上设置有 一 第二芯片112。该电磁屏蔽罩盖101罩设在该 第二芯片1 1 2上方，并且该第二芯片1 1 2被容置于该电石兹 屏蔽罩盖101的第 一 容室105内，藉此区隔该第 一 芯片108 及第二芯片112。该第二基板103进一步设置有至少一导 通孑L 114, 其贯穿该第二基板 103, 该电；兹屏蔽罩盖 101 通过该导通孔1 1 4与接地电路(未图示)形成电性连接。 该若干个导通金属球U3设置于该第一基板102的第一下 表面107与该第二基板103的第二下表面111。 位于该第 一下表面1 07的导通金属球1 1 3用以电性连接该第 一 基板 102与该第二基板103上的相关电路(未图示)，位于该第 二下表面 111 的导通金属球 113则用以形成该第二基板 10 3 的输入/输出端，以输入/输出电信号。该接地金属^求 1 1 5位于该第二基板1 03的第二下表面 111，用以电性连 接该第二基板1 0 3的导通孑L 114。 该接地凸块1 1 6棵露于 该第 一 基板1 0 2的第二容室1 0 9内，以电性连接该电》兹屏 蔽罩盖101。该电磁屏蔽罩盖101可通过该接地凸块116 连接第 一 芯片 1 08的接地电路(未图示)，并通过该导通 孔 1 1 4以及该接地金属球 1 1 5连接其它4姿地电路(未图 示)。该第 一 基板102以该第 一 下表面 107面向该第二上 表面110的方式叠设在该第二基板103上，因而组成本发 明第 一 实施例的半导体封装结构，其中该第 一 芯片1 0 8及 第二芯片1 12实质呈堆叠(Stack)的相对关系。为实现电磁屏蔽的目的，该电磁屏蔽罩盖101为金属 罩盖或非金属罩盖。如果是金属罩盖，其材质可选择铜、 铝、银、金等高导热性金属。如果是非金属罩盖，则可选 择在其至少一表面上形成一金属遮蔽涂层。在另一实施方 式中，该非金属罩盖包括非金属基材及金属混掺颗粒。该 电磁屏蔽罩盖101的高度实质等于或小于该第一基板102 与该第 一 下表面1 07的金属球1 13的高度总和。该电；兹屏 蔽罩盖101上进一步可选择性地设置一散热层117，其介 于该第 一 芯片1 0 8以及电磁屏蔽罩盖1 0 1之间，用以提高 散热效率。该散热层1 1 7的较佳选择为导热膏，例如导热 银胶等。图2为依据本发明第二实施例的 一 具有电磁屏蔽罩盖 的半导体封装结构的示意图。
该第二实施例的半导体封装结构包括 一 电磁屏蔽罩盖201、 一第一基板202、 一第二基板203、若干个导通金 属球2 13以及若干个4妄地金属球2 15。该电》兹屏蔽罩盖201向内凹设有一第一容室205。 该 第一基^反202具有一第一上表面206与一第一下表面207, 该第一下表面207设置至少一第一芯片208。 该第一基板 202的第一下表面207另形成一第二容室209，用以部份 容置该电磁屏蔽罩盖20 1，该第二容室209可贯穿或不贯 穿该第一基板202。该第二基板203具有一第二上表面210 与一第二下表面211。
该第二上表面210上设置有一第二 芯片212。该电磁屏蔽罩盖201罩设在该第二芯片212上 方，并且该第二芯片212被容置于该电磁屏蔽罩盖201的 第 一 容室205内，藉此区隔该第 一 芯片208以及第二芯片 212。该第二基板203进 一 步设置有至少 一 导通孔2 14,其 贯穿该第二基板203 。该若干个接地金属球2 1 5位于第二 基板203的第二下表面21 1 ,用以电性连接该第二基板203 的导通孑L 214。
该电磁屏蔽罩盖201通过该导通孔214与 该接地金属球215连接其它接地电路(未图示)。该若干 个导通金属球213设置于该第一基板202的第一下表面 207与该第二基4反203的第二下表面211。 位于该第一下 表面207的导通金属球213用以电性连接该第 一 基板202 与该第二基板203上的相关电路(未图示)，位于该第二 下表面2 11的导通金属球2 1 3则用以形成该第二基板203 的输入/输出端，以输入/输出电信号。该第 一 基板202以 该第一下表面207面向该第二上表面210的方式叠i史在该 第二基板203上，因而组成本发明第二实施例的半导体封
装结构，其中该第 一 芯片208以及第二芯片2 1 2实质呈并 排(Side by side)的相对关系。此外为了提高散热效率，可由该第二容室209棵露该 电磁屏蔽罩盖201 ，并可在该电磁屏蔽罩盖201的顶面上 选择性地设置若干个鳍片2 18，以提高散热效率。该鳍片 2 1 8突伸至该第 一 基板202的第 一 上表面206的上方。该第二实施例与第 一 实施例的不同之处在于该第一 实施例的第 一 芯片1 08是设置在该第 一 基板1 02的第 一 上 表面1 0 6上，而该第二实施例的第 一 芯片2 0 8是设置在该 第 一 基板202的第 一 下表面207上，并且该第二实施例进 一步在该电磁屏蔽罩盖 201的顶面设置了若干个鳍片 2 18，以提高散热效率。本发明利用上述的具有电磁屏蔽罩盖的半导体封装 结构，不但可提供电磁屏蔽效果，防止其芯片组之间互相 干扰，并且该电磁屏蔽罩盖结构并不会增加封装的堆叠垂 直高度，同时也可进一步通过增设散热层或鳍片来提高散 热效率。
权利要求
1.一种具有电磁屏蔽罩盖的半导体封装结构，包括一第一基板，具有一第一上表面与一第一下表面，所述第一上表面上设置有一第一芯片；一第二基板，具有一第二上表面与一第二下表面，所述第二上表面上设置有一第二芯片；以及若干个金属球，设置于所述第一基板的所述第一下表面与所述第二基板的所述第二下表面，所述若干个金属球包括若干个导通金属球，所述导通金属球分别用以电性连接所述第一基板与所述第二基板，以及形成所述第二基板的外部输入/输出端；其特征在于所述半导体封装结构进一步包括一电磁屏蔽罩盖，所述电磁屏蔽罩盖向内凹设有一第一容室；所述第一基板的所述第一下表面形成一第二容室用以部份容置所述电磁屏蔽罩盖；所述第一基板叠设在所述第二基板上，所述电磁屏蔽罩盖罩设在所述第二芯片上方，并且所述第二芯片容置于所述电磁屏蔽罩盖的第一容室内，藉此区隔所述第一及第二芯片。
2. 如权利要求1所述的半导体封装结构，其特征在于所述 第二容室贯穿所述第一基板。
3. 如权利要求1或2所述的半导体封装结构，其特征在于 所述第二基板设置有至少 一 导通孔，所述导通孔贯穿所述 第二基板，所述电磁屏蔽罩盖通过所述导通孔形成接地。
4. 如权利要求3所述的半导体封装结构，其特征在于所述第二基板的第二下表面的金属球包括若干个接地金属球， 所述接地金属球电性连接所述第二基板的导通孔。
5. 如权利要求1或2所述的半导体封装结构，其特征在于 所述电磁屏蔽罩盖为金属罩盖。
6. 如权利要求1或2所述的半导体封装结构，其特征在于 所述电磁屏蔽罩盖为非金属罩盖，其至少一表面具有一金 属遮蔽涂层。
7. 如权利要求1或2所述的半导体封装结构，其特征在于 所述电磁屏蔽罩盖为非金属罩盖，其包括非金属基材及金 属混掺颗粒。
8. 如权利要求1或2所述的半导体封装结构，其特征在于 所述第 一 芯片设有至少 一 接地凸块以电性连接所述电磁屏蔽罩盖o
9. 如权利要求1或2所述的半导体封装结构，其特征在于 所述电磁屏蔽罩盖的高度等于或小于所述第 一 基板与所述 第 一 下表面的金属球的高度总和。
10. 如权利要求1所述的半导体封装结构，其特征在于所述 电磁屏蔽罩盖上具有一散热层，所述散热层介于所述第一 芯片及所述电磁屏蔽罩盖之间，用以提高散热效率。
11. 如权利要求2所述的半导体封装结构，其特征在于 所述第二容室棵露出所述电磁屏蔽罩盖，以提高散热效率。
12. 如权利要求11所述的半导体封装结构，其特征在于在所述电磁屏蔽罩盖的顶面进一步设置有若千个鳍片，以 提高散热效率。
13. 如权利要求12所述的半导体封装结构，其特征在于 所述电磁屏蔽罩盖的鳍片突伸至所述第一基板的第一上 表面的上方。
全文摘要
一种具有电磁屏蔽罩盖的半导体封装结构具有两基板及一电磁屏蔽罩盖。该两基板上各具有至少一芯片。该电磁屏蔽罩盖设于该两基板之间，以屏蔽该两基板的芯片间的电磁干扰。该两基板之一具有一容室，以供部分容置该电磁屏蔽罩盖。因此，该电磁屏蔽罩盖不会增加该半导体封装结构的总体高度，并可相对提高散热效率。
文档编号H01L25/00GK101150123SQ20071016727
公开日2008年3月26日 申请日期2007年10月31日 优先权日2007年10月31日
发明者吴家福 申请人:日月光半导体制造股份有限公司