专利名称：半导体电容器及其制备方法
技术领域：
本发明涉及一种制备半导体器件的方法，尤其涉及一种可以防止阶梯覆盖 问题的半导体器件电容，所述阶梯覆盖问题由在金属一绝缘体一金属(MIM) 电容器区域和其周边区域之间的MIM电容器所包括的绝缘膜和上金属膜的厚 度引起。
背景技术：
示例图1A到图1D是解释制备半导体器件MIM (金属一绝缘体一金属) 电容器的相关技术的横截面视图。如示例图1A所示，在半导体基板l之上相 继形成下金属膜(下电容电极)11、绝缘膜12和上金属膜(上电容电极)13。 随后，如示例图1B所示，将光致抗蚀剂材料涂覆在上金属膜(上电容电极) 13上，并且构图所涂覆光致抗蚀剂材料，以便形成第一光致抗蚀剂图案14。通过使用第一光致抗蚀剂图案14作为掩模执行蚀刻工艺，选择性蚀刻上 金属膜13和绝缘膜12。通过选择蚀刻工艺，形成上金属膜图案(上电容电极) 13a和绝缘膜图案12a，由此完成MIM (金属一绝缘体一金属)电容器。如示例图1C所示，为了去除第一光致抗蚀剂图案14，执行蚀刻和清洗步 骤。在此之后，在包括上金属膜图案13a的半导体基板1的整个表面之上形成 介电层16。为了在介电层16中形成接触孔18，涂覆光致抗蚀剂材料并构图， 由此形成第二光致抗蚀剂图案17。通过使用第二光致抗蚀剂图案17作为掩模 的蚀刻工艺，选择性蚀刻介电层16，由此形成接触孔18以开启下金属膜11 和上金属膜13a的预定部分。在通过蚀刻和清洗而去除第二光致抗蚀剂图案17之后，如示例图1D所 示，在介电层图案16之上沉积导电膜，以便由导电膜填充接触孔18。由导电
膜形成的插栓19与下金属膜ll及上金属膜图案13a接触。在此之后，在介电 层图案16之上沉积金属膜。构图所沉积的金属膜，以便由此形成接触插栓19 的金属电极20。在金属电极20之上沉积氮化物膜并且选择性构图，由此形成 具有用于金属电极20d开口的氮化物膜图案21 。通过上述方法制备的半导体器件可具有在MIM电容器区域和其周边区域 之间的阶梯覆盖问题。由于MIM电容器中包括的绝缘膜12a和上金属膜(上 电容电极)13a的厚度，当沉积介电层16时可能发生该问题。由于MIM电容 器区域和其周边区域之间的阶梯覆盖，DOF (焦深)余量可能变得不足，产生 不精确图案问题。同样，晶片整体不平表面导致化学机械抛光(CMP)工艺中 可获得平面度的限制。发明内容实施例涉及一种可以防止半导体器件中阶梯覆盖问题的电容器，所述阶梯 覆盖问题由在金属一绝缘层一金属(MIM)电容器区域和其周边区域之间的 MIM电容器所包括的绝缘膜和上金属膜的厚度引起。实施例涉及一种半导体器件的电容器，其包括在半导体基板之上的配备了 具有预定深度的凹槽的第一金属膜。可在凹槽中以对应凹槽深度的厚度形成绝 缘膜和第二金属膜。绝缘膜和第二金属层与凹槽内部横向侧壁分开。包括多个 插栓的介电层与第一和第二金属膜及绝缘膜接触。在介电层之上多个金属电极 与插栓接触。实施例涉及一种半导体器件电容器，其包括在半导体基板之上的配备了具 有预定深度的凹槽的第一金属膜。可通过在凹槽之上相继沉积绝缘膜和第二金 属膜形成多个电容器。实施例涉及一种半导体器件中的电容器，其包括在半导体基板之上的配备 了具有预定深度的凹槽的第一金属膜(第一电容器的下电极)。可在凹槽中以 对应凹槽深度的厚度形成第一绝缘膜和第二金属膜。第一绝缘膜和第二金属膜 与凹槽的内部横向侧壁分开。第一介电层图案可能包括分别与第一和第二金属 膜及第一绝缘膜接触的多个第一插栓。第一金属线与第一插栓接触。配置在距 离第一金属线预定间隔处的第一阶梯覆盖金属膜(第二电容器的下电极)与使 其与第二金属膜接触的第一插栓接触。在第一阶梯覆盖金属膜的较低部分之上，第二绝缘膜和第四金属膜(第二电容器的上电极)与第一阶梯覆盖金属膜 的内部横向侧壁分开。在第一金属线和第一阶梯覆盖金属膜之上，第二介电层 图案包括分别使其与第一金属线、第四金属膜和第一阶梯覆盖金属膜接触的多 个第二插栓。在第二介电层图案之上，第二金属线与使其与第一阶梯覆盖金属 膜接触的第二插栓接触。在第二介电层图案之上，第二阶梯覆盖金属膜(第三 电容器的下电极)，与使其分别与第一金属线和第四金属膜接触的第二插栓接 触，在距离第二金属线预定间隔处与第一金属线和第四金属膜交迭。在第二阶 梯覆盖金属膜之上，相继地形成与第二阶梯覆盖金属膜内部横向侧壁分开的第 三绝缘膜图案和第六金属膜。在第二阶梯覆盖金属膜和第二金属线之上，第三 介电层包括与第二金属线、第六金属膜及第二阶梯覆盖金属膜接触的多个第三 插栓。在第三介电层之上，第一上金属电极与使其与第二金属线接触的第三插 栓接触。在第三介电层之上，第二上金属电极与使其与第二阶梯覆盖金属膜和 第六金属膜接触的多个第三插栓接触。实施例涉及一种制备半导体器件电容器的方法，其包括在半导体基板之上 形成配备了具有预定深度的凹槽的第一金属膜。在凹槽之上以对应凹槽深度的 预定厚度沉积绝缘膜和第二金属膜。在第一金属膜和第二金属膜之上形成与第 一金属膜和第二金属膜接触的包括插栓的介电层图案。实施例涉及一种制备半导体器件电容器的方法，其包括在半导体基板之上 形成配备了具有预定深度的凹槽的第一金属膜。在凹槽中形成第一绝缘膜和第 二金属膜，其中第一绝缘膜和第二金属膜与凹槽的内部横向侧壁分开。在第一 金属膜之上形成与第一金属膜和第二金属膜接触的包括多个第一插栓的第一 介电层图案。在第一介电层图案之上，形成与第一插栓接触的第一金属线，所 述第一插栓与第一金属膜接触。在距离第一金属线预定间隔处，形成与第一插 栓接触的第一阶梯覆盖金属膜，所述第一插栓使其与第二金属膜接触。在第一 阶梯覆盖金属膜的较低部分之上，形成与第一阶梯覆盖金属膜的内部横向侧壁 分开的第二绝缘膜和第四金属膜。在第一金属线和第一阶梯覆盖金属膜之上， 形成与第一金属线、第四金属膜和第一阶梯覆盖金属膜接触的包括多个第二插 栓的第二介电层。在第二介电层之上，第二金属线与第二插栓接触，所述第二 插栓与第一阶梯覆盖金属膜接触。在第二介电层图案之上，在距离第二金属线 预定间隔处配置与第二插栓接触形成的第二阶梯覆盖金属膜，所述第二插栓与 第一金属线和第四金属膜接触。在第二阶梯覆盖金属膜的上部分之上，相继形 成与第二阶梯覆盖金属膜的内部横向侧壁分开的第三绝缘膜图案和第六金属膜(第三电容器的上电极)。在第二阶梯覆盖金属膜和第二金属线之上，形成 与第二金属线、第六金属膜和第二阶梯覆盖金属膜接触的包括多个第三插栓的 第三介电层图案。在第三介电层之上，形成与第三插栓接触的第一上金属电极， 所述第三插栓使其与第二金属线接触。在第三介电层之上，形成与多个第三插 栓接触的第二上金属电极，所述第三插栓与第二阶梯覆盖金属膜和第六金属膜 接触。
图1A到图1D是解释根据现有技术的半导体器件中MIM电容器的制备方 法的横截面视图；示例图2A到图2F是解释根据实施例的半导体器件中MIM电容器的制备 方法的横截面视图；示例图3A到图3J是解释根据实施例的半导体器件中堆叠MIM电容器的 制备方法的横截面视图；示例图4是图3J的等效电路图。
具体实施方式
示例图2A到图2F是解释根据实施例的半导体器件中MIM电容器的制备 方法的横截面视图。如示例图2A所示，可在半导体基板200之上形成具有预 定厚度的第一金属膜。随后，可在第一金属膜之上涂覆光致抗蚀剂层，并且构 图所涂覆的光致抗蚀剂层，由此形成第一光致抗蚀剂图案。第一金属膜可由铝 (Al)或铜(Cu)以在大约4000A到5000A的预定厚度形成。通过使用第一光致抗蚀剂图案作为掩模执行蚀刻工艺，为第一金属膜201 配备具有预定深度的凹槽。随后，通过蚀刻和清洗去除第一光致抗蚀剂图案。 在该情况中，以大约1250A到1440A的深度形成包括在第一金属膜(下电容 电极)201中的凹槽。在第一金属膜(下电容电极)201的整个表面之上相继沉积厚度为大约 700A到大约840A的绝缘膜204、厚度为大约450A到600A的第二金属膜(上
电容电极)205，由此填满凹槽。随后，为了暴露第一金属膜(下电容电极)201，使用CMP (化学机械抛 光)执行平整化工艺。相继沉积的绝缘膜204和第二金属膜(上电容电极)205 的总厚度可对应第一金属膜201中包括的凹槽的厚度。同样，第二金属膜205 的上表面可具有与第一金属膜201上表面相同的高度。第二金属膜205可由铝 (Al)或铜(Cu)形成。如示例图2B所示，在包括绝缘膜204和第二金属膜(上电容电极)205 的第一金属膜(下电容电极)201之上涂覆光致抗蚀剂层，并且随后构图所涂 覆光致抗蚀剂层，由此形成第二光致抗蚀剂图案206。使用第二光致抗蚀剂图 案206作为掩模将第一金属膜201选择性蚀刻到初始凹槽深度。该蚀刻工艺使 绝缘膜204和第二金属膜205的横向侧壁与第一金属膜201中的凹槽的内部横 向侧壁分开。参考示例图2C，通过蚀刻和清洗去除第二光致抗蚀剂图案206。在包括 绝缘膜204和第二金属膜205的第一金属膜201a的整个表面之上形成第一介 电层。为了在第一介电层中形成接触孔，涂覆光致抗蚀剂层并构图，由此形成 第三光致抗蚀剂图案。为了选择性蚀刻第一介电层，使用第三光致抗蚀剂图案 作为掩模执行蚀刻工艺，由此形成包括接触孔的第一介电层图案207。通过蚀刻和清洗去除第三光致抗蚀剂图案。在包括接触孔的第一介电层图 案207之上沉积导电膜，以便用导电充满接触孔。使用CMP的平整化工艺暴 露第一介电层图案207，形成接触第一和第二金属膜的插栓208。如示例图2D所示，在包括插栓208的第一介电层图案207之上沉积第三 金属膜。在第三金属膜之上涂覆光致抗蚀剂层，并且构图所涂覆的光致抗蚀剂 层以形成第四光致抗蚀剂图案。使用第四光致抗蚀剂图案作为掩模，选择性蚀 刻第三金属膜，由此形成与插栓208接触的第三金属膜图案(金属电极)209。 随后，通过蚀刻和清洗去除第四光致抗蚀剂图案。如示例图2E所示，在包括第三金属膜图案209的半导体基板200的整个 表面之上沉积第二介电层210。随后，在第二介电层210之上涂覆光致抗蚀剂 层，并且构图所涂覆的光致抗蚀剂层以形成第五光致抗蚀剂图案2U。第二介 电层210可能由氮化硅(Si3N4)层形成。参考示例图2F，将使用第五光致抗蚀剂图案211作为掩模的蚀刻工艺应
用到半导体基板200的整个表面。选择性蚀刻第二介电层210以形成用于金属 电极209的开口，由此形成第二介电层图案210a。随后，通过蚀刻和清洗而 去除第五光致抗蚀剂图案211，由此完成半导体器件的MIM电容器。通过上述工艺制备的半导体器件可以防止在MIM电容器区域和其周边区 域之间的阶梯覆盖问题。所沉积绝缘膜204和第二金属膜(上电容电极)205 的总厚度对应在第一金属膜(下电容电极)201中包括的凹槽的深度。示例图3A到图3J是解释根据实施例的半导体器件中堆叠MIM电容器的 制备方法的横截面视图。如示例图3A所示，可在半导体基板300之上形成具 有预定厚度的第一金属膜。随后，可在第一金属膜之上涂覆光致抗蚀剂层并且 构图所涂覆的光致抗蚀剂层，由此形成第一光致抗蚀剂图案。第一金属膜可由 铝(Al)或铜(Cu)以在大约4000A和5000A之间的预定厚度形成。通过使用第一光致抗蚀剂图案作为掩模执行蚀刻工艺，为第一金属膜301 配备具有预定深度的凹槽。在该情况中，第一金属膜301表示第一电容器(C1) 的下电极。随后，通过蚀刻和清洗而去除第一光致抗蚀剂图案。在该情况中， 以大约1250A到1440A的深度形成包括在第一金属膜(下电容电极)301中 的凹槽。在第一金属膜(下电容电极)301的整个表面之上相继沉积厚度在大约 700A到840A之间的绝缘膜304和厚度在大约450A到600A之间的第二金属 膜(上电容电极)305，由此充满凹槽。随后，为了暴露第一金属膜(下电容电极)301，使用CMP (化学机械抛 光)执行平整化工艺。相继沉积的绝缘膜304和第二金属膜(上电容电极)305 的总厚度可对应第一金属膜301中包括的沟槽的厚度。同样，第二金属膜305 的上表面可与第一金属膜301上表面的高度相同。第二金属膜305可能由铝 (Al)或铜(Cu)形成。如示例图3B所示，在包括绝缘膜304和第二金属膜(上电容电极)305 的第一金属膜(下电容电极)301之上涂覆光致抗蚀剂层，并且随后构图所涂 覆的光致抗蚀剂层，由此形成第二光致抗蚀剂图案306。使用第二光致抗蚀剂 图案306作为掩模将第一金属层301选择性蚀刻到初始凹槽深度。该蚀刻工艺 使绝缘膜304和第二金属膜305与第一金属膜301中凹槽的内部横向侧壁分 开。
参考示例图3C，通过蚀刻和清洗而去除第二光致抗蚀剂图案306。在包 括绝缘膜304和第二金属膜305的第一金属膜301a的整个表面之上形成第一 介电层。为了在第一介电层中形成接触孔，涂覆并构图光致抗蚀剂层，由此形 成第三光致抗蚀剂图案。使用第三光致抗蚀剂图案作为掩模执行蚀刻工艺，以 选择性蚀刻第一介电层，由此形成包括接触孔的第一介电层图案307。通过蚀刻和清洗去除第三光致抗蚀剂图案。在包括接触孔的第一介电层图 案307之上沉积导电膜，以便用导电材料充满接触孔。使用CMP的平整化工 艺暴露第一介电层图案307，形成接触第一和第二金属膜的插栓308。如示例图3D所示，在第一介电层图案307之上沉积具有预定厚度的第三 金属膜。在此之后，在第三金属膜之上涂覆光致抗蚀剂层，并且构图所涂覆的 光致抗蚀剂层以形成第四光致抗蚀剂图案。使用第四光致抗蚀剂图案作为掩模 选择性蚀刻第三金属膜，由此提供具有预定深度的第二凹槽。随后，通过蚀刻 和清洗而去除第四光致抗蚀剂图案。接下来，在第三金属膜309的整个表面之上相继沉积具有预定厚度的第二 绝缘膜310和第四金属膜311，从而充满第二凹槽。在该情况中，第四金属膜 311表示第二电容器(C2)的上电极。使用CMP的平整化工艺暴露第三金属 膜309的上表面。如示例图3E所示，为了形成第五光致抗蚀剂图案，在第三金属膜309之 上涂覆光致抗蚀剂层并构图。使用第五光致抗蚀剂图案作为掩模将第三金属膜 309选择性蚀刻到第二凹槽的深度，以便使第二绝缘膜310和第四金属膜311 与第三金属膜309中的第二凹槽的内部横向侧壁分开。第二绝缘膜310和第四 金膜311的总厚度可对应第二凹槽的深度。随后，通过蚀刻和清洗而去除第五 光致抗蚀剂图案。在包括第二绝缘膜310和第四金属膜311的第三金属膜309之上涂覆光致 抗蚀剂层，并且随后构图所涂覆的光致抗蚀剂层，以形成第六光致抗蚀剂图案。 使用第六光致抗蚀剂图案作为掩模选择性蚀刻第三金属膜309，由此分割第三 金属膜309。通过该选择性蚀刻工艺，形成与第二金属膜(第一电容器的上电 极)305交迭且与第一插栓308接触的第一阶梯覆盖金属膜309a。第一金属线309b与第一金属膜301a的预定部分交迭，由此第一金属线 309b与第一插栓308接触。分割第一阶梯覆盖金属膜309a和第一金属线309b，
以便将第一阶梯覆盖金属膜309a放置在距离第一金属线30%预定间隔的位 置。通过蚀刻和清洗而去除第六光致抗蚀剂图案。第四金属膜311的上表面可 能与第一阶梯覆盖金属膜309a和第一金属线309b的上表面高度相同。如示例图3F所示，在包括第一金属线30%和第一阶梯覆盖金属膜309a 的半导体基板300的整个表面之上形成第二介电层。在此之后，在第二介电层 之上涂覆光致抗蚀剂层，并且随后构图所涂覆的光致抗蚀剂层，以形成第七光 致抗蚀剂图案。使用第七光致抗蚀剂图案作为掩模选择性蚀刻第二介电层，由 此形成包括多个接触孔的第二介电层图案312。随后，通过蚀刻和清洗去除第 七光致抗蚀剂图案。在包括多个接触孔的第二介电层图案312之上沉积第二导电膜，以便填满 多个接触孔。使用CMP工艺的平整化工艺暴露第二介电层图案312的上表面， 由此形成与第一金属线309b、第四金属膜311及第一阶梯覆盖金属膜309a接 触的多个第二插栓313。如示例图3G所示，在第二介电层图案312之上形成具有预定厚度的第五 金属膜。随后，在第五金属膜之上涂覆光致抗蚀剂层，并且构图所涂覆的光致 抗蚀剂层，以形成第八光致抗蚀剂图案。使用第八光致抗蚀剂图案作为掩模选 择性蚀刻第五金属膜，由此形成具有预定深度的第三凹槽的第五金属膜314。 随后，通过蚀刻和清洗去除第八光致抗蚀剂图案。通过在第五金属膜314的整个表面之上沉积第三绝缘膜315和第六金属膜 316而填满第三凹槽。第六金属膜316构成第三电容器(C3)的上电极。使用 CMP的平整化工艺暴露第五金属膜314的上表面。如示例图3H所示，在包括第三绝缘膜315和第六金属膜316的第五金属 膜314之上涂覆光致抗蚀剂层，并且随后构图所涂覆的光致抗蚀剂层，以形成 第九光致抗蚀剂图案。使用第九光致抗蚀剂图案作为掩模选择性蚀刻第五金属 膜314，以便将第三绝缘膜315和第六金属膜316的横向侧壁与第五金属膜314 中包括的第三凹槽的内部横向侧壁分开。第三绝缘膜315和第六金属膜316 的总厚度可对应第三凹槽的深度。通过蚀刻和清洗去除第九光致抗蚀剂图案。此后，在包括第三绝缘膜315和第六金属膜316的第五金属膜314之上涂 覆光致抗蚀剂层，并且随后构图所涂覆的光致抗蚀剂层，以形成第十光致抗蚀 剂图案。使用第十光致抗蚀剂图案作为掩模选择性蚀刻第五金属膜314，由此
形成接触第二插栓313的第二金属膜图案(第二金属线)314b。
通过上述选择性蚀刻工艺，形成与第二插栓313接触的第二阶梯覆盖金属 膜(第三电容器的下电极)314a，所述第二插栓313与第一金属线309b及第 四金属膜311接触。随后，通过蚀刻和清洗去除第十光致抗蚀剂图案。第六金 属膜316的上表面可与第二金属膜图案314b和第二阶梯覆盖金属膜(第三电 容器的下电极)314a的上表面高度相同。
如示例图31所示，在包括第二金属膜图案314b和第二阶梯覆盖金属膜 314a的半导体基板300的整个表面之上形成第三介电层。随后，在第三介电 层之上涂覆光致抗蚀剂层，并且构图光致抗蚀剂层，以形成第十一光致抗蚀剂 图案。使用第十一光致抗蚀剂图案作为掩模选择性蚀刻第三介电层，以形成包 括多个接触孔的第三介电层图案317。随后，通过蚀刻和清洗去除第十一光致 抗蚀剂图案。
接下来，在包括多个接触孔的第三介电层图案317之上沉积第三导电膜， 以填满多个接触孔。为了暴露第三介电层图案317的上表面，执行使用CMP 的平整化工艺，由此形成与第二金属线314b、第二阶梯覆盖金属膜314a及第 六金属膜接触的第三插栓318。
如示例图3J所示，在第三介电层图案317之上形成第七金属膜。随后， 在第七金属膜之上涂覆光致抗蚀剂层，并且构图光致抗蚀剂层，以形成第十二 光致抗蚀剂图案。使用第十二光致抗蚀剂图案作为掩模选择性蚀刻第七金属 膜，并且由此将其分割成在第三介电层图案317之上的第七金属膜图案319。 第一上金属膜图案319a (位于示例图3J的左侧)接触第三插栓318。第二上 金属图案319b (位于示例图3J的右侧)接触与第二金属膜图案(第二金属线) 314b及第六金属膜(第三电容器的上电极)316接触的第三插栓318。随后， 通过蚀刻和清洗去除第十二光致抗蚀剂图案。
此后，在第七金属膜图案319之上形成第四介电层。随后，在第四介电层 之上形成第十三光致抗蚀剂图案，并且执行使用第十三光致抗蚀剂图案作为掩 模的蚀刻工艺，以形成第四介电层图案320，其提供在第七金属膜之上的开口。 随后，通过蚀刻和清洗去除第十三光致抗烛剂图案。
通过上述制备工艺，根据实施例的半导体器件包括在第一金属膜(第一电 容器的下电极)301a之上形成的第一MIM电容器(Cl);在第一阶梯覆盖金
属膜(第二电容器的下电极)309a之上形成的第二 MIM电容器(C2);以及 在第二阶梯覆盖金属膜(第三电容器的下电极)314a之上形成的第三MIM电 容器(C3)。
因此，根据实施例的半导体器件可以防止在MIM电容器区域和其周边没 有MIM电容器的区域之间的阶梯覆盖问题，从而能够形成具有示例图4的等 效电路的堆叠结构MIM电容器。在示例图4中，如果C1 = C2=C3，则电容 器可以获得"C二3C1"的容量。
根据实施例的电容器可以防止由金属一绝缘体一金属(MIM)电容器中包 括的绝缘膜和上金属膜的厚度引起的在MIM电容器区域和其周边没有MM 电容器的区域之间的阶梯覆盖问题。同样，根据实施例的电容器通过防止在上 绝缘膜之上的阶梯覆盖问题可以防止DOF (焦深)问题。
对于本领域技术人员，明显的和显而易见的是可以在公开的实施例中作出 多种修改和改变。因此，希望公开实施例覆盖明显的和显而易见的修改和改变， 只要它们在权利要求及其等效物的范围内。
权利要求
1.一种装置，包括在半导体基板之上的配备了具有预定深度的凹槽的第一金属膜；在所述凹槽中形成的具有对应凹槽深度的厚度的绝缘膜和第二金属膜，其中所述绝缘膜和金属膜与凹槽的内部横向侧壁分开；在所述第一金属膜、所述绝缘膜和所述第二金属膜之上的包括多个插栓的介电层，其中所述插栓与所述第一金属膜及所述第二金属膜接触；以及在所述介电层上的与所述插栓接触的多个金属电极。
2. 如权利要求1所述的装置，其特征在于，还包括在所述金属电极之上 形成的用于开启所述金属电极的预定部分的氮化物膜。
3. 如权利要求1所述的装置，其特征在于，所述第二金属膜的上表面与 所述第一金属膜的上表面高度相同。
4. 一种装置，包括在半导体基板之上的配备了具有预定深度的凹槽的第一金属膜；通过在所述凹槽之上相继沉积绝缘膜和第二金属膜形成的多个电容器。
5. 如权利要求4所述的装置，其特征在于，所述第一金属膜的上表面与 在所述绝缘膜之上形成的所述第二金属膜上表面的高度相同。
6. 如权利要求4所述的装置，其特征在于，所述绝缘膜和第二金属膜的 总厚度对应所述凹槽的深度。
7. 如权利要求4所述的装置，其特征在于，所述绝缘膜和第二金属膜与 所述第一金属膜中包括的凹槽的内部横向侧壁分开。
8. —种装置，包括在所述半导体基板之上的配备了具有预定深度的凹槽的第一金属膜； 在所述凹槽中形成的具有对应所述凹槽深度的厚度的第一绝缘膜和第二金属膜，其中所述第一绝缘膜和第二金属膜与所述凹槽的内部横向侧壁分开； 包括与所述第一金属膜及所述第二金属膜接触的第一多个插栓的第一介电层图案；第一金属线，其与所述第一多个插栓中与所述第一金属膜接触的第一插栓 接触；第一阶梯覆盖金属层，其配置在距离所述第一金属线预定间隔处，与第一多个插栓中与所述第二金属膜接触的的第二插栓接触；在所述第一阶梯覆盖金属层较低部分之上的与所述第一阶梯覆盖金属膜 的内部横向侧壁分开的第二绝缘膜和第四金属膜；在所述第一金属线和所述第一阶梯覆盖金属膜之上的包括与所述第一金 属线、所述第四金属膜及所述第一阶梯覆盖金属膜接触的第二多个插栓的第二 介电层图案；在所述第二介电层图案之上的与所述第二多个插栓中与所述第一阶梯覆 盖金属膜接触的第一插栓接触的第二金属线；在所述第二介电层图案之上，与第二多个插栓中的的第二插栓接触的第二 阶梯覆盖金属膜，其在距离所述第二金属线预定间隔处与所述第一金属线及所 述第四金属膜交迭，该第二插栓与所述第一金属线和所述第四金属膜接触；在所述第二阶梯覆盖金属膜之上的与所述第二阶梯覆盖金属膜的内部横 向侧壁分开而形成的第三绝缘膜图案和第六金属膜；在所述第二阶梯覆盖金属膜和所述第二金属线之上的包括与所述第二金 属线、所述第六金属膜及所述第二阶梯覆盖金属膜接触的第三多个插栓的第三 介电层；在所述第三介电层之上的与所述第三多个插栓中与所述第二金属线接触 的第一插栓接触的第一上金属电极；在所述第三介电层之上的与所述第三多个插栓中与所述第二阶梯覆盖金 属膜及所述第六金属膜接触的第二插栓接触的第二上金属电极。
9. 如权利要求8所述的装置，其特征在于，所述第二金属膜的上表面与 所述第一金属膜的上表面高度相同。
10. 如权利要求8所述的装置，其特征在于，所述第二金属膜的上表面与 所述第一金属线及第一阶梯覆盖金属膜的上表面高度相同。
11. 如权利要求8所述的装置，其特征在于，所述第六金属膜的上表面与 所述第二金属线及第二阶梯覆盖金属膜的上表面高度相同。
12. 如权利要求8所述的装置，其特征在于，还包括在所述第三介电层之 上的用于开启所述金属电极的预定部分的氮化硅膜。
13. 如权利要求8所述的装置，其特征在于，所述第一金属膜、第一阶梯覆盖金属膜和所述第二阶梯覆盖金属膜由铝或铜中的一种形成。
14. 如权利要求8所述的装置，其特征在于，所述第一绝缘膜图案、第二 绝缘膜图案和第三绝缘膜图案由氧化硅或氮化硅中的 一种形成。
15. —种方法，包括在半导体基板之上形成配备了具有预定深度的凹槽的第一金属膜；在所述凹槽之上以对应凹槽深度的预定厚度相继沉积绝缘膜和第二金属膜；以及形成包括与所述第一金属膜及所述第二金属膜接触的插栓的介电层图案。
16. 如权利要求15所述的方法，其特征在于，所述第一金属膜的上表面 与所述第二金属膜的上表面高度相同。
17. —种方法，包括在半导体基板之上形成配备了具有预定深度的凹槽的第一金属膜； 在所述凹槽中形成第一绝缘膜和第二金属膜，其中所述第一绝缘膜和所述第二金属膜与所述凹槽的内部横向侧壁分开；形成包括与所述第一金属膜及所述第二金属膜接触的第一多个插栓的第一介电层图案；形成与第一插栓接触的第一金属线，该第一插栓在所述第一多个插栓中与所述第一金属膜接触；形成第二插栓接触的第一阶梯覆盖金属膜，其配置在距离所述第一金属线 预定间隔处，其中该第二插栓在所述第一多个插栓中与第二金属膜接触；在所述第一阶梯覆盖金属膜的较低部分之上，形成与所述第一阶梯覆盖金 属膜的内部横向侧壁分开的第二绝缘膜和第四金属膜；在所述第一金属线和所述第一阶梯覆盖金属膜之上，形成包括第二多个插 栓的第二介电层图案，其中该第二多个插栓与所述第一金属线、所述第四金属 膜及所述第一阶梯覆盖金属膜接触；形成与第一插栓接触的第二金属线，其中该第一插栓在所述第二多个插栓 中与所述第一阶梯覆盖金属膜接触；在所述第二介电层图案之上，形成与第二插栓接触的第二阶梯覆盖金属 层，其配置在距离所述第二金属线预定间隔处，其中该第二插栓在所述第二多 个插栓中与所述第一金属线及所述第四金属膜接触；在所述第二阶梯覆盖金属膜较低部分之上，形成与所述第二阶梯覆盖金属膜的内部横向侧壁分开的第三绝缘膜图案和第六金属膜；在所述第二阶梯覆盖金属膜和所述第二金属线之上，形成包括与所述第二 金属线、所述第六金属膜及所述第二阶梯覆盖金属膜接触的第三多个插栓的第 三介电层图案；在所述第三介电层之上，形成与所述与第三多个插栓中的第一插栓接触的 第一上金属电极，该第一插栓与所述第二金属线接触；以及在所述第三介电层之上，形成与所述第三多个插栓中的第二插栓接触的第 二上金属电极，该第二插栓与所述第二阶梯覆盖金属膜及所述第六金属膜接
18. 如权利要求17所述的方法，其特征在于，形成所述第一金属膜包括 在所述半导体基板之上沉积第一金属膜； 在所述第一金属膜之上形成第一光致抗蚀剂图案；通过使用所述第一光致抗蚀剂图案作为掩模而选择性蚀刻所述第一金属 膜，形成配备了具有预定深度的凹槽的第一金属膜；以及 去除所述第一光致抗蚀剂图案。
19. 如权利要求17所述的方法，其特征在于，形成所述第一绝缘膜图案 和所述第二金属膜包括通过在所述第一金属膜之上沉积所述第一绝缘膜和所述第二金属膜，填满 所述凹槽；为了暴露所述第一金属膜的上表面，执行平整化工艺； 在所述第一金属膜、所述第一绝缘膜和所述第二金属膜之上形成第二光致 抗蚀剂图案；为了将所述第一绝缘膜和所述第二金属膜的横向侧壁与所述凹槽的内部 横向侧壁分开，使用所述第二光致抗蚀剂图案作为掩模，将所述第一金属膜蚀 刻到所述凹槽深度；以及去除所述第二光致抗蚀剂图案。
20. 如权利要求17所述的方法，其特征在于，形成所述第一阶梯覆盖金 属膜包括在所述第一介电层图案之上沉积金属层； 在所述金属膜之上形成第三光致抗蚀剂图案；通过使用所述第三光致抗蚀剂图案作为掩模执行蚀刻工艺，形成配备了第 一凹槽的第一金属层；去除所述第三光致抗蚀剂图案；通过在包括所述第一凹槽的所述第一金属层的整个表面之上沉积所述第 二介电层和所述第四金属膜，填满所述第一凹槽；在所述第一金属膜、所述第二介电层和所述第四金属膜上执行平整化工艺；在所述第一金属膜之上形成第四光致抗蚀剂图案；为了将所述第二介电层和所述第二金属膜的横向侧壁与所述第一凹槽的 内部横向侧壁分开，使用所述第四光致抗蚀剂图案作为掩模，选择性蚀刻所述 第一金属膜；去除所述第四光致抗蚀剂图案；在所述第一金属膜之上形成第五光致抗蚀剂图案；通过使用所述第五光致抗蚀剂图案作为掩模的蚀刻工艺分割所述第一金 属膜，从而形成所述第一金属线和所述第一阶梯金属膜；以及 去除所述第五光致抗蚀剂图案。
全文摘要
一种电容器，其可防止半导体器件中的由金属-绝缘体-金属(MIM)电容器中包括的绝缘膜和上金属膜的厚度引起的在MIM电容器区域和其周边区域之间的阶梯覆盖问题。半导体器件中的电容器包括在半导体基板之上的配备了具有预定深度的凹槽的第一金属膜。可在凹槽中以对应凹槽深度的厚度形成绝缘膜和第二金属膜。绝缘膜和第二金属膜与凹槽的内部横向侧壁分开。包括多个插栓的介电层与第一和第二金属膜及绝缘膜接触。在介电层之上多个金属电极与插栓接触。
文档编号H01L27/04GK101211915SQ200710308340
公开日2008年7月2日 申请日期2007年12月29日 优先权日2006年12月29日
发明者朴亨振 申请人:东部高科股份有限公司