专利名称：芯片结构与芯片封装结构的制作方法
技术领域：
本实用新型是有关于一种半导体元件，且特别是有关于一种芯片结构与 芯片封装结构。
背景技术：
在半导体产业中，集成电路(integratedcircuits, IC)的生产主要可分为 三个阶段集成电路的设计、集成电路的制作及集成电路的封装。在集成电路的制作中，芯片(chip)是经由晶片(wafer)制作、形成集 成电路以及切割晶片(wafer sawing )等步骤而完成。晶片具有一有源面(active surface),其泛指晶片的具有有源元件(active element)的表面。当晶片内部 的集成电路完成之后，晶片的有源面更配置有多个接垫(pad),以使最终由 晶片切割所形成的芯片可经由这些接垫而向外电性连接至 一承载器(carrier )。岸义载器例如为 一导线架(leadframe )或一电路才反(circuit board )。 芯片可通过引线键合技术(wire-bonding technology)或倒装芯片键合技术(flip-chip bonding technology)而电性连接至承载器，使得芯片的这些接垫 可电性连接至承载器的多个接点，以构成一芯片封装结构。在习知的芯片封装结构中，芯片的这些接垫的其中之一为输入/输出接垫(I/Opad),且这些接垫的其中另一为接地接垫(groundpad)。输入/输出接 垫通过芯片内部的一电路结构(circuit structure)而电性连接至接地接垫。 电路结构通常可具有多个电子元件(例如有源元件或无源元件)。当芯片封 装结构运作时，输^/输出接垫与接地接垫之间会存有一电位差，使得一电流 依序流经输入/输出接垫、电路结构与接地接垫。然而，若上述电位差大于输结构的电流的量值将会过大而造成电路结构的这些电子元件的损坏。为了改善上述缺点，习知的另一种芯片封装结构^皮提出。在另一种芯片 封装结构中，芯片的输入/输出接垫分别通过芯片内部的一电路结构与一保护 电路结构(protect circuit structure)而电性连接至接地接垫，且电路结构与保护电路结构并联。当习知芯片封装结构运作时，若输入/输出接垫与接地接 垫之间所存有的一电位差大于输入/输出接垫与接地接垫之间所被设计可容 许的预设电位差，则保护电路结构将会让一部分的电流通过，使得电路结构 的这些电子元件不易因为流经电路结构的电流的量值过大而产生损害。然而，由于上述保护电路结构是内埋(embed)于芯片内部，所以其可通过的 电流的量值较小。实用新型内容本实用新型提供一种芯片结构与芯片封装结构，其具有至少一电路保护 元件(circuit protection element )。本实用新型提出一种芯片结构(chip structure)，其包括一基材(base)、 至少一非接地接垫(non-groundpad )、至少一接地接垫、 一电路结构与至少 一电路保护元件。基材具有一表面。非接地接垫配置于表面上，且接地接垫 配置于表面上。电路结构配置于基材内，且非接地接垫通过电路结构而电性 连接至接地接垫。电路保护元件配置于表面上。非接地接垫通过电路保护元 件而电性连接至接地接垫，且电路保护元件与电路结构并联。本实用新型提出一种芯片封装结构，其包括一基板(substrate)与一芯 片。芯片配置于基板上，且芯片包括一基材、至少一非接地接垫、至少一接 地接垫、 一电路结构与至少一电路保护元件。基材具有一表面。非接地接垫 配置于表面上且电性连接至基板。接地接垫配置于表面上且电性连接至基 板。电路结构配置于基材内，且非接地接垫通过电路结构而电性连接至接地 接垫。电路保护元件配置于表面上。非接地接垫通过电路保护元件而电性连 接至接地接垫，且电路保护元件与电路结构并联。当本实用新型的芯片封装结构运作时，若非接地接垫与接地接垫之间所差，则电路保护元件将会让一部分的电流通过，使得电路结构所具有的这些 电子元件不易因为流经电路结构的电流的量值过大而产生损害。为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并 配合所附图式，作详细说明如下。
图1A和IB绘示本实用新型第一实施例的一种芯片封装结构的剖面示意图，其中图1B是图1A的局部区域放大图。图2绘示本实用新型第二实施例的一种芯片封装结构的剖面示意图。图3A绘示本实用新型第三实施例的 一种芯片封装结构的俯视示意图。图3B绘示图3A的芯片封装结构沿着线I-I，的剖面示意图。图4绘示本实用新型第四实施例的一种芯片封装结构的剖面示意图。主要元件符号说明200、 300、 400、 500:芯片封装结构 210、 410、 510:基板220、 420、 520:芯片221、 421:基材 221a、 421a:表面222、 422:接垫222a、 322a:非4妻地4妻垫 222b、 322b:接地接垫 223:电路结构224、 324、 424、 524:电鴻一床护元件 224a: PN 二极管224b:导电连接件225、 325: <呆护层226、 326:凸块 426:焊线Al: P型半导体 A2: N型半导体具体实施方式
请参考图1A和1B，其绘示本实用新型第一实施例的一种芯片封装结构 的剖面示意图，其中图1B是图1A的局部区域放大图。第一实施例的芯片 封装结构200包括一基板210与一芯片220。芯片220配置于基板210上， 且芯片220包括一基材221、多个接垫222、 一电路结构223与至少一电路 保护元件224 (图1A和1B示意地绘示一个)。基材221具有一表面221a, 例如是有源面。这些接垫222 (亦即，芯片接垫)配置于表面221a上且电性 连接至基板210。这些接垫222的其中之至少一为非接地接垫222a (例如为输入/输出接垫或电源接垫)，且这些接垫222的其中之至少另 一为接地接垫 222b。电路结构223配置于基材221内，且非接地接垫222a通过电路结构223 而电性连接至接地接垫222b。电路保护元件224配置子基材221的表而221a 上。非接地接垫222a通过电路保护元件224而电性连接至接地接垫222b, 且电路保护元件224与电路结构223并if关。当芯片封装结构200运作时，若非接地接垫222a与接地接垫222b之间 所存有的一电位差大于非接地接垫222a与接地接垫222b之间所被设计可容 许的一预设电位差，则电路保护元件224将会让一部分的电流通过，使得电 路结构223所具有的多个电子元件223a (例如有源元件或无源元件)不易因 为流经电路结构223的电流的量值过大而产生损害。值得注意的是，第一实 施例的电路保护元件224并不内埋于芯片220的基材221的内部，所以电路 保护元件224可不受到基材221的内部空间的限制。因此，第一实施例的电 路保护元件224可通过的电流的量值较大。在第一实施例中，芯片220还包括一保护层(passivation layer) 225与 多个凸块(bump ) 226。保护层225覆盖基材221的表面221a与电路保护元 件224,且保护层225暴露出这些接垫222。这些凸块226分别配置于这些 接垫222上，基材221的表面221a面向基板210，且这些接垫222分别通过 这些凸块226而电性连接至基板210。换言之，在第一实施例中，芯片220 是通过倒装芯片键合技术而电性连接至基板210。在第一实施例中，电路保护元件224包括至少一PN二极管224a(图IB 示意地绘示两个)，各个PN二极管包括一P型半导体Al与一N型半导体 A2。非接地接垫222a、这些PN 二极管224a与接地接垫222b依序串联。详 言之，就图1B所绘示的相对位置而言，非接地接垫222a电性连接至右边的 PN 二极管224a的P型半导体Al,右边的PN 二极管224a的N型半导体 A2电性连接至左边的PN 二极管224a的P型半导体Al,且左边的PN 二极 管之N型半导体A2电性连接至接地接垫222b。进言之，电路保护元件224 更包括至少一导电连接件224b(其材质例如为金属)，其电性连接上述两PN 二极管224a。在此必须强调的是，非接地接垫222a与接地接垫222b的数量与位置、 电路保护元件224的数量以及各个电路保护元件224之这些PN 二极管224a 的数量可依照设计需求而有所改变，据此第一实施例只是用以举例而非限定本实用#斤型。请参考图2，其绘示本实用新型第二实施例的一种芯片封装结构的剖面示意图。第二实施例的芯片封装结构300与第 一 实施例的芯片封装结构200 的主要不同之处在于，第二实施例的电路保护元件324是配置子保护层325 上。非接地接垫322a依序通过这些凸块326的其中之一、电路保护元件324 与这些凸块326的其中另一而电性连接至接地接垫322b。图3A绘示本实用新型第三实施例的一种芯片封装结构的俯视示意图， 图3B绘示图3A的芯片封装结构沿着线I-I，的剖面示意图。请参考图3A与 图3B,第三实施例的芯片封装结构400与上述实施例的芯片封装结构200、 300的主要不同之处在于，第三实施例的芯片封装结构400更包括多条焊线 (bonding wire )426。基材421的表面421a远离基板410。电路保护元件424 配置于基材421的表面421a上，且这些接垫422分别通过这些焊线426而 电性连接至基板410。换言之，在第三实施例中，芯片420是通过引线键合 技术而电性连接至基板410。请参考图4,其绘示本实用新型第四实施例的一种芯片封装结构的剖面 示意图。第四实施例的芯片封装结构500与上述实施例的芯片封装结构200、 300、 400的主要不同之处在于，芯片封装结构500包括多个芯片520。这些 芯片520是以堆迭的方式配置于基板510上，且这些芯片520的至少其中之 一具有至少一电路保护元件524。综上所述，本实用新型的芯片结构与芯片封装结构至少具有以下的优点一、 当本实用新型的芯片封装结构运作时，若非接地接垫与接地接垫之 间所存有的电位差大于非接地接垫与接地接垫之间所被设计可容许的预设电位差，则电路保护元件将会让一部分的电流通过，使得电路结构所具有的 这些电子元件不易因为流经电路结构的电流的量值过大而产生损害。二、 在本实用新型的芯片结构与芯片封装结构中，电路保护元件并不内 埋于芯片的基材的内部，所以电路保护元件可不受到基材的内部空间的限 制。因此，本实用新型的电路保护元件可通过的电流的量值较大。虽然本实用新型已以实施例揭露如上，然其并非用以限定本实用新型， 任何所属技术领域中具有通常知识者，在不脱离本实用新型的精神和范围 内，当可作些许的更动与润饰，因此本实用新型的保护范围当视所附的权利 要求所界定者为准。
权利要求1. 一种芯片结构，其特征在于包括一基材，具有一表面；至少一非接地接垫，配置于该表面上；以及至少一接地接垫，配置于该表面上；一电路结构，配置于该基材内，其中该非接地接垫通过该电路结构而电性连接至该接地接垫；以及至少一电路保护元件，配置于该表面上，其中该非接地接垫通过该电路保护元件而电性连接至该接地接垫，且该电路保护元件与该电路结构并联。
2. 如权利要求1所述的芯片结构，其特征在于该电路保护元件包括一第 一 PN 二极管，且该第一 PN 二极管的一第一 P型半导体电性连接至该非接 地接垫，该第一 PN二极管的一第一N型半导体电性连接至该接地接垫。
3. 如权利要求1所述的芯片结构，其特征在于还包括一保护层，其中该 电路保护元件配置于该表面上，且该保护层覆盖该表面与该电路保护元件且 暴露出该非接地接垫与该接地接垫。
4. 如权利要求1所述的芯片结构，其特征在于还包括 一保护层，覆盖该表面且暴露出该非接地接垫与该接地接垫；以及 多个凸块，分别配置于该非接地接垫与该接地接垫上，其中该电路保护元件配置于该保护层上，且该非接地接垫依序通过该些凸块之一、该电路保 护元件与该些凸块之另 一 而电性连接至该接地接垫。
5. 如权利要求1所述的芯片结构，其特征在于该非接地接垫为一输入/ 输出接垫或一电源接垫。
6. —种芯片封装结构，其特征在于包括 一基板；以及一芯片，配置于该基板上，包括 一基材，具有一表面；至少一非接地接垫，配置于该表面上且电性连接至该基板；以及 至少 一接地接垫，配置于该表面上且电性连接至该基板； 一电路结构，配置于该基材内，其中该非接地接垫通过该电路结构而电 性连接至该接地接垫；以及至少一电路保护元件，配置于该表面上，其中该非接地接垫通过该电路 保护元件而电性连接至该接地接垫，且该电路保护元件与该电路结构并联。
7. 如权利要求6所述的芯片封装结构，其特征在于该电路保护元件包括 —第一 PN 二极管，且该第一 PN 二极管的一第一 P型半导体电性连接至该 非接地接垫，该第一 PN 二极管的 一第一 N型半导体电性连接至该接地接垫。
8. 如权利要求6所述的芯片封装结构，其特征在于该芯片还包括 一保护层，其中该电路保护元件配置于该表面上，且该保护层覆盖该表面与该电路保护元件且暴露出该非接地接垫与该接地接垫；以及多个凸块，分别配置于该非接地接垫与该接地接垫上，其中该表面面向 该基板，且该非接地接垫与该接地接垫分别通过该些凸块而电性连接至该基 板。
9. 如权利要求6所述的芯片封装结构，其特征在于该芯片还包括 一保护层，覆盖该表面且暴露出该非接地接垫与该接地接垫；以及 多个凸块，分别配置于该非接地接挚与该接地接垫上，其中该电路保护元件配置于该保护层上，该非接地接垫依序通过该些凸块之一、该电路保护 元4牛与该些凸块之另一而电性连4秦至该接:i也4妄垫，该表面面向该基^反，且该 非接地接垫与该接地接垫分别通过该些凸块而电性连接至该基板。
10. 如权利要求6所述的芯片封装结构，其特征在于该非接地接垫为一输 入/输出接垫或一 电源接垫。
专利摘要一种芯片结构，其包括一基材、至少一非接地接垫、至少一接地接垫、一电路结构与至少一电路保护元件。基材具有一表面。非接地接垫配置于表面上，且接地接垫配置于表面上。电路结构配置于基材内，且非接地接垫通过电路结构而电性连接至接地接垫。电路保护元件配置于表面上。非接地接垫通过电路保护元件而电性连接至接地接垫，且电路保护元件与电路结构并联。
文档编号H01L23/485GK201117659SQ20072015710
公开日2008年9月17日 申请日期2007年7月17日 优先权日2007年7月17日
发明者徐业奇, 蔡政村 申请人:威盛电子股份有限公司