专利名称：：碳化硅半导体装置的制造方法
技术领域：
：本发明总的来说涉及一种用于制造碳化硅(Sic)半导体装置的方法，尤其涉及一种用于制造具有M()S(Metal-Oxide-Semiconductor，金属氧化物半导体)结构的SiC半导体装置的栅极氧化膜的方法。
背景技术：
：存在能够在高压和高温下以极低损耗运行的碳化硅装置。这是由于使用了大直径晶片(目前为直径达到4英寸的4H-SiC)，由于MOS界面的j氐沟道迁移率(lowchannelmobility),因而之前使用大直径晶片存在问题。在SiC装置中，可以容易地驱动SiC-MOS装置(MOSFET或IGBT),并且可以利用现有的Si-IGBT简单代替SiC-MOS装置。因此，考虑将SiC-MOS装置作为具有几kV或更低功率区(powerregion)的首选切换装置之一。碳化硅半导体装置是能够通过热氧化生成二氧化硅的仅有的宽间隙(gap)半导体装置，这是维护碳化硅半导体装置优势的有力基础。
发明内容根据在此实现的本发明的一个方面，形成一种具有包括SiC衬底的金属氧化物半导体(MOS)结构的碳化硅(SiC)半导体装置。在SiC衬底的表面上形成栅极氧化膜，并且在栅极氧化膜上形成栅电极。用于制造这类装置的方法包括在将SiC衬底维持在惰性气体气氛里的同时，将温度升高到至少预定的温度；当溫度升高到至少所述预定的温度时，通过引入氧化气体热氧化SiC衬底，来形成栅极氧化膜；以及当栅极氧化膜的厚度变成预定的厚度时，通过停止热氧化SiC衬底降低温度，同时停止引入氧化气体并重新建立惰性气体气氛。这里参考附图进行说明，在这几个附图中，相同的附图标记表示相同部分，其中图l是根据本发明的第一实施例的半导体装置的一部分的放大的剖;現图；图2是根据第一实施例的另一半导体装置的一部分的放大的剖视图；图3A3C是在制造第一实施例的半导体装置的工序阶段中所示的该装置的剖视图；图4是第一实施例的制造工序的时间线；图5A和5B是在制造第一实施例的半导体装置的工序阶段中所示的该装置的剖视图；图6A和6B是在制造第一实施例的半导体装置的工序阶段中所示的该装置的剖视图；图7A和7B是在制造第一实施例的半导体装置的工序阶段中所示的该装置的剖视图；图8是根据第一实施例的半导体装置的栅极氧化膜的时间相关电介质击穿(timedependentdielectricbreakdown,TDDB)特性图；图9是根据第一实施例的半导体装置的栅极绝缘膜的每单位面积的总电荷量(QBD)的特性图；图IO是示出栅极氧化膜的厚度与每单位面积的总电荷量的寿命中值之间的关系的特性图；图11是根据第一实施例的半导体装置的栅极绝缘膜的时间相关电介质击穿特性图；图12是根据本发明的第二实施例的半导体装置的一部分的剖视图；图13A~13C是在制造第二实施例的半导体装置的工序阶段中所示的该装置的剖视图；图14A和14B是在制造第二实施例的半导体装置的工序阶段中所示的该装置的剖视图；以及图15A~15C是在制造第二实施例的半导体装置的工序阶段中所示的该装置的剖视图。具体实施方式下面参考附图给出在此公开的实施例的详细说明。以下，将碳化硅表示为SiC,将二氧化硅表示为Si02,将金属氧化物半导体表示为MOS,将时间相关电介质击穿表示为TDDB,并将介质击穿电荷(mediumchargetobreakdown)表示为MCTB。除非另有特别说明，否则将SiC衬底称为衬底，其中，在SiC衬底上形成外延层、其它层和电极。在已知的碳化硅半导体装置中，通过碳化硅的热氧化形成栅极氧化膜，并且栅极氧化膜存在以下问题(l)与硅衬底的热氧化膜相比，针对时间相关电介质击穿的寿命极短；以及(2)由于大的晶片面积而导致的高报废率(defectrate)。在SiC衬底，尤其在4H-SiC衬底(H^六角形)中经常出现这些问题，如表l所示。表1对4H-SiC衬底上的栅极氧化膜的MCTB和TDDB寿命QBD(C/cm"的扩展进行了比较。该数据基于以下参考文献M.Trcuetal.，MaterialsScienceForum,Vols.338-342(2000),pg.1089;Tanimoto,AraiKazuoandYoshida,Sadafumi,"PrincipleandApplicationofSiCElement"(publishedbyOhmsha，1stEd.，2003)，Section3-2，Clause4;K.Fujihiraetal.，IEEEElectronDeviceLetters,Vol.25(2004),pg.735;Senzakietal.,JournalofTnslituteofElectronics,InformationandCommunicationEngineersC,Vol.J89C(2006),pg.597。才艮才居只于于具有直4圣约200pm的非常小的栅极区域的MOS电容器和具有厚度25nm~59nm的4册极氧化膜的多次测试得出该数据。Qbd表示在当向栅极氧化膜施加电流应力时所发生的TDDB之前通过才册极氧化膜的每单位面积的总电荷量。Qbd被广泛用作测量可靠性的指标。T。x表示氧化的时间。表l<table>tableseeoriginaldocumentpage7</column></row><table>作为结果得到的数据显示优选lC/cn^的MCTB。然而，与热氧化膜的qbd相比，例如，与在Si衬底上形成的厚度为40nm的热氧化膜的qbd相比，该值低至少一个数量级。另外，根据表l所示的结果，MCTB越好，寿命分布越宽。尽管MCTB测试结果对大容量功率MOS装置或大规模MOS集成电路有利(其中，总栅极区域大)，但是该装置的实际寿命qbd非常短。本发明人研究了基于出版公布的数据确定SiC热氧化膜的TDDB寿命的因素。如YamotoWa/.,The51stLectureofAppliedPhysicsandRelatedSocieties(TokyoInstituteofTechnology),LectureNo.29p-ZM-5，LectureScript,p.434(2004)的发明人所报告的，通过存在于SiC衬底表面上的10"立置/cm2量级的大量位错来确定不同于Si热氧化膜的市售SiC热氧化膜的TDDB寿命。然而，表l中报告的结果是不稳定的。因此，本发明人得出结论在先技术的装置不能达到由这类位错所确定的寿命。因此，设计在此所述的本发明的实施例，以通过提供用于制造具有高可靠性的MOS型SiC半导体装置来克服可靠性问题，从而提高针对栅极氧化膜TDDB的寿命。在该实施例的^仑述中，应该注意，附图是示意性的，并且厚度与平面尺寸之间的关系、以及一层与另一层的厚度比不是按照比例绘制的。在一个实施例中，将在此所述的方法应用于MOS结构(电容器)，M()S结构是最简单的MOS装置。图1和2是M0S结构的一部分的剖浮见图。然而，应该注意，可以〗夸所^开的实施例应用于任何结构。层获得n+4H-SiC外延衬底1。衬底l具有高杂质浓度(如，氮〉]x1()+19/cm3)。还可以使用通过在衬底的上表面上同质外延生长p-外延层所获得的、且同样具有高杂质浓度(如，Al〉lxl0+19/cm3^々p+4H-SiC外延衬底。代替4H衬底，可以使用611衬底、3C衬底或15R衬底(H表示六方晶系(hexagonalsystem),C表示立方晶系(cubicsystem),而R表示菱开j晶系(rhombohedralsystem))。实施例不受外延层或衬底的导电型、衬底的晶系或衬底的表面方向的限制。在SiC外延衬底1上形成厚度大于几百纳米的场绝缘膜3。场绝缘膜3具有在下绝缘膜4上布置上绝缘膜5的结构。下绝缘膜4较上绝缘膜5薄，并且通过热氧化SiC衬底(实例中的外延层)形成下绝缘膜4。通过使用低压CVD处理等热氧化处理以外的处理形成上绝缘膜5。栅极窗口6开口于场绝缘膜3中。以这样的一种方式在场绝缘膜3上设置由多晶硅制成的栅电极7:栅电极7完全或部分覆盖栅极窗口6的底部。多晶石圭栅电极7可以具有n型或p型导电型。另外，可以通过利用Ti或Co石圭化该表面形成多晶娃樹电极7。至少在多晶娃樹电极7的侧面上形成利用热氧化处理所生长的多晶硅热氧化膜8。在SiC外延衬底l和栅极窗口6底部上的栅电极7之间插入通过热氧化SiC村底1的表面所形成的栅极氧化膜9。为了延长针对TDDB的寿命，栅极氧化膜9的厚度可以为20nm或更薄，优选为15nm或更薄。为了抑制针对TDDB的寿命分布(延长)，8nm或更厚的厚度提供较好的结果。然而，可以在栅极的总面积小的装置中使用更薄的栅极氧化膜。在栅电极7和场绝缘膜3上形成层间绝缘膜14。以栅极接触窗口15穿透栅电极7的方式，在层间绝缘膜14中开口栅极接触窗口15。互连(interconnection)16通过栅极接触窗口15将栅电极7与同一衬底上的其它电^各元件或外部电^各连4妄。可以配置4册才及接触窗口15设置在4册极窗口中的栅电极7上，如图2所示，而不是如图l所示设置在场绝缘膜3上的栅电极7上。然而，如果在]50"C或更高温度下使用MOS结构，则图l所示的结构更适合，这是因为，在图2的结构中，可能发生以下问题由于互连材料的元素的扩散而破坏栅极氧化膜。在SiC衬底1的背表面(或上表面)配置低电阻的欧姆触点17。可以通过首先在SiC村底1的背表面沉积Ni等触点金属形成欧姆触点17。其后，通过在低于栅极氧化膜9的热氧化温度的温度(例如，如果热氧化温度为1,100。C，则在l，OOO。C)使用快速热处理使得触点金属与SiC形成合金。接着参考图3~6说明用于制造图1所示的MOS结构的方法。在衬底l的上表面上生长高质量rT外延层。照此，形成具有朝向(0001)Si纵断面成8。不规则尺寸(off-cut)的n+4H-SiC外延衬底l。随后，利用RCA清洗处理等充分清洗n+4H-SiC外延衬底1。RCA清洗处理是用于清洗半导体衬底的方法，包括使用〗:I2()2+NH4OH混合溶液的清洗和使用H202+HC1混合溶液的清洗。其后，利用千燥氧气氧化11+4H-SiC外延衬底。如图3A所示，在衬底1的上表面上形成场绝缘膜3，场绝缘膜3包括薄的下绝缘膜4和厚的上绝缘膜5。对于下绝缘膜4可以使用通过在氧气氛中利用干式氧化制备外延衬底l的表面所形成的、厚度约0nm的SiC热氧化膜。对于上绝缘膜5可以使用利用除热氧化处理以外的处理所形成的、具有想要的厚度的绝缘膜。例如，对于上绝缘膜5可以使用通过使用氧和硅烷的气压CVD处理所形成的、厚度约400nm的SiOJ莫。下绝缘膜4的热氧化不局限于干式氧化(dryoxidation)。也就是"i兌，可以耳又4气^f吏用湿式氧化(wetoxidation)或<吏用其它氧化气体的热氧化。在某些实施例中，下绝缘膜4的厚度小于50nm。理想的厚度范围为5~20nm。如上所述，可以在外延衬底1的表面上生长下绝缘膜4之后再形成上绝缘膜5。可选地，可以在形成上绝缘膜5之后，利用热氧化在外延层2与上绝缘膜5之间生长下绝缘膜4。当形成下绝缘膜4时，在衬底l的背表面上自然形成第一瞬时热氧化膜201。第一瞬时热氧化膜(firsttransitorythermally-oxidizedfilm)201有效消除衬底l的背表面中由于磨削而损伤相当深的层。接着，通过暴露于光，然后显影，利用光刻胶涂在SiC衬底1的表面。其后，将SiC衬底1浸泡在緩冲氢氟酸溶液中(NIJUF+HF混合溶液)。照此，将湿式蚀刻应用于SiC衬底l。通过以上处理，在场绝缘膜3中的预定的位置处形成栅极窗口6,如图3B所示。该湿式蚀刻处理使得第一瞬时热氧化膜201消失。在形成精细栅极窗口6的情况下，可以使用利用四氟甲烷(CF4)气体等离子的反应离子蚀刻处理等千式蚀刻处理，然而，在这种情况下，当留下数十纳米厚度的场绝缘膜时，首先应用干式蚀刻处理，然后应用使用上述緩冲氲氟酸溶液的湿式蚀刻处理。这样是合理的，因为，如果栅极窗口6通过干式蚀刻处理穿透场绝缘膜3，那么这将引起对于SiC衬底的表面由于等离子而引起的损伤，从而使得SiC村底的表面粗糙。这样粗糙的表面使得在后续处理中所形成的栅极绝缘膜9的特性下降。当完成了栅极窗口6的蚀刻时，清除光刻胶从而得到图3B的结构。然后，通过另一RCA清洗处理等再次清洗SiC外延衬底l。在该清洗处理的最后步骤中，为了利用该清洗处理清除在开口部分的表面上所形成的化学氧化膜，将SiC外延衬底1浸泡在緩沖氢氟酸溶液中5~IO秒。其后，通过使用超纯水彻底清洗SiC外延衬底l上的緩冲氢氟酸溶液，并且随后干燥SiC外延衬底l。在SiC外延衬底l干燥后，热氧化SiC外延衬底l。照此，在栅极窗口6的底部处的外延层的表面上生长栅极氧化膜9，如图3C所示。例如，栅极氧化处理的条件可以是温度1，160。C下的干式氧化。具有低露点的氧气、一氧化二氮N20气体、一氧化氮N()气体或二氧化氮N02气体足以作为干式氧化的氧化气体。此外，通过利用低露点的惰性气体(氩气Ar或氮气NJ稀释低露点的氧化气体所形成的混合气体足以作为干式氧化的氧化气体。l，OOO°C~1,280。C的氧化温度提供良好结果。以下参考图4进一步说明用于形成栅极氧化膜9的处理。在步骤一，将SiC外延衬底1放入充满了惰性气体且维持在足够低的温度(例如，900。C)的扩散炉，在该温度实际上没有实际实现SiC氧化。在步骤二，加热扩散炉以将扩散炉的温度升高到惰性气体气氛里的氧化温度。在步骤三，当升高扩散炉的温度从而使SiC外延衬底l的温度达到氧化温度(例如，1,160。C)时，稳定扩散炉的温度。此外，引入氧化气体(例如，低露点的()2)以启动热氧化。随后，在步骤四，当热氧化膜的厚度达到目标厚度时，停止氧化气体的引入。另外，开始引入惰性气体以终止SiC外延衬底l的热氧化。当扩散炉充满惰性气体时，在步骤五使扩散炉的温度下降。当扩散炉的温度达到实际不实现SiC热氧化的温度(例如，900。C)时，在步骤六从扩散炉取出SiC外延衬底l。如上所述，在步骤三，当SiC外延衬底的温度达到氧化温度时，稳定扩散炉的温度，并且开始引入氧化气体。然而，如果SiC外延衬底l的温度高于l，OOO。C,则可以延长一册极绝缘膜的TDDB寿命。因此，当即使在升高扩散炉的温度时SiC外延衬底l的温度超过l，OOO。C时，也可以通过进行氧化气体的引入开始热氧化。如果在后处理中在高于l，OOO。C的温度下实施热处理，则以加热温度取代参考温度l,OOO。C。在步骤五，当扩散炉充满惰性气体时，扩散炉的温度降低。然而，如果扩散炉在扩散炉的温度下降至l,OOO。C以下后充满了惰性气体，那么可以延长栅极绝缘膜的TDDB寿命。因此，根据利用扩散炉的温度降低率所确定的、在停止引入氧化气体之后扩散炉充满惰性气体之前的时间、以及扩散炉的温度为1,000。C之前的时间，可以更早开始降温处理。再者，如果在后处理中在高于1，00(TC的温度时实施热处理，则以加热温度代替参考温度1,000。C。现参考图5A,通过SiC热氧化在衬底l的背表面上自然形成第二瞬时SiC热氧化膜202。与第一瞬时热氧化膜201相似，第二瞬时SiC热氧化膜202有效消除了由于磨削而损伤的层。另外，第二瞬时SiC热氧化膜202使得衬底1的背表面免受用于从衬底的背表面清除多晶硅的干式蚀刻所引起的损伤，将在后续处理中对此进行说明。如果衬底l的背表面没有被氧化膜保护，那么可能妨碍衬底l的背表面的结晶度。结果，背表面电极10的接触电阻增大。当完全形成4册才及氧化膜9时，在生长温度600°C~700。C，表面和整个背表面上形成厚度300nm~400nm的多晶硅膜。然后，在900。C~950。C的力卩工温度，通过众所周知的4吏用三氯氧化磷(P0Cl3)和氧的热扩散方法将磷(P)添加至多晶硅膜，从而提供导电性。离子注入可用于向多晶硅膜的掺杂。另外，掺杂的导电类型可以为p型。其后，利用光刻胶涂在外延衬底l的上表面，并将其暴露于光以形成掩膜。通过使用六氟化硫SF6的反应离子蚀刻(Rm)处理独刻多晶娃,从而形成多晶硅栅电极7。在完全清除Rm处理中所使用的抗独剂后，再次以厚度111m或更厚的光刻胶涂在si(:衬底i的整个上表面。这是为了保护sic衬底i的上表面。将干式蚀刻处理应用于SiC衬底l的背表面，以清除沉积在SiC衬底l的背表面上的多晶硅膜。然后，清除用于保护SiC衬底l的上表面所使用的抗蚀剂材料。结果，获得图5A所示的断面结构。随后，利用RCA清洗处理等再次清洗SiC外延衬底l,然后对其进行干燥。其后，在温度950。C通过湿式氧化处理(高温氧化)氧化SiC外延衬底l。如图5B所示，在多晶硅栅电极7的侧面和上半部分上生长多晶硅热氧化膜8。通过蚀刻多晶硅栅电极7损伤了多晶硅栅电极7的外周附近的栅极氧化膜，并且使得可靠性降低。在没有任何处理的情况下，短时间中将会在该部分发生TDDB。通过所述的栅电极7的热氧化生长多晶硅热氧化膜8，以非常均匀的方式向内重新处理栅电极7的外周。因此，栅极氧化膜的由于蚀刻而损伤的部分远离栅电极7，并且使得栅极氧化膜下降的可靠性恢复至原始状在形成多晶硅热氧化膜8后，在SiC外延衬底l的整个上表面上沉积层间绝缘膜14，如图6A所示。适合作为层间绝缘膜14的材料为厚度约ljam的Si02膜，可以通过使用硅烷和氧作为材料的气压CVD处理沉积该Si02膜。另外适用的还有可以通过向SiO2膜添加磷(P)所获得的、厚度约1nm的磷硅玻璃(PSG)。然而，层间绝缘膜14的材料不局限于Si02膜和PSG。可以使用任何其它材料，只要该材料可以经受以下的热处理处理。其后，将衬底置入通用扩散炉中。在N2气氛里将适当的热处理应用于衬底几十分钟，以高度硬化(densify)层间绝缘膜14。此时，适当选择热处理温度以低于前面所述的栅极氧化温度(例如，950"C)。随后，以光刻胶涂在外延衬底l的上表面，并且将后烘(postbake)充分应用于外延衬底l的上表面，由此彻底蒸发掉抗蚀剂的挥发成分。将SiC外延衬底l浸泡在緩冲氢氟酸溶液中。照此，彻底清除残留在衬底1的背表面上的第二瞬时SiC热氧化膜202。然后，通过使用超纯水清洗掉衬底上的緩冲氳氟酸溶液。如此暴露的SiC衬底的背表面的端表面是没有损伤或污染的清洁表面。干燥由超纯水弄湿的SiC外延衬底1。在干燥之后马上将SiC外延衬底l置于保持于高真空的沉积系统。因此，将想要的欧姆触点基极材料沉积在衬底的背表面上。例如，可以使用厚度50nm100nm的Ni膜作为欧姆触点基极材料。在沉积了欧姆触点基极材料后，利用专用去除溶液(specializedstrippersolution)书刀底清除^]"底上表面上的4元独剂。充分清洗并干燥衬底。在干燥之后马上将衬底安放在快速热退火系统中。因此，在1，000。C的100%纯Ar气氛里将接触式退火处理应用于衬底两分钟。通过这类热处理，如图6B所示，使得Ni膜与被制成硅化物的低电阻SiC衬底形成合金。结果，获得具有至少l(T6Qcn^量级的极低电阻和接触电阻的欧姆触点17。参考图7，利用光刻胶涂在衬底l的上表面，然后通过使用曝光系统将其暴露于光并进行显影。因此，形成抗蚀剂掩膜，通过抗蚀剂掩膜，使得栅极接触窗口15开口在层间绝缘膜14中。其后，以光刻胶涂在村底的整个背表面作为保护膜，然后充分进行干燥。通过使用缓冲氢氟酸溶液进行蚀刻处理，从而使得栅极接触窗口15开口在层间绝缘膜14和多晶硅热氧化膜8中。作为衬底背表面上的光刻胶防止欧姆触点17消失或劣化，消失或劣化是欧姆触点17在緩沖氬氟酸溶液中被熔解的结果。另外，衬底背表面上的光刻胶防止SiC外延衬底1的上表面被可能从衬底1的背表面熔解的欧姆触点材料所污染。在通过专用去除溶液彻底清除光刻胶后，获得如图7A所示的结构。随后，充分清洗并干燥衬底。然后，快速将衬底置于维持在真空下的石兹4空管賊4度系统(magnetronsputteringsystem),在该系统中，将诸如铝A1等厚度为l(im的期望的布线材料沉积在SiC外延衬底l的整个上表面上。其后，利用光刻胶涂在在其上形成了Al膜的衬底l的上表面。然后将光刻胶暴露于光并进行显影，从而形成抗蚀剂掩膜。为了保护背表面电极再次以光刻胶涂在衬底1的背表面。在充分干燥抗蚀剂后，通过使用包含磷酸的蚀刻溶液图案化A1膜，并且如图7B所示形成互连16。可以通过RIE等干式蚀刻处理图案化Al膜。衬底背表面上的抗蚀剂可以防止背表面上的欧姆电极17消失或劣化，消失或劣化是欧姆电极17在包含磷酸的蚀刻溶液中被熔解的结果。然而，在背表面电极不太可能消失或劣化的情况下，或者在利用RIE处理蚀刻A1膜的情况下，可以省去衬底背表面上的抗蚀剂。最后，通过使用专用去除溶液彻底清除抗蚀剂掩膜和用于保护背表面电极所用的抗蚀剂。其后，充分清洗并干燥衬底。因此，获得图7B所示的最终结构。照此，完成根据第一实施例的具有带有ONO膜的MIS结构的碳化硅半导体装置。图8示出对以上公开的MOS实施例的50个样品所进行的恒定电流应力下的TDDB测试的结果。通过绘制在根据第一实施例的MOS结构中发生TDDB之前通过栅极绝缘膜的每单位面积的电荷密度(chargedensity,QBD(C/cm2)的分布获得图8中的Wcibull图，作为累积故障率F的函数。该测试中所使用的MOS结构的栅极氧化膜厚度为12nm,栅电极直径为200pm。栅电极的区域完全等于已知装置的区域(参见表l中的测试结果)。另外，将该测试中的应力电流设置为1()mA/cm2。根据图8可见，与表l相比，针对TDDB的耐久性(寿命)显著提高。此外，当根据圉8求MCTB(TDDB寿命Qbd的中值)时，将获得12.8=10C/cm2。该值比表1所示的最高MCTB高至少一个数量级。换句话说，第一实施例可以解决极短的针对TDDB的寿命的问题。图9示出图8中所描绘M0S结构的qbd寿命的最大值与电流应力Jin」之间的关系。随着电流应力的减小，Qbd寿命呈指数増大。当电流应力Jinj等于10—4A/m2(Jinj=10"A/m2)时，Q犯高于50C/cm2(QBD>50C/cm2)。实际MOS装置的栅极电场强度至多约为3MV/cm。此外，流入栅极氧化膜中的电流密度比1(T4A/m2小很多。根据上述说明可以理解，在向第一实施例的MOS结构实际施加的应力下，具有大于50C/cm2的非常高的qbd寿命，该Qbi)寿命高于已知装置的MCTB。通过重复验证，本发明人发现qbd寿命的提高相当大地依赖于栅极氧化膜的厚度。图10示出栅极氧化膜的厚度与MCTB(Qbd寿命的中值)之间的关系。当栅极氧化膜的厚度下降到约20nm以下时，开始急剧出现改善的效果。当栅极氧化膜的厚度下降到15nm以下时，可以稳定获得与图8相等的MCTB和Qbd寿命。意外地发现仅当根据在此所述的方法实现MOS结构和MOS结构的制造方法时，才明显出现改善效果。例如，在没有形成多晶硅热氧化膜的情况下，或者在改变热氧化方法的情况下，获得等于表l中的已知装置的数据的MCTB。接着说明抑制第一实施例的qbd分布延长的效果。根据图8可以理解，这50个样品的qbd分布落在一个数量级的范围内。在表l中，当希望增强MCTB时，qbd分布趋于显著延长。由于产出降低，这一趋势在大规模MOS结构中是不利的。然而，在此所述的第一实施例增强了MCTB并同日t抑制了Qbd分布的延长。根据本发明人的发现，与MCTB改善效果相似，当栅极氧化膜的厚度降低到约20nm以下时，出現Qbd分布抑制效果。当栅极氧化膜的厚度降低到15nm以下时，Qbd分布落在一个数量级的范围内。图11示出分别将栅极氧化膜的膜压力设置为6.8nm、8.7nm和12.0nm的情况下的结果。如图ll所示，在8.7nm和110nm的情况下获得最佳特性。然而，如果栅极氧化膜的厚度薄于8nm,如6.8nm,则Qbd分布趁向于逐渐延长。然而，从MOS结构的总栅极区域对应于上述测试例子的总栅极区域的情况求得该结果，通常使用的大小如表l所示。在总栅极区域较小的情况下，该结果将减小。因此，即使当膜厚小于8nm时，仍然可以获得最佳特性。第二实施例旨在n沟道型平面功率(planarpower)MOS场效晶体管器件(cell),以下称之为MOSFET。该实施例可应用于方形晶胞、六角形晶胞、圆形晶胞、线形晶胞。图12是示出根据第二实施例的功率MOSFET器件的主要部分的剖视图。在n+单晶SiC衬底l的上表面上同质外延生长厚度为10|im的第一n—外延层2。向第一n卜延层2掺杂浓度为Ixl0l6/cm4々氮。第二实施例可应用于衬底，而不管衬底可能具有什么晶系，包括4H、6H、3C和15R(H表示六方晶系，C表示立方晶系，而R表示菱形晶系)。在n—外延层2的表面层中的预定的区域处形成预定的深度的掺杂少量p型杂质的P基极区域53a和53b。在P基极区域53a和53b的表面层中的预定的区域中形成具有较P基极区域53a和53b更小的深度的N+源极区域54a和54b。N+源才及区i或54a牙口54b乂人P基才及区i或53a禾口53b的夕卜边界开始延伸预定的距离。以下面的方式将p+基极接触区域57设置在P基极区域53a和53b之间中部中的衬底的表面层中p+基极接触区域57具有较P基极区域53a和53b中的每一个均更小的深度，并且被插入在N+源极区域54a和54b之间。在衬底的上表面上选择性地形成栅极氧化膜9a和9b。由多晶硅制成的栅电极7a和7b被设置在栅极氧化膜9a和9b上，其中，向才册电极7a和7b设置导电性。在多晶硅栅电极7a和7b的上半部分和侧壁上形成多晶硅热氧化膜8a和8b。在包括多晶硅热氧化膜8a和8b的SiC衬底上形成层间绝缘膜14a和14b。源极窗口63开口在层间绝缘膜14a和14b中。以源极窗口63穿透N+源极区域54a和54b和p+基才及4妻触区域57的方式开口源极窗口63。源极触点64存在于源一及窗口63的底部。通过在源极窗口63的底部选择性地设置Ni等薄金属膜形式的基极材料，然后通过快速热退火使基极材料与SiC形成合金，来形成源极触点64,源极触点64同时与N+源极区域54a和54b、以及p-f基极接触区域57形成源极触点64的欧姆触点。衬底的背表面18是漏极触点，通过与源极触点64相同的方法形成漏极触点。互连16将源极触点64与同一衬底上的其它电^各元件连接，或者通过源极窗口63将源极触点64与外部电路连接。接着参考图13A~15C说明根据第二实施例用于制造平面功率MOSFET器件的方法。通过在衬底l的主表面上同质外延生长n—外延层2，来制备n'SiC衬底1。在n—外延层2的表面上沉积厚度为20nm~30nm的CVD氧化膜20。其后，通过低压化学气相沉积(LPCVD)方法在CVD氧化膜20上形成厚度约1.5nm的多晶硅(作为离子注入处理的掩膜的材料)。代替多晶硅，可以使用均通过CVD处理所形成的Si()2、或磷硅玻璃(PSG)等。可以省去CVD氧化膜20。然而，当旨在使用多晶硅作为离子注入处理的掩膜的材料时，CVD氧化膜20(l)用作保护膜用于防止多晶硅和n—外延层2以非预期的方式相互反应的；(2)在各向异性地蚀刻多晶硅掩膜材料的情况下检测终点，并用作蚀刻停止膜；(3)当利用离子注入进行p基极掺杂时，用作保护表面的膜。随后，通过使用光刻处理和反应离子蚀刻(RIE)等各向异性蚀刻处理垂直清除想要形成P基极区域的区域上的多晶硅膜。照此，形成第一离子注入掩膜21a和21b。如果在通过RIE处理蚀刻多晶硅膜时使用SF6等蚀刻气体，则可以利用高选择性蚀刻比蚀刻热氧化膜。此外，可以检测蚀刻的终点。因此，可以避免在衬底的上表面上，尤其在沟道区域上可能发生的由于等离子而引起的损伤。如图13A所示，将p型杂质离子注入n-外延层2，从而形成P基极区域53a和53b。虽然实际上将多晶硅沉积到外延衬底l的背表面，但是图13未示出如此沉积的多晶硅。将离子注入P基极区域53a和53b的条件的例子如下杂质Al+离子；衬底温度750°C;以及加速电压/剂量360keV/5xl013cm-2。在将离子注入P基极区域53a和53b后，通过湿式蚀刻处理清除CVD氧化膜20以及第一离子注入掩膜21a和21b。随后，如图13B所示，通过使用与将离子选择性地注入P基极区域53a和53b相同的过程形成N+源极区域54a和54b、以及p—-基极接触区域57。选择性地将离子注入N+源极区域54a和54b的条件的例子如下杂质P+离子；衬底温度500°C;以及加速电压/剂量160keV/2.0xl015cm-2;100keV/1.0xl015cm-2;70keV/6.0xl014cm-2;以及40keV/5.0xlO4cm-2。另外，选择性地将离子注入p+基极接触区域57的条件的例子下杂质Al+离子；衬底温度750°C;以及加速电压/剂量100keV/3.0xl015cm-2;70keV/2.0xl015cm-2;50keV/1.0xl0。cm」；以及30keV/1.0xl015cm-2。在完成所有离子注入处理后，将衬底浸泡在氩氟酸和硝酸的混合溶液中。因此，彻底清除了沉积至衬底背表面的所有所使用过的掩膜和所有不需要的掩膜材料。当清除掩膜时，可以将衬底交浸泡在热石寿酸溶液和BHF溶液中，以1更顺序清除多晶石圭和Si02。清洗并干燥清除了掩膜的衬底。其后，在1,700。C气压、纯Ar气氛的条件下热处理衬底一分钟。因此，立即激活已被离子注入进P基才及区i或53a和53b、N+源极区域54a和54b、以及p屮基极接触区域57的所有导电杂质。在干燥氧气氛里热氧化通过使用RCA清洗处理已充分清洗了的衬底。因此，在衬底的上表面和背表面上生长热氧化膜。在完成该生长后立即通过使用緩冲氢氟酸溶液清除热氧化膜。各牺牲氧化膜的厚度小于50nm是有利的，最好为5nm~20nm。再次通过RCA清洗处理充分清洗已完成了牺牲氧化处理的衬底。其后，通过使用热氧化处理或CVD处理等在衬底的上表面上形成厚的绝缘膜。随后，通过使用众所周知的光刻处理和湿式蚀刻处理或千式蚀刻处理，形成元件区域70(图12所示)，从元件区域70清除存在厚氧化膜的场区域和厚氧化膜。然而，图12中的元件区域70的形状不同于图13所示的形状，在图13中未示出元件区域70。这是因为通过使用与第一实施例相同的方法在围绕元件区域的外部部分处形成包括下绝缘膜4和上绝缘膜5的场区域。然后，再次使用RCA清洗处理充分清洗衬底。在该清洗处理的最后阶段，将衬底浸泡在稀氢氟酸溶液5~IO秒，以清除在元件区域70的表面上形成的化学氧化膜(SiO2)。随后，通过使用超纯水彻底清洗掉衬底上的稀氢氟酸溶液，然后千燥衬底。在干燥之后立即热氧化衬底，以便在元件区域70中的衬底的表面上生长栅极氧化膜9a和9b。结果，获得图13C所示的结构。第二实施例的栅极氧化的条件和方法、以及栅极氧化膜的厚度均与第一实施例的相同。在这方面，重要的一点是设置栅极氧化温度高于以下处理中的任何其它热处理温度。在该实施例中，稍后在1,000。C的温度进行快速加热处理，以实现衬底的上表面上的源极接触电极64与衬底背表面上的漏电极17之间的欧姆触点。因此，作为例子，选择高于以上温度的1，160。C作为氧化温度。其后，通过使用硅烷材料的低压CVD处理，在600。C700。C的生长温度，在衬底的整个上表面和整个背表面上形成厚度为300nm400nm的多晶硅月莫。然后，在处理温度900。C950。C使用三氯氧磷(P0Cl3)和氧，利用众所周知的热扩散方法向多晶硅膜掺杂磷(P),从而提供导电性。然后，利用光刻胶涂在衬底的上表面。通过使用光刻处理以及4吏用六氟乙烷(C2F6)和氧作为蚀刻剂的反应离子蚀刻(RIE)处理，图案化衬底的上表面的多晶硅膜。因此，获得图14A所示的结构。在该步骤中，定义栅电极7a和7b。顺便提及，还在外延衬底l的背表面上形成多晶硅膜。然而，图14A未示出该多晶硅膜。随后，通过RCA清洗处理清洗已通过4吏用RIE处理蚀刻了的SiC外延衬底l,然后进行干燥。在温度950。C通过湿式氧化处理(高温氧化)氧化SiC外延衬底l。如图14B所示，在多晶硅栅电极7a和7b的上表面和侧面上生长多晶硅热氧化膜8a和8b。通过这些处理，通过氧化多晶硅的外端以使多晶硅外端的位置向内移动。这使得不能将强电场施加于通过多晶硅栅极蚀刻而损伤了的栅极氧化膜部分。另外，由于不仅在栅电极的侧壁上，而且还在栅电极的上表面上形成多晶硅热氧化膜8a和8b，因而各多晶硅栅电极的厚度降低。照此，考虑该降低，定义各多晶硅栅电极7a和7b的初始厚度。随后，如图15A所示，在衬底的整个上表面上沉积层间绝缘膜14。适合作为层间绝缘膜14的材料有厚度约11im的Si()2膜(NSG)(通过使用硅烷和氧作为材料的常压CVD处理形成的)、厚度约1(im的磷硅玻璃(PSG)(通过进一步向SiO2膜添加磷(P)所获得的)、以及厚度约liim的硼磷硅玻璃(BPSG)(通过进一步向磷硅玻璃添加硼所获得的)。然而，应该注意，层间绝缘膜14的材料不局限于SiC)2膜、磷硅玻璃或硼磷硅玻璃。其后，将衬底置于通用的扩散炉中，并且在N2气氛里适当热处理衬底十几分钟。因此，层间绝缘膜14密度特别大。适当选择该热处理的温度，以使该热处理温度低于在例如范围900°C~1，OO(TC中的形成栅极绝缘膜时的温度。其后，源极窗口63开口在层间绝缘膜14中，从而通过众所周知的光刻处理和干式/湿式蚀刻处理，产生衬底的上表面上绝缘膜14a和14b、以及栅极氧化膜9a和9b。尽管图15B的结构中未示出，但是同时还打开元件区域的外周所形成的栅极接触窗口。在蚀刻溶液或蚀刻气体到达衬底的背表面的情况下，同时清除该背表面上的瞬时多晶硅膜上的热氧化膜(未示出)。当完成蚀刻处理时，通过使用DC賊射处理等膜形成处理，将源极接触电极的基极材料25沉积在在其以上还留有光刻胶和蚀刻掩膜的衬底的整个上表面上。例如，可以使用厚度50nm的Ni膜、Co膜等作为源极接触电极的基极材料25。当完成气相沉积处理时，将衬底浸泡在专用光刻胶去除剂中。照此，彻底清除残留在衬底表面上的光刻胶。因此，获得图15B所示的衬底结构，其中，将源极接触电极的基极材料25仅沉积在源极窗口63上和栅极接触窗口的底部中。然后，充分清洗并干燥衬底。其后，利用厚度liim或更厚的光刻胶等保护性抗蚀剂材料涂在衬底的整个上表面。此外，通过使用干式蚀刻处理清除残留在衬底背表面上的多晶硅膜。需要保护性抗蚀剂以防止接触电极和栅极绝纟彖膜14a和14b的基伤、静电电荷和污染而导致的劣化。当清除衬底背表面上的多晶硅膜时，将衬底l浸泡在緩冲氢氟酸溶液中。因此，清除栅极氧化过程中在该背表面上所形成的瞬时热氧化膜(未示出)。此外，在外延衬底l的背表面处暴露清洁的晶面。然后，通过使用超纯水彻底清洗掉衬底上的缓冲氢氟酸溶液，并进行干燥。在干燥后立即将衬底置于真空下的气相沉积系统中。因此，在衬底背表面上沉积漏极4妻触电扭^的想要的基极材料(未示出)。例如，可以使用厚度50nm100nm的Ni膜和Co膜，作为背表面上的电极基极材料。接着通过使用专用去除溶液彻底清除用以保护衬底表面的抗蚀剂。然后，充分清洗、冲洗和干燥SiC外延衬底l。在干燥后立即将衬底l安装在快速加热处理系统中。因此，在溫度],OO(TC的纯Ar气氛里，将快速加热处理(接触退火处理)应用于衬底1持续2分钟。通过该热处理，已沉积在源极窗口63的底部以及栅极接触窗口的底部和背表面的接触电极的各基极材料(Ni膜)与N+源极区域54a和54b[/p十基极接触区域57]、多晶硅栅电极接触区域(未示出)和n+SiC衬底的背表面形成合金。因此，形成以极低电阻欧姆触点的源极触点64、栅极接触(未示出)和漏极触点18。结果，获得图15C所示的衬底结构。其后，将已经过了接触退火处理的衬底安装在保持高真空的磁控管溅射系统中。这样将想要的互连材料，例如厚度3ii,m的Al沉积在衬底的整个上表面。后将气暴露于光并进行显影。因此，形成蚀刻处理的抗蚀剂掩膜。其后，利用用于保护背表面电极的光刻胶涂在衬底的背表面。在充分干燥抗蚀剂后，通过使用RIE处理形成A1膜的图案。因此，形成与源极接触电极64连接的互连16和与栅电极触点连接的互连(未示出)。最后，通过使用专用去除溶液彻底清除抗蚀剂掩膜。然后，充分清洗并干燥衬底。结果，完成根据第二实施例的平面功率MOSFET器件(图12所示)。根据该实施例的包括MOS结构平面功率M()SFET器件在此表现优选的晶体管特性。MOS结构的元件表现与图8和图9所示的、根据第一实施例的M()S结构的元件相同的高可靠性。也就是说，平面功率MOSFET器件和它的制造方法提高了传统平面功率MOSr'ET所包括的SiC热氧化膜MOS栅极结构中的针对栅极氧化膜TDI)B的耐久性。照此，在抑制TDDB寿命分布的延长的同时，MCTB值增大至少一个数量级，从而降低了TDDB所引起的报废率。第二实施例旨在将该实施例的MOS结构应用于平面功率M()SFET器件。然而，该实施例可应用于包括与平面功率MOSFET器件相似的元件结构的绝缘栅双极型晶体管(insulatedgatebipolartransistor,IGBT)器件。另夕卜，在这种情况下，IGBT器件可以具有与第二实施例的平面功率MOSFET器件相同的效果。为了使容易理解本发明说明了上述实施例，并且上述实施例不限制本发明。相反，本发明旨在覆盖所附权利要求书的范围内的各种修改和等同配置，所附权利要求书符合最宽的解释，以包含法律允许的所有这类修改和等同结构。相关申请的交叉引用本申i貪要求2007年3月16曰提交的2007-068572号曰本专利申请的优先权，其全部内容通过引用包含于此。权利要求1.一种用于制造具有金属氧化物半导体即MOS结构的碳化硅即SiC半导体装置的方法，所述MOS结构包括SiC衬底、在所述SiC衬底的表面上形成的栅极氧化膜以及在所述栅极氧化膜上形成的栅电极，所述方法包括在将所述SiC衬底维持在惰性气体气氛里的同时，将温度升高到至少预定温度；当温度升高到至少所述预定温度时，通过引入氧化气体热氧化所述SiC衬底，来形成所述栅极氧化膜；以及当所述栅极氧化膜的厚度变成预定厚度时，通过停止热氧化所述SiC衬底来降低温度，同时停止所述氧化气体的引入并重新建立所述惰性气体气氛。2.根据权利要求l所述的方法，其特征在于，热氧化所述SiC衬底包括利用所述氧化气体在干燥气氛里进行干式氧化，其中，所述氧化气体为氧、一氧化二氮、一氧化氮、二氧化氮及其混合物，或者为通过利用惰性气体稀释氧、一氧化二氮、一氧化氮、二氧化氮或其混合物所形成的气体。3.根据权利要求2所述的方法，其特征在于，在1,000。C1,280。C的温度下进行所述SiC衬底的热氧化。4.根据权利要求3所述的方法，其特征在于，还包括在所述SiC衬底的主表面上初始形成外延层，其中，通过热氧化所述外延层的表面层来形成所述栅极氧化膜。5.根据权利要求l所述的方法，其特征在于，在高于后续处理步骤中的其它温度的温度下进行所述SiC衬底的热氧化。6.根据权利要求l所述的方法，其特征在于，所述预定厚度为约20nm或更薄。7.根据权利要求l所述的方法，其特征在于，所述预定厚度为约15nm或更薄。8.根据权利要求l所述的方法，其特征在于，所述预定厚度在约8nm~约15nm之间。9.根据权利要求l所述的方法，其特征在于，还包括通过在所述栅极氧化膜上沉积多晶硅来形成所述栅电极。10.根据权利要求l所述的方法，其特征在于，热氧化所述SiC衬底的步骤形成下绝缘膜，所述方法还包括通过在所述下绝缘膜上布置上绝缘膜来形成场绝缘膜，其中，通过所述热氧化以外的处理来形成所述上绝缘膜。11.根据权利要求10所述的方法，其特征在于，还包括在所述场绝缘膜中的一部分开启栅极窗口，从而暴露所述栅极氧化膜；通过在所述栅极氧化膜和所述场绝缘膜上沉积多晶硅，来形成所述栅电极。12.根据权利要求ll所述的方法，其特征在于，还包括通过氧化所述栅电极的一部分表面，来形成多晶硅热氧化膜；以及在所述栅极氧化膜和所述多晶硅热氧化膜上形成层间绝缘膜。13.根据权利要求ll所述的方法，其特征在于，还包括通过氧化所述栅电极的一部分表面，来形成多晶硅热氧化膜；以及在所述多晶硅热氧化膜、以及所述栅极氧化膜和所述场绝缘膜中的至少一个的暴露部分上形成层间绝缘膜。14.根据权利要求l所述的方法，其特征在于，还包括在所述SiC衬底的主表面上初始形成外延层，其中，通过热氧化所述外延层的表面层来形成所述栅极氧化膜。全文摘要本发明涉及一种碳化硅半导体装置的制造方法。本发明公开了一种具有高可靠性和更长的针对栅极氧化膜的TDDB的寿命的MOS型SiC半导体装置。该半导体装置包括MOS(金属氧化物半导体)结构，MOS结构具有碳化硅(SiC)衬底、多晶硅栅电极、插入在SiC衬底与多晶硅栅电极之间的且通过热氧化SiC衬底的表面所形成的栅极氧化膜、以及与SiC衬底电接触的欧姆触点。该半导体装置还包括通过氧化多晶硅栅电极的表面所形成的多晶硅热氧化膜。栅极氧化膜的厚度为20nm或更薄，优选为15nm或更薄。文档编号H01L21/443GK101266929SQ20081008472公开日2008年9月17日申请日期2008年3月14日优先权日2007年3月16日发明者谷本智申请人:日产自动车株式会社