专利名称：增进散热效益的芯片承载器及其芯片封装结构的制作方法
技术领域：
本发明是关于一种芯片承载器以及芯片封装结构，特别是关于一种能增进散热 效益的芯片承载器以及芯片封装结构。
背景技术：
随着集成电路(integrated circuit, IC)相关技术的发展，芯片内部的电路复 杂度以及密度快速增加，因此芯片在运作时所产生的热能也逐渐上升。以目前常见 的电子装置，如个人电脑、移动电话、显示装置等而言，其内部高积集度 (integration)的集成电路芯片会在运作时产生大量的热能。为了使芯片能维持正 常运作并避免温度过高造成的效能下降或损坏，熟知该项技术领域人士必须在设计 高复杂度/密度的芯片时， 一并提出维持芯片正常工作温度的解决方案。
于先前技术中，芯片主要可借助打线接合(wire bonding, WB)技术、覆晶接合 (flip chip, FC)技术或是巻带自动接合(tape automated bonding, TAB)技术与芯 片承载器(carrier)电性连接。由于巻带自动接合技术具有能在可挠性基材层上 直接进行电性测试；能够利用可挠性基材层完成电子组件的立体组装；以及能够制 造薄型、可动态连结及具可挠曲性的芯片封装体等优点，因此己被广泛应用于个人 电脑、液晶显示器/电视、存储卡等电子产品的芯片的封装。
如图1所示，己知技术中以巻带自动接合技术制造的芯片封装结构7主要包含 可挠性基材层70、导电线路层72、防焊层74、芯片76、散热片77以及封胶体78。 可挠性基材层70是一巻带式软性基板；该导电线路层72形成于该可挠性基材层 70的一上表面702;并且该防焊层74则形成于该导电线路层72上，以防止导电线 路层72因污染而产生短路。芯片76具有一有源面762以及一背面764,该有源面 762设置有多个凸块766，该些凸块766可接合至导电线路层72，以完成芯片76 与导电线路层72的电性连接。
此外，散热片77可借助散热膏79粘附于芯片76的背面764。封胶体78则形 成于可挠性基材层70与芯片76之间，以覆盖并固定该些凸块766。然而，虽然散热片77可增加芯片76的散热速度，但芯片封装结构7的整体厚 度会增加，散热片77的重量也可能会使可挠性基材层70产生弯曲或变形，影响芯 片76的正常运作，并且芯片76的热源主要产生于有源面762并且传导至与芯片 76耦接的导电线路层72，该散热片77是粘附于芯片76的背面764，其传导路径 较远，散热效果较差。
发明内容
因此，本发明的一目的在于提供一种增进散热效益的芯片承载器，以解决先前 技术中的问题。
根据本发明一方面提供一种芯片承载器，其包含一可挠性基材层以及多个导电 线路。该可挠性基材层具有一第一表面以及相对于该第一表面的一第二表面，并且 这些导电线路形成于该第一表面上。特别地，该可挠性基材层于对应这些导电线路 中的至少一导电线路的位置形成至少一穿孔，该穿孔不会使该第一表面与该第二表 面形成电性连接，并且该穿孔被该导电线路完全覆盖。
本发明的另一目的在于提供一种芯片封装结构，其具有良好散热功效，并且可 解决先前技术中的问题。
根据本发明另一方面提供一种芯片封装结构，其包含一可挠性基材层、多个导 电线路以及一芯片。该可挠性基材层具有一第一表面以及相对于该第一表面的一第 二表面，该第一表面上包含一芯片接合区。这些导电线路形成于该第一表面上，并 且自该芯片接合区内向外延伸。此外，该芯片设置于该芯片接合区内，并且包含多 个接点分别耦接这些导电线路。特别地，该可挠性基材层于对应这些导电线路中的 至少一导电线路的位置形成至少一穿孔，该穿孔不会使该第一表面与该第二表面形 成电性连接，并且该穿孔被该导电线路完全覆盖。
关于本发明的优点与精神可以通过以下配合附图对本发明的较佳实施例的发
明详细描述得到进一步的了解，其中
图1是先前技术中的芯片封装结构的剖面图。
图2A是本发明的一具体实施例的芯片承载器示意图。 图2B是本发明的一具体实施例的芯片承载器剖面图。 图3A是本发明的一具体实施例的芯片承载器剖面图。图3B是本发明的一具体实施例的芯片承载器剖面图。
图4A是本发明的一具体实施例的芯片封装结构示意图。 图4B是本发明的一具体实施例的芯片封装结构剖面图。
具体实施例方式
本发明提供一种可增进散热效益的芯片承载器以及芯片封装结构。 请一并参阅图2A以及图2B，图2A是根据本发明的一具体实施例的芯片承载 器示意图；图2B则是绘示根据本发明的一具体实施例的芯片承载器的剖面图。本 具体实施例所揭露的芯片承载器1是应用于巻带自动接合(t即e automated bonding, TAB)技术的带式软性基板。
如图2A以及图2B所示，芯片承载器1可包含可挠性基材层10以及多个导电 线路12。可挠性基材层10可由聚酰亚胺(Polyimide， PI)、聚酯类化合物 (polyethylene ter印hthalate， PET)或其它合适的材料所制成，并且其具有第一 表面102以及相对的第二表面104，并且该第一表面102上形成有芯片接合区108， 以供芯片接合固定之用。此外，导电线路12可以铜箔借助蚀刻或其它适当的方式 图案化形成于第一表面102上。进一步，可挠性基材层IO于对应至少一导电线路 12的位置形成至少一个穿孔106自第一表面102贯穿至第二表面104。特别地，这 些穿孔106不会使第一表面102与第二表面104形成电性连接(换言之，本发明的 芯片承载器所包含的穿孔与已知技术中用以导通第一表面与第二表面的孔洞不
同)，并且，穿孔106可被导电线路12完全覆盖。
此外，如图2B所示，本发明的芯片承载器1可进一步包含防焊层18，其局部 覆盖这些导电线路12,以防止导电线路12因污染而产生短路。
请参见图3A以及图3B，图3A以及图3B皆是根据本发明的具体实施例的芯片 承载器剖面图。相较于前述具体实施例的芯片承载器，图3A所绘示的芯片承载器 l进一步包含散热膏14，其涂布于第二表面104上并填满穿孔106。请注意，散热 膏14可使用任何适当的材料。并且于实务中，散热膏14不一定要填满穿孔106， 而可以仅覆盖穿孔106或以不同程度适当地填入穿孔106中。
此外，相较于前述具体实施例的芯片承载器，图3B所绘示的芯片承载器1进 一步包含散热构件16，其设置于第二表面104上并覆盖穿孔106。请注意，散热构 件16可使用任何适当的材料制成。并且于实务中，散热构件16也可以为同时覆盖 若干穿孔106的较大型单一构件。此外，散热构件16可以是散热鳍片(heat-dissipating f in)、热导管(heat pipe)、热导柱(heat column)或其它适合 的形式。
于实际应用中，穿孔并不一定要自第一表面贯穿至第二表面，而可视情况调整 其深度以及孔径大小。此外，产生热量较多的区域可设置较多的穿孔，而产生热量 较少的区域则设置少量穿孔或不须设置穿孔。此外，于实际应用中，前述的散热膏 以及散热构件也可相互搭配使用于本发明的芯片承载器。
请一并参见图4A以及图4B，图4A是绘示根据本发明的一具体实施例的芯片 封装结构示意图，而图4B则是绘示根据本发明的一具体实施例的芯片封装结构的 剖面图。
如图4A以及图4B所示，除了前述的可挠性基材层30以及导电线路32之外， 芯片封装结构3还可包含芯片34。可挠性基材层30可由聚酰亚胺(Polyimide， PI)、 聚酯类化合物(PET)或其它合适的材料所制成，并且其具有第一表面302以及相对 的第二表面304。此外，第一表面302上包含芯片接合区308。此外，导电线路32 可以铜箔借助蚀刻或其它适当的方式图案化形成于第一表面302上，并且自芯片接 合区308内向外延伸。芯片34则设置于芯片接合区308内，并且包含多个接点(未 绘示于图中)以及相对应的多个凸块(bu即)342以分别耦接导电线路12。于实际应 用中，凸块342可用金、铜、铝、镍或其它适当的材料所制成。
进一步，如图4B所示，本发明的芯片封装结构3还可包含防焊层38以及封胶 体39。如前所述，防焊层38局部覆盖这些导电线路32，以防止导电线路32因污 染而产生短路。封胶体39则形成于芯片34与可挠性基材层30之间，以密封该些 凸块342，并提供适当的封装保护以防止电性短路与尘埃污染。
特别地，如上所述，可挠性基材层30于对应各这些导电线路32的位置形成至 少一穿孔306，并且其不会使第一表面302与第二表面304形成电性连接。穿孔306 可被各导电线路32完全覆盖。
于实际应用中，芯片与可挠性基材层可借助巻带承载封装(Tape carrier package, TCP)、覆晶薄膜封装(Chip-on-film package, COF)或其它合适的封装技 术进行封装。
如上所述，本发明的芯片封装结构也可视需求加入前述的散热膏及/或散热构 件，以增进散热效率。此外，于实际应用中，穿孔并不一定要自第一表面贯穿至第 二表面，而可视情况调整其深度以及孔径大小。此外，产生热量较多的区域可设置 较多的穿孔，而产生热量较少的区域则设置少量穿孔或不须设置穿孔。相较于已知技术，本发明的芯片承载器以及芯片封装结构可借助穿孔达到增进 散热效果的目的，并且以散热膏及/或散热构件辅助其散热效率。此外，穿孔的设 置可根据芯片类型、可挠性基材层类型以及热量分布等情形进行位置以及密度的设 计，因此在制造上具有较大的弹性。
借助以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精 祌，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地， 其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的 范畴内。
权利要求
1. 一种芯片承载器，包含一可挠性基材层，具有一第一表面以及相对于该第一表面的一第二表面；以及多个导电线路，形成于该第一表面上；其中该可挠性基材层于对应这些导电线路中的至少一导电线路的位置形成至少一穿孔，该穿孔不会使该第一表面与该第二表面形成电性连接，并且该穿孔被该导电线路完全覆盖。
2. 根据权利要求1所述的芯片承载器，其特征在于进一步包含一散热膏，涂布于该第二表面上，该散热膏填充并覆盖该穿孔。
3. 根据权利要求1所述的芯片承载器，其特征在于进一步包含 一散热构件，设置于该第二表面上，并且该散热构件覆盖该穿孔。
4. 根据权利要求1所述的芯片承载器，其特征在于该可挠性基材层是由聚酰亚 胺或聚酯类化合物所制成。
5. —种芯片封装结构，包含一可挠性基材层，具有一第一表面以及相对于该第一表面的一第二表面，该第一表面上包含一芯片接合区；多个导电线路，形成于该第一表面上，并且自该芯片接合区内向外延伸；以及一芯片，设置于该芯片接合区内，并且该芯片包含多个接点分别耦接这些导电线路；其中该可挠性基材层于对应这些导电线路中的至少一导电线路的位置形成至 少一穿孔，该穿孔不会使该第一表面与该第二表面形成电性连接，并且该穿孔被该 导电线路完全覆盖。
6，根据权利要求5所述的芯片封装结构，其特征在于进一步包含一散热膏，涂布于该第二表面上，该散热膏填充并覆盖该穿孔。
7. 根据权利要求5所述的芯片封装结构，其特征在于迸一步包含一散热构件，设置于该第二表面上，并且该散热构件覆盖该穿孔。
8. 根据权利要求5所述的芯片封装结构，其特征在于该可挠性基材层是由聚酰 亚胺或聚酯类化合物所制成。
9. 根据权利要求5所述的芯片封装结构，其特征在于各该多个接点上分别包含一凸块。
10.根据权利要求9所述的芯片封装结构，其特征在于该凸块的材料包含选自 由金、铜、铝以及镍所组成的群组中之一。
全文摘要
本发明揭露一种增进散热效益的芯片承载器以及芯片封装结构。进一步，根据本发明的芯片承载器包含一可挠性基材层以及多个导电线路。该可挠性基材层具有一第一表面以及相对于该第一表面的一第二表面，并且这些导电线路形成于该第一表面上。特别地，该可挠性基材层于对应这些导电线路中的至少一导电线路的位置形成至少一穿孔，该穿孔不会使该第一表面与该第二表面形成电性连接，并且该穿孔被该导电线路完全覆盖。
文档编号H01L23/488GK101533821SQ20081008643
公开日2009年9月16日 申请日期2008年3月13日 优先权日2008年3月13日
发明者李明勋, 陈崇龙 申请人:南茂科技股份有限公司;百慕达南茂科技股份有限公司