专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法。
背景技术：
随着信息处理技术的发展，已经需要高集成度和高密度半导体 器件。因此，在半导体器件中出现了诸如半导体器件之间的间隔没 有被诸如介电膜等的材料完全填充，从而产生空隙的问题。
发明内容
本发明实施例涉及一种半导体器件及其制造方法，该半导体器 件及其制造方法防止或另外减少空隙的产生。
本发明实施例涉及一种半导体器件及其制造方法，该半导体器 件可以容易地连^妄至^妾触电才及(contact electrode )等。
本发明实施例涉及一种半导体器件，该半导体器件可以包括下 列中的至少一个栅-极电极，配置在形成于半导体衬底中的凹槽内 侧上和/或上方；4册极介电膜，配置在栅极电极的底部和半导体之间；源才及/漏才及区，西己置在才册才及电才及的侧面处；以及隔离件；插入到斥册极 电才及和源才及/漏才及区之间。
本发明实施例涉及一种制造半导体器件的方法，该方法可以包
括下列步骤中的至少一个在半导体器件中形成凹槽；在凹槽的内 侧面上和/或上方形成隔离件；在凹槽的底面上和/或上方形成4册才及 介电膜；在隔离件内侧处以及栅极介电膜上和/或上方形成栅极电 才及；在隔离件的外侧处和隔离件的下方形成LDD区；然后在隔离 4牛的外侧和LDD区上和/或上方形成源才及/漏才及区。
本发明实施例涉及一种制造半导体器件的方法，该方法可以包 括下列步骤中的至少一个在半导体器件中形成第一凹槽；在第一 凹槽的内侧上和/或上方形成栅极介电膜；在栅极介电膜的内侧上和 /或上方形成栅极电极；通过刻蚀半导体衬底在栅极介电膜的外壁上 和/或上方形成第二凹冲曹；在第二凹4曹之下形成LDD区；然后在才册 才及电才及的侧面上和/或上方形成源才及/漏4及区。
本发明实施例涉及一种方法，该方法可以包4舌下列步-骤中的至 少一个在半导体器件中形成凹槽；在凹槽中形成隔离件；在凹槽 的底面上方形成栅极介电膜；在隔离件之间以及栅极介电膜上方的 凹槽中形成4册极电才及；在半导体器件中形成LDD区，该LDD区与 隔离件的侧壁和底面4妄触；然后在半导体器件中形成源4及/漏极区， 该源4及/漏才及区在LDD区上方并与隔离件的侧壁4矣触。
本发明实施例涉及一种器件，该器件可以包括下列中的至少一 个凹槽，形成在半导体衬底中；栅极介电膜，形成在凹槽底面上 方并与凹槽的底面接触；栅极电极，形成在凹槽中、栅极介电膜上
方；源才及/漏才及区，邻近配置于4册才及电才及的两侧；以及隔离件，插入 到棚-极电才及和源才及/漏才及区之间，以Y吏源才及/漏才及区的最上表面、才册 极电极的最上表面以及隔离件的最上表面均形成在相同的平面上。本发明实施例涉及一种器件，该器件可以包括下列中的至少一 个第一凹槽，形成在半导体衬底中；栅极介电膜，形成在第一凹
槽的侧壁和底面上方并与第一凹4曹的侧壁和底面4妄触；棚-4及电才及， 形成在第一凹槽中、棚-极介电膜上方，该棚-极电极包括从第一凹槽 突出的上部4册才及电才及部分以及形成在第一凹槽中的下部4册才及电^L 部分；第二凹槽，形成在半导体衬底中；隔离件，形成在各个第二 凹槽之一中，并与栅极介电膜的侧壁接触；源极/漏极区，形成在半 导体衬底中，并与隔离件的侧壁接触。
实例图1到图4示出了根据本发明实施例的半导体器件及其制 造方法。
具体实施例方式
实例图1是示出了根据本发明实施的半导体器件的截面图。参 照实例图1，半导体器件包括半导体衬底100、栅-4及电极200、 ^"极 介电月莫300 、隔离件400 、源才及/漏极区600以及LDD区500 。
半导体衬底100包括注入n型杂质的区域110、器件隔离膜130 和注入p型杂质的p-阱120。通过在注入n型杂质的石圭衬底中才丸4亍 浅沟冲曹隔离(STI )工艺(Shallow Trench Isolation process )或LOCOS 工艺来形成器件隔离膜130。半导体衬底100包括形成在其中的凹 槽140。凹槽140在p-阱120中形成。
栅极电极200配置在凹槽140中。更具体地，在隔离件400之 间以及在棚-才及介电力莫300上和/或上方配置栅4及电才及200。 4册极电^L 200包括多晶硅层210和形成在多晶硅层210上和/或上方的第一珪 化膜220。根据本发明实施例，栅极电极200可以由金属而非多晶硅制成。栅极介电膜300配置在凹槽140的底面上和/或上方，从而 插入到栅极电极200和半导体衬底100的p-阱120之间。栅极介电 膜300使栅极电极200的底部绝缘。对于栅极介电膜300,可以使 用诸如氧化硅(SiOx)等的材料。
隔离件400配置在凹槽140的侧壁处，以使栅极介电膜300形 成于其间。在栅极电极200和栅极介电膜300的侧壁上配置隔离件 400 。隔离件400被插入到栅极电极200和源极/漏极区600之间， 以使栅极电极200的侧壁绝缘。对于隔离件400，可以使用诸如氮 化物的材料。在与栅4及电极200的侧面相邻的p-阱120中形成源招^ /漏极区600。源极/漏极区600在隔离件400的侧壁的 一部分处形成。 源杉U漏才及区600包4舌第一区610和第二区620,其中，第一区包括「 高浓度n型杂质，第二区包括硅化膜。
在源才及/漏4及区600下方以及在隔离件400的底面和侧壁上和/
或上方形成LDD区500。通过在p-阱120中注入诸如低浓度n型杂
质的杂质来形成LDD区500。将这对LDD区500 4皮此隔离开。在
半导体衬底100的p-阱120的凹槽140中形成栅-4及电才及200,以使_
不在半导体器件的最上表面上形成凹凸。因此，根据本发明实施例 的半导体器件可以防止半导体器件之间产生空隙。同样，在相同的
平面(即，共面)上形成栅极电极200、隔离件400以及源极/漏极 区600的最上表面，因而，半导体器件的最上表面是平坦的。因此， 在棚4及电才及200和源才及/漏才及区600上和/或上方形成4妾触电才及是容 易的。
实例图2A到图2F是示出了根据本发明实施例的制造半导体器 件的方法的截面图。参照实例图2A，在注入n型杂质的硅衬底中 形成沟槽。用氧化物材料填充沟槽，从而形成器件隔离膜130。其 后，将低浓度p型杂质注入到由器件隔离膜130限定的区域中以形成p阱120， /人而形成包4舌了注入n型杂质的区i或110、器4牛隔离 膜130和p-阱120的半导体衬底100。
参照实例图2B,在半导体衬底100中形成凹槽140。更具体地， 在p-阱120中形成凹槽140。为了形成凹槽140,在半导体衬底100 上和/或上方形成光刻月交力莫(photoresist film )，然后4吏用曝光工艺和 显影工艺将该光刻胶膜图样化，从而形成光刻胶图样，该光刻胶图 样暴露将要形成凹槽140的p-阱120的部分。然后^f吏用光刻力交图样 作为刻蚀掩膜来刻蚀p-阱120的部分，以形成凹冲曹140。
参照实例图2C，在凹槽140的侧壁和底面以及整个半导体4十 底100上和/或上方形成氮化力莫。通过实施各向同性刻蚀(isotropic etching )将形成在半导体衬底100和凹槽140的底面部分上和/或上 方的氮化膜部分去除，/人而形成氮化物隔离件400。其后，通过热 氧4匕工艺(thermal oxidation process )，在半导体4于底100的最上表 面上和/或上方形成氧化膜300a，以及在凹槽140的底面上和/或上 方形成栅极介电膜300。
参照实例图2D,然后在半导体衬底100上和/或上方形成多晶 石圭并填充凹槽140。其后，实施化学积4成抛光(CMP)工艺(Chemical Mechanical Polishing process )以乂人半导体4十底100的最上表面去除 多晶硅和氧化膜300a。因此，由多晶硅组成的栅极电极210保留在 凹槽140中。此时，在CMP工艺中，基于隔离件400停止打磨工 艺(grinding process ),并通过CMP工艺去除半导体衬底100上的 氧化膜300a。可选地，使用相同的CMP工艺，栅极电极210可以 由诸如铝、铜、鴒等的金属组成。
参照实例图2E,为了形成LDD区500,将低浓度n型杂质注 入到半导体衬底100的p-阱120中，然后半导体衬底100的p-阱 120进4亍i者长口'l"夬速热退火(rapid temperature annealing ) ( RTA )的退火工艺。在退火工艺中，注入的n型杂质扩散到隔离件400的底部。 因此，LDD区500形成在隔离件400的侧壁部分以及底面上。
参照实例图2F，然后将高浓度n型杂质注入到有源区中，从而 形成包括高浓度n型杂质的区域610,该区域与栅极电极210的两 侧相邻，具体地，在隔离件400的侧壁上。其后，在包括栅极电极 210和区域610的半导体衬底100上和/或上方形成金属层。对于金 属层，可以使用诸如镍、钴、钽、柏、钛等的金属。其后，在金属 层上执行退火工艺和清洗工艺，以形成第 一硅化膜220和第二硅化 膜620，其中，第一硅化膜在栅极电极210上和/上方形成，第二硅 化膜在源才及/漏极区600的区域610上和/或上方形成。
实例图3是根据本发明实施例的半导体器件的截面图。参照实 例图3，半导体器件包括半导体衬底100、栅极电极200、栅极介电 膜300、隔离件400、 LDD区500以及源极/漏极区600。
半导体衬底100包括注入n型杂质的区域110、器件隔离膜130 和注入p型杂质的p-阱120。通过执行STI工艺或LOCOS工艺在 注入n型杂质的硅衬底中形成器件隔离膜130。半导体衬底100包 括凹槽150。凹槽150在p-阱120中形成。栅极电极200在凹槽150 中形成。对于栅极电极200，可以使用诸如多晶硅的材料或诸如铝、 铜、鴒等的金属。栅极电极200的上部可以突出在半导体衬底100 的最上表面之上。同样，栅极电极200的上部宽度比栅极电极200 的底部宽度大。换句话说，栅极电极200可以具有T型截面。栅极 介电力莫300在凹槽150的侧壁和底面上和/或上方形成，所述凹槽与 冲册才及电4及200的侧壁和底面4妾触。栅4及介电膜300包裹没有乂人衬底 100的最上表面突出的棚-才及电极200的底部和侧壁。换句话说，棚-极电才及200的上部没有净皮4册才及介电膜300包裹。棚4及介电力莫300佳: 冲册才及电4及200的下部的侧壁以及底面绝纟彖。对于4册极介电力莫300 ， 可以使用氧化硅等的材料。隔离件400形成在凹槽150中并与栅极电极200的侧壁相邻。 隔离件400形成在栅极介电膜300的侧壁上并插入到栅极电极200 和源才及/漏才及区600之间，以防止栅-才及电才及200和源才及/漏4及区600 短路。对于隔离件400，可以使用诸如氮化物或氧化物等的材料。 LDD区500在隔离件400和源杉L/漏才及区600之下的p-阱120中形 成。通过在p-阱120中注入低浓度杂质来形成LDD区500。邻近栅 极电极200配置源极/漏极区600。更具体地，通过将高浓度n型杂 质注入到p-阱120中，在隔离件400的侧壁上配置源极/漏极区600。 源才及/漏极区600与LDD区500相邻。同样，源才及/漏才及区600可以 包括含硅化物的硅化物膜。如实例图3中所示，可以在p-阱120中 同样深度处形成隔离件400和源极/漏才及区600。
根据本发明的实施例，半导体器件包括形成在半导体衬底100 的凹槽150中的4册才及电极200 ，与对册极电极和隔离件形成在半导体
衬底的最上表面上和/或上方的半导体器件结构相比，这可以防止半 导体器件之间的空隙的产生。
实例图4A到图4F是根据本发明实施例的制造半导体器件的方 法的截面图。参照实例图4A,在注入n型杂质的硅衬底中形成沟 槽并用氧化物填充沟槽，从而形成了器件隔离膜130。其后，将低 浓度p型杂质注入到石圭^N"底中以形成p-阱120。因此，形成了包括「 注入n型杂质的区域110、器件隔离膜130以及p阱120的半导体 一十底100。其后，通过执4于热氧化工艺或化学气相沉积(CVD)工 艺在半导体4十底100上形成氧4匕力莫200a,以及通过4丸4亍CVD工艺 在氧化膜上和/或上方形成氮化膜200b。
参照实例图4B,通过刻蚀氮化膜200b、氧化膜200a以及半导 体衬底的p-阱120来形成第一凹槽150a。其后，在第一凹槽150a 的内侧上执行热氧化工艺，以在第一凹槽150a的壁上和/或上方形成4册极介电膜300。对于4册极介电膜300，可以使用诸如氧化硅的 材料。
参照实例图4C，在第一凹槽150a中以及在氮化膜200b的最 上表面上和/或上方填充用于形成棚-极电极200的材料。对于用于形 成栅极电极200的材料，可以使用诸如多晶硅、铜、铝、鴒等的材 料。其后，使用CMP工艺打磨用于形成栅极电极200的材料，直 到暴露氮化膜200b以及栅极电极200被掩埋在第一凹槽150a中。 CMP工艺基于4乍为刻个虫阻止层(etch stop layer )的氮4匕月莫200b而 停止。
参照实例图4D,在形成栅极电极200之后，刻蚀包裹栅极电 才及200的半导体衬底100的部分，以形成第二凹槽150b。更具体地， 刻蚀半导体衬底100的p-阱120，以暴露栅极介电膜300的侧壁。 换句话-说，第二凹槽150b的内侧表面部分相应于棚-极介电膜300 的侧面。形成第二凹槽150b,该第二凹槽150b具有相应于第一凹 槽150a深度的深度。例如，第二凹槽150b的深度基本上和第一凹 槽150a的深度相同。
参照实例图4E,在形成第二凹槽150b之后，将低浓度n型杂 质注入到半导体衬底100中以形成LDD区500。还在第二凹槽150b
的底面下方注入低浓度n型杂质。
参照实例图4F,氮化膜形成在LDD区的最上表面上和/或上方 用于填充第二凹槽150b。通过执行各向同性刻蚀去除形成在半导体 衬底100上和/或上方的氮化膜部分，以便氮化膜保留在第二凹槽 150b中，/人而形成隔离件400。其后，^l夺高浓度n型杂质注入到半 导体衬底中，以形成源4及/漏极区600。源4及/漏才及区600形成在隔离 件400的侧壁上并与LDD区500相邻。其后，在半导体衬底100
13上和/或上方形成金属层，然后执4于退火工艺和清洗工艺以形成^ 圭化 物膜。
根据本发明实施例，凹槽形成在衬底中并由用于形成栅极电极
的材料填充，并通过冲丸行CMP工艺来去除半导体衬底的最上表面 上和/或上方的材料。对于棚-才及电极210和200，可以-使用诸如铜、 鵠等的材料。换句话说，用作栅极电极的材料可以是很难通过掩膜 工艺形成图样的材^K并且，诸如铜和鴒的材津+具有比铝或多晶石圭 低的电阻。因此，本发明实施例可以包括具有4氐电阻的栅极电极。
根据本发明实施例的半导体器件及其制造方法，在形成于衬底 中的凹冲曹中形成4册才及电4及，这可以防止或减少空隙的产生。而且， 由于可以在相同的平面上形成源才及/漏才及区的最上表面以及4册才及电 极的最上表面，所以半导体器件的最上表面是平坦的，这就可以容 易地形成诸如通道的接触电极，该通道电连接至源极/漏极区或栅极 电极。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人 员可以想到多种其他》务改和实施例，而这些都将落入本7>开的原理 的精神和范围内。更特别地，在本公开、附图、以及所附权利要求 的范围内，可以在主题结合排列的排列方式和/或组成部分方面进行 各种4奮改和改变。除了组成部分和/或4非列方面的^f务改和改变以外， 可选的使用对本领域技术人员来说是显而易见的选择。
权利要求
1. 一种器件，包括凹槽，形成在半导体衬底中；栅极介电膜，形成在所述凹槽底面上方并与所述凹槽的底面接触；栅极电极，形成在所述凹槽中、所述栅极介电膜上方；源极/漏极区，邻近配置于所述栅极电极的两侧；以及隔离件，插入到所述栅极电极和所述源极/漏极区之间；其中，所述源极/漏极区的最上表面、所述栅极电极的最上表面以及所述隔离件的最上表面均形成在相同的平面上。
2. 根据权利要求1所述的器件，进一步包括LDD区，所述LDD 区形成在所述源才及/漏才及区下方，并与所述源4及/漏才及区4妄触以 及与所述隔离件的侧壁和所述隔离件的底面接触。
3. 根据权利要求1所述的器件，其中，所述栅极电极由多晶硅层 组成。
4. 才艮据权利要求1所述的器件，其中，所述栅极电极由金属层形 成。
5. 根据权利要求1所述的器件，其中，所述隔离件的深度和所述 源才及/漏才及区的深度相同。
6. —种器件，包括第一凹槽，形成在半导体衬底中；栅极介电膜，形成在所述第一凹槽的侧壁和底面上方并与所述第一凹槽的侧壁和底面接触；栅极电极，形成在所述第一凹槽中、所述栅极介电膜上 方，所述栅4及电才及包括乂人所述第一凹槽突出的上部4册才及电才及部 分以及形成在所述第 一 凹槽中的下部栅4及电才及部分；第二凹槽，形成在所述半导体衬底中；隔离件，形成在各个所述第二凹槽之一中，并与所述栅 才及介电膜的侧壁4妄触；源才及/漏才及区，形成在所述半导体^H"底中，并与所述隔离 件的侧壁接触。
7. 根据权利要求6所述的器件，其中，所述第二凹槽在与所述第 一凹槽相同的深度处形成。
8. 根据权利要求6所述的器件，其中，所述上部栅极电极部分的 宽度比所述下部栅极电极部分的宽度大。
9. 根据权利要求6所述的器件，其中，所述隔离件的深度与所述 源极/漏极区的深度相同。
10. 根据权利要求6所述的器件，其中，所述栅极电极由多晶硅层 组成。
11. 根据权利要求6所述的器件，其中，所述栅极电极由金属层组 成。
12. 根据权利要求6所述的器件，进一步包括LDD区，所述LDD 区分别形成在所述源才及/漏4及区和所述隔离件的底面的下方， 并分别与所述源才及/漏才及区和所述隔离件的底面接触。
13. 根据权利要求12所述的器件，其中，所述LDD区的深度比 所述源极/漏极区以及所述隔离件的深度深。
14. 一种方法，包4舌以下步艰朵在半导体器件中形成凹槽；在所述凹槽中形成隔离件； ，在所述凹槽的底面上方形成栅极介电膜；在所述隔离件之间以及所述栅极介电膜上方、在所述凹 槽中形成冲册极电极；在所述半导体器件中形成LDD区，所述LDD区与所述 隔离件的侧壁和底面接触；然后在所述半导体器件中形成源才及/漏才及区，所述源极/漏才及区 在所述LDD区上方并与所述隔离件的侧壁4妄触。
15. 根据权利要求14所述的方法，其中，形成所述LDD区包括在所述半导体衬底的区域中注入杂质；然后 在注入所述杂质的半导体衬底区域上执行退火工艺。
16. 根据权利要求14所述的方法，其中，形成所述栅极电极包括在所述半导体衬底上方以及所述凹槽中形成4册才及电才及材 料；然后去除形成在所述半导体衬底上方的所述栅极电极材料部分。
17. 才艮据权利要求14所述的方法，其中，所述栅极电极由多晶硅 层组成。
18. 根据权利要求14所述的方法，其中，所述栅极电极由金属层 组成。
19. 根据权利要求14所述的方法，其中，所述隔离件的深度和所述源才及/漏才及区的深度相同。
20. 根据权利要求14所述的方法，其中，所述源极/漏极区的最上 表面、所述栅极电极的最上表面以及所述隔离件的最上表面均 形成在相同的平面上。
全文摘要
一种半导体器件及其制造方法包括凹槽，形成在半导体衬底中；栅极电极，形成在凹槽中；源极/漏极区，邻近配置于栅极电极的侧壁；以及隔离件，该隔离件插入到栅极电极和源极/漏极区之间，以使源极/漏极的最上表面、栅极电极的最上表面和隔离件的最上表面形成在相同的平面上。
文档编号H01L29/78GK101447513SQ20081018059
公开日2009年6月3日 申请日期2008年12月1日 优先权日2007年11月30日
发明者金大均 申请人:东部高科股份有限公司