高频集成电路封装构造的制造方法

专利名称：高频集成电路封装构造的制造方法
技术领域：
本发明涉及一种集成电路封装技术，特别是涉及一种具有短电性传导 路径与轻薄短小化优点的高频集成电路封装构造的制造方法。
背景技术：
当前集成电路芯片是朝向高频传输速度发展，若芯片封装构造内部的 芯片与载体之间的电性互连沿用传统的打线封装技术，则电性传导路径会
过长，失去高频设计的意义。例如，早期的同步动态随机存储器 (Synchronous Dynamic Random Access Memory, SDRAM) i己十乙体即是采用薄 型小尺寸封装(Thin Small Outline Package, TSOP)的封装类型，其芯片 载体是为具有外引脚的导线架，并以打线形成的焊线电性连接至芯片。近 代的第二代双倍速率(Double Data Rate 2， DDR2)记忆体芯片(200 ~ 533 MHz)则须改用双顺丁烯二酸酰亚胺-3氮杂苯(Bismaleimide Tr iazine, BT) 电路板，否则会有讯号延迟的问题，但仍是以打线形成的焊线电性连接芯 片与基板。然而，当芯片的传输频率更进一步提升时，特别是第三代双倍速 率(Double Data Rate 3， DDR3) SDRAM(或称DDR III)的记忆体芯片(其频 率介于400 ~ 800 MHz)以及800 MHz以上的高频集成电路芯片，焊线显得过 长会影响传输速度。此外，更进一代的高频集成电路封装构造的外观希望 可以更轻、更薄、更短与更小。
请参阅图1所示，是现有习知的集成电路封装构造的截面示意图。现有 习知的用以封装DDR2记忆体(内存)芯片的集成电路封装构造100,包含一具 有线路层114的BT基板110、 一芯片120、 一封胶体130以及复数个焊线 140。该芯片120是藉由一粘晶层150固着于该基板110的上表面lll，在该 芯片120的主动面121上的焊垫122是对准于该基板110的狭长槽孔113 内。通过该狭长槽孔113,该些焊线140的一端结合至该些焊垫122，另一 端结合至该基板110的内接指；并以压模技术形成该封胶体130，以密封该 芯片120与该些焊线140。复数个焊球160是设置于该基板110的下表面 112，以供对外表面接合(SMT)。
除了打线技术之外，已知可以使用覆晶接合(Hip-chip bonding)达到封装内部较短的电性互连。然而，所谓的覆晶接合技术是芯片预先制作有凸 块，翻转并热压该芯片至一基板，无法沿用粘晶机、打线机等既有的封装制 程设备，如此新设备不但成本高，而且制程参数的可容许误差甚小。
由此可见，上述现有的集成电路封装构造及其制造方法在产品结构、制 造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了 解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以 来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构 及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何 能创设一种新的高频集成电路封装构造及其制造方法，实属当前重要研发 课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的集成电路封装构造及其制造方法存在的缺陷，本发 明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合 学理的运用，积极加以研究创新，以期创设一种新的高频集成电路封装构 造及其制造方法，能够改进一般现有的集成电路封装构造及其制造方法，使 其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终 于创设出确具实用价值的本发明。

发明内容
本发明的主要目的在于，克服现有的集成电路封装构造存在的缺陷，而 提供一种新的高频集成电路封装构造，所要解决的技术问题是使其除了具 有电性传导路径短、产品轻薄短小的功效，更能沿用既有的封装制程设备 且能提升制程效率，从而更加适于实用。
本发明的次一目的在于，提供一种新的高频集成电路封装构造，所要
解决的技术问题是使其能够封装频率在400MHz以上的记忆体芯片，从而更 加适于实用。 ....
本发明的另 一 目的在于，提供一种新的高频集成电路封装构造，所要解 决的技术问题是使其能够达到芯片尺寸封装(CSP，Chip Scale Package)，从 而更加适于实用。
本发明的再一目的在于，提供一种新的高频集成电路封装构造，所要 解决的技术问题是使其藉由可挠性基板的内接垫形状变化，而可以确保凸 块与内接垫的电性连接，从而更加适于实用。
本发明的还一目的在于，提供一种新的高频集成电路封装构造，所要解
而更加适于实用，且具有产业利用Y介值。
本发明的再一目的在于，提供一种新的高频集成电路封装构造，所要 解决的技术问题是使其藉由可挠性基板与緩冲层位于对外端子与芯片之间，而可以吸收热应力，乂人而更加适于实用，且具有产业上的利用〗介值。
本发明的还一目的在于，克服现有的集成电路封装构造的制造方法存 在的缺陷，而提供一种新的高频集成电路封装构造的制造方法，所要解决 的技术问题是沿用既有的封装制程设备制造电性传导路径短、产品轻薄短 小的集成电路封装构造，并且能提升制程效率，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据
本发明提出的一种高频集成电路封装构造，其包含 一基板，具有一第一表
面、 一第二表面以及复数个凸块容置孔，对应于该些凸块容置孔而设置有复
数个内接垫； 一芯片，其设置于该可挠性基板的该第一表面上，该芯片具有 一朝向该可挠性基板的主动面；复数个加高凸块，其设置于该芯片的该主 动面上并容置于对应的该些凸块容置孔内，以邻近于该些内接垫；复数个 扁平化凸块，其结合至该些加高凸块并与该些内接垫为电性连接；以及复 数个对外端子，其设置于该可挠性基板的该第二表面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的高频集成电路封装枸造，其中所述的该些内接垫是为中空的环 形垫。
前述的高频集成电路封装构造，其中所述的该些扁平化凸块是由打线 形成的结球端或是由电镀所形成。
前述的高频集成电路封装构造，其中所述的该些扁平化凸块的已变形 高度是该些结球端在打线前的二分之一以下。
前述的高频集成电路封装构造，其另包含有一封胶体，其形成于该可挠 性基板的该第二表面上，以包覆该些扁平化凸块。
前述的高频集成电路封装构造，其中所述的该些对外端子包含焊球。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本 发明提出的一种高频集成电路封装构造,其包含 一可挠性基板，具有一第 一表面、 一第二表面以及至少一开口，并设置有复数个内接垫； 一芯片，其 设置于该可挠性基板的该第一表面上，该芯片具有一朝向该可挠性基板的 主动面与复数个焊垫；复数个扁平化凸块，其设置于该开口内，该些扁平 化凸块是结合至该些焊垫并与该些内接垫为电性连接；以及复数个对外端 子，其设置于该可挠性基板的该第二表面上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的高频集成电路封装构造，其中所述的该些内接垫是为中空的环 形垫。
前述的高频集成电路封装构造，其中所述的该些扁平化凸块是由打线 形成的结球端或是由电镀所形成。
前述的高频集成电路封装构造，其中所述的该些扁平化凸块的已变形高度是该些结球端在打线前的二分之一以下。
前述的高频集成电路封装构造，其另包含有一封胶体，其形成于该可挠
性基板的该第二表面上，以包覆该些扁平化凸块。
前述的高频集成电路封装构造，其中所述的该些对外端子包含焊球。 本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依
据本发明提出的一种高频集成电路封装构造的制造方法，其包括以下的步
骤提供一基板，其是具有一第一表面、 一第二表面以及复数个凸块容置 孔，对应于该些凸块容置孔而设置有复数个内接垫；提供一芯片，其设置于 该基板的该第 一表面上，该芯片具有一朝向该基板的主动面；设置复数个加 高凸块于该芯片的该主动面上并容置于对应的该些凸块容置孔内，以邻近 于该些内接垫；结合复数个扁平化凸块至该些加高凸块，并使该些扁平化凸 块与该些内接垫为电性连接；以及设置复数个对外端子于该基板的该第二 表面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的高频集成电路封装构造的制造方法，其中所述的该些内接垫是 为中空的环形垫。
前述的高频集成电路封装构造的制造方法，其中所述的该些扁平化凸 块是由打线或是由电镀形成。
前述的高频集成电路封装构造的制造方法，其中所述的该些扁平化凸 块的已变形高度是在打线前的二分之一 以下。
前述的高频集成电路封装构造的制造方法，其另包含形成一封胶体于 该基板的该第二表面上，以包覆该些扁平化凸块。
前述的高频集成电路封装构造的制造方法，其中所述的封胶体更形成 于该基板的该第一表面上，以覆盖该芯片的至少一部分。
前述的高频集成电路封装构造的制造方法，其中所述的该些对外端子 包含焊球。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了 达到上述目的，依据本发明一具体实施例， 一种高频集成电路封装构造，主 要包含一可挠性基板、 一芯片、复数个加高凸块、复数个扁平化凸块以及 复数个对外端子。该可挠性基板具有一第一表面、 一第二表面以及复数个 凸块容置孔，对应于该些凸块容置孔而设置有复数个内接垫。该芯片设置 于该可挠性基板的该第 一表面上，该芯片具有一朝向该可挠性基板的主动 面。该些加高凸块设置于该芯片的该主动面上并容置于对应的该些凸块容 置孔内，以邻近于该些内接垫。该些扁平化凸块是结合至该些加高凸块并 与该些内接垫为电性连接。该些对外端子是设置于该可挠性基板的该第二 表面上。另一种高频集成电路封装构造，主要包 含一可挠性基板、 一芯片、复数个扁平化凸块以及复数个对外端子。该可 挠性基板具有一第一表面、二第二表面以及至少一开口，并设置有复数个 内接垫。该芯片设置于该可S性基板的该第一表面上，该芯片具有一朝向 该可挠性基板的主动面与复数个焊垫。该些扁平化凸块设置于该开口内，该 些扁平化凸块是结合至该些焊垫并与该些内接垫为电性连接。该些对外端 子是设置于该可挠性基板的该第二表面上。
前述的高频集成电路封装构造，其中该芯片是为频率在400MHz以上的 记忆体芯片。前述的高频集成电路封装构造，其中该芯片是为第三代双倍 速率同步动态随机存储器(DDR3 SDRAM)芯片。前述的高频集成电路封装构 造，其中该芯片的尺寸大致相同于该可挠性基板，以成为芯片尺寸封装 (CSP)。前述的高频集成电路封装构造，其中该些内接垫是为中空的环形垫。 前述的高频集成电路封装构造，其中该些扁平化凸块是由打线形成的结球 端所形成。前述的高频集成电路封装构造，其中该些扁平化凸块的已变形高 度是该些结球端在打线前的二分之一以下。前述的高频集成电路封装构造， 其中该些对外端子是包含打线形成的结球端。前述的高频集成电路封装构 造，另包含有一緩沖层，其设置于该芯片的该主动面与该可挠性基板的该第 一表面之间。前述的高频集成电路封装构造，另包含有一封胶体，其形成于 该可挠性基板的该第二表面上，以包覆该些扁平化凸块。前述的高频集成电 路封装构造，其中该些对外端子是包含焊球。前述的高频集成电路封装构 造，其中该些加高凸块是由电镀或打线方式形成。
借由上述技术方案，本发明高频集成电路封装构造及其制造方法至少 具有下列优点
1、 本发明的高频集成电路封装构造，除了具有电性传导路径短、产品 轻薄短小的功效之外，更能沿用既有的封装制程设备，而且能够提升制程 效率，,人而更加适于实用。
2、 本发明的高频集成电路封装构造能够封装频率在400MHz以上的记 忆体芯片，从而更加适于实用。
3、 本发明的高频集成电路封装构造能够达到芯片尺寸封装(CSP,Chip Scale Package),从而更加壤于实用。
4、 本发明的高频集成电路封装构造，藉由可挠性基板的内接垫形状变 化，而可以确保凸块与内接垫的电性连接，从而更加适于实用。
5、 本发明的高频集成电路封装构造，其利用打线机制作凸块与对外端 子，而可以简化制程，从而更加适于实用，且具有产业利用价值。
6、 本发明的高频集成电路封装构造，藉由可挠性基板与緩沖层位于对 外端子与芯片之间，而可以吸收热应力，从而更加适于实用，且具有产业
7上的利用价值。
7、本发明的高频集成电路封装构造的制造方法，所要解决的技术问题 是使其所要解决的技术问题是使其除了具有电性传导路径短、产品轻薄短 小的功效，更能沿用既有的封装制程设备且能提升制程效率，从而更加适 于实用。
综上所述，本发明是有关一种高频集成电路封装构造及其制造方法。该 高频集成电路封装构造，主要包含一具有凸块容置孔的可挠性基板、 一凸块 化芯片、复数个扁平化凸块以及复数个对外端子。其中该些对外端子设置 于该可挠性基板相对于该凸块化芯片的另一表面。该可挠性基板设置有复 数个内接垫，当该凸块化芯片的复数个凸块容置于该些凸块容置孔内，该些 内接垫是邻近于该些芯片凸块。因此，该些扁平化凸块是在结合至芯片凸 块的同时，能够电性连接该些内接垫，而具有短电性传导路径与轻薄短小 化的优点。本发明具有上述诸多优点及实用价值，其不论在结构或功能上 皆有较大的改进，在技术上有显着的进步，并产生了好用及实用的效果，且 较现有的集成电路封装构造及其制造方法具有增进的突出功效，从而更加 适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设 计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其它目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细i兌明如下。


图l是现有习知的集成电路封装构造的截面示意图。
图2是依据本发明的第一具体实施例， 一种高频集成电路封装构造的截 面示意图。
图3A至图3C是依据本发明的第一具体实施例，该封装构造在内部电性 连接过程的截面示意图。
图4图是依据本发明的第一具体实施例，该封装构造在凸块结合时的立 体示意图。
图5是依据本发明的第二具体实施例，另一种高频集成电路封装构造的 截面示意图。
图6是依据本发明的第'三'具体实施例，另一种高频集成电路封装构造的 截面示意图。
图7A至图7D是依据本发明的第三具体实施例，该封装构造的制程及其 中的结构截面示意图。10压焊针头20:焊线
21结球端100集成电路封装构造
110基板111.上表面
112下表面113狭长槽孔
114线路层120芯片
m主动面122焊垫
130模封胶体140焊线
150粘日曰层160焊球
200高频集成电路封装构造210可挠性基板
211第一表面212第二表面
213凸块容置孔214内接垫
214A:中空部位215外接垫
216防焊层220芯片
221主动面222背面
223焊垫230加高凸块
231:顶面240'扁平化凸块
250对外端子260封胶体
270:緩沖层300.高频集成电路封装构造
310:可挠性基板311.第一表面
312第二表面313开口
314内接垫320芯片
321主动面322焊垫
330扁平化凸块340对外端子
350第一封胶体360第二封胶体
400高频集成电路封装构造410基板
411第一表面412.第二表面
413凸块容置孔414内接垫
415外接垫420朴一 心
421主动面422焊垫
430:加高凸块440:扁平化凸块
450:对外端子460:封胶体
470粘晶层
具体实施例方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的高频集成电路封装构造及其制造方法其具体实施方式
、结构、特征及其功效，详细说明如后。
请参阅图2所示，是依据本发明的第一具体实施例一种高频集成电路 封装构造的截面示意图。在本发明的第一具体实施例的一种高频集成电路
封装构造200,主要包含一可挠性基板210、 一芯片220、复数个加高凸块 230、复数个扁平化凸块240以及复数个对外端子250。
该可挠性基板210,是为一种在封装前可重复弯折的电路薄膜，例如薄 膜覆晶封装(COF)膜，其核心层的材质可为聚葱亚胺(polyimide， PI)、聚 对苯二曱酸乙二醇酯(polyethylene terephthalate， PET)等并具有至少一 层的金属线路层，其总厚度是约在70微米以下，为传统BT基板的十分之一 以下。该可挠性基板210具有一第一表面211、 一第二表面212以及复数个 凸块容置孔213，并设置有复数个内接垫214与复数个外接垫215,该些内 接垫214是对应于该些凸块容置孔213,该些外接垫215是为格状阵列；并 以一防焊层216覆盖该金属线路层连接该些内接垫214与该些外接垫215 的线路部分。
该芯片220,是设置于该可挠性基板210的该第一表面211上。而该些 对外端子250是设置于该可挠性基板210的该第二表面212上。该芯片220 具有一朝向该可挠性基板210的主动面221、 一相对的背面222。该主动面 221形成有复数个焊垫223,可为中央、周边或矩阵排列。该芯片220可为 一动态随机存取记忆体芯片，如DDR2 SDRAM、 DDR3 SDRAM、 Rambus等频率 超过400匪z的高频记忆体芯片。在本实施例中，该芯片220是为第三代双 倍速率同步动态随机存储器(DDR3 SDRAM)芯片。较佳地，该芯片的尺寸大 致相同于该可挠性基板210，其主动面221面积不小于该可挠性基板210的 第一表面211的百分之七十，以成为芯片220尺寸封装(CSP)。由于目前集 成电路组件的线距持续缩小，又须兼顾该芯片220的尺寸固定，以达到理 想的切割效率与符合国际标准的封装外观及外端子设置(Layout),可以增 加该芯片220的集成电路组件数量与复杂度。在本实施例中，单颗芯片220 的记忆体容量可以在256MB以上。
此外，在本实施例中，该些对外端子250包含焊球(solder ball)，其 是设置于该可挠性基板210的该些外接垫215,以供表面接合至一外部印刷 电路板(图未绘出)。
另外，该些加高凸块230，是设置于该芯片220的该主动面221上并容 置于对应的该些凸块容置孔213内，以邻近于该些内接垫214，其设置目的 在于减少该芯片220的电极(即焊垫223加上加高凸块230)与该些内接垫 214两者的高度差。其中该些内接垫214与对应的该些加高凸块230的最邻 近间隙应,皮包含在该些扁平化凸块240的4妄合面积内。通常该些加高凸块 230是预先形成于该芯片220的该些焊垫223上，可为打线形成的结线凸块(studbump)，亦可为电镀形成的金凸块或其它导电凸块。此外，该些加高 凸块230的高度是介于40 - 100微米。
请参阅图4所示，是依据本发明的第一具体实施例该封装构造在凸块 结合时的立体示意图。该些加高凸块230的顶面231是大约对齐于该些内 接垫214，可稍凹下或稍突出于该些内接垫214,以利于该些扁平化凸块240 在结合至该些加高凸块230的顶面231的同时，能够电性连接该些内接垫 214。所谓的"扁平化凸块"是指在结合后凸块240的表面覆盖面的最大直 径大于凸块240的高度，即凸块240受热压合会有明显变形导致坍散扩大 的现象。通常该些扁平化凸块240与该些加高凸块230之间的结合关系为 金-金、金-锡等金属键合，该些扁平化凸块240与该些内接垫214的电性 连接关系可为金属紧压接触，依热压参数不同，亦可产生金属键合现象。
请再参阅图2所示，较佳地，该高频集成电路封装构造200另还包含 有一緩冲层270,其设置于该芯片220的该主动面221与该可挠性基板210 的该第一表面211之间。通常该緩沖层270是为低模数的硅胶、多阶固化 胶、聚葱亚胺粘性胶膜或环氧粘胶的其中之一或上述的组合。藉由该緩冲 层270并配合该可挠性基板210,在该些对外端子250与该芯片220之间产 生良好的应力緩沖作用，而可以吸收热应力，即使该芯片220与封装构造 在表面接合下方的外部印刷电路板(图未绘出)有明显的热膨胀系数的差 异，水平向伸缩的热应力仍不会直接作用于该芯片220。
在更具体的产品结构中，另还包含有一封胶体260，可以利用胶涂划方 式形成于该可挠性基板210的该第二表面212上，以包覆该些扁平化凸块 240。该封胶体260可更形成于该可挠性基板210的该第一表面211 (图未绘 出)，其是围绕该芯片220的四周，可以防止水气侵入至该緩冲层270产生 水解；在不同的实施例中，当该緩冲层270具有防水性时，则可不需要将 该封胶体260形成于该可挠性基板210的该第一表面211上。
因此，在本发明上述的高频集成电路封装构造200中，具有电性传导 路径短、产品轻薄短小的功效，更能沿用既有的封装制程设备，而且还能 提升制程效率，现将其详述如下。
请参阅图3A至图3C所示，是依据本发明的第一具体实施例该封装构 造在内部电性连接过程的截面示意图。请参阅图3A所示，该些加高凸块230 与该緩沖层270可预先形成于该芯片220的该主动面221上，以该些凸块 容置孔213对准该些加高凸块230的方式定位该可挠性基板210与该芯片 220。
请参阅图3B所示，提供一打线机的压焊针头10，经其内部可导出如细 长金线的焊线20,焊线20的外端烧结成一结球端21,其是为在接合形成 之前的该些扁平化凸块240。该些结球端21是往该些加高凸块230的顶面
ii231压合，在适当的加热温度与超音波摩擦的条件下，该些结球端21成为 能结合该些加高凸块230的扁平化凸块240。
请参阅4所示，由于该些内接垫214邻近于该些加高凸块230且 与其顶面231大致在同一个打线水平面上，故该些扁平化凸块240能顺利结 合至该些加高凸块230,并且该些扁平化凸块240相对于的该些结球端21的 变形量能使该些扁平化凸块240与该些内接垫214为电性连接，通常该些扁 平化凸块240的已变形高度是该些结球端在打线前的二分之一以下。较佳 地，该些内接垫214是为中空的环形垫(如第4图所示)，以确保该些扁平 化凸块240与该些内接垫214的电性连接。该些扁平化凸块240是通过该 些内接垫214的中空部位214A接合至该些加高凸块230。
依据本发明的第二具体实施例，请配合参阅图5所示，是依据本发明 的第二具体实施例另 一种高频集成电路封装构造的截面示意图。另 一种高 频集成电路封装构造300，主要包含一可挠性基板310、 一芯片320、复数 个扁平化凸块330以及复数个对外端子340。
该可挠性基板310，具有一第一表面311、 一第二表面312以及至少一 开口 313,并设置有复数个内接垫314。
该芯片320，设置于该可挠性基板310的该第一表面311上，该芯片320 具有一朝向该可挠性基板310的主动面321与复数个焊垫322。其中，该些 内接垫314及其连接的线路层可形成于该可挠性基板310的该第一表面311 处，以靠近该些焊垫322，以省略上述第一实施例的加高凸块。
该些扁平化凸块330,是设置于该开口 313内。由于该可挠性基板310 相当的薄，且该些内接垫314更邻近于该些焊垫322，该些扁平化凸块330 可直接结合至该些焊垫322与该些内接垫314达到两者的电性连接。通常 该些扁平化凸块330的高度是介于20~50微米。
此外，该些对外端子340，是设置于该可挠性基板310的该第二表面 312上。在本实施例中，该些对外端子340可包含打线形成的结球端，并且 该些扁平化凸块330是由打线形成的结球端所形成，故能在同一打线步骤 据以实施，而可以简化制程，但是亦可由电镀所形成。
另外， 一第一封胶体350，可形成于该基板的该第二表面312上，以覆 盖该些扁平化凸块330;
一第二封胶体360，可形成于该基板的该第一表面311上，其位于该芯 片320的周边，可以防止水气侵入。故该高频集成电路封装构造300具有 符合高频封装、轻薄短小与低制作成本的功效。
此外，请参阅图6所示，是依据本发明的第三具体实施例另一种高频 集成电路封装构造的截面示意图。本发明第三具体实施例揭示的另一种高 频集成电路封装构造400,主要包含一基板410、 一芯片420、复数个加高
12凸块430、复数个扁平化凸块440以及复数个对外端子450，并可更包含有 一封胶体460。
该基板410,具有一第一表面411、 一第二表面412以及复数个凸块容 置孔413,并设置有复数个内接垫414与复数个外接垫415。
该芯片420，是设置于该基板410的该第一表面411上，该芯片420是 具有一朝向该基板410的主动面421与复数个焊垫422。
在本实施例中，该基板410可为BT电路板，该芯片420可为高频的记 忆体芯片。藉由一粘晶层470粘接该芯片420的主动面421与该基板410 的第一表面411。
该些加高凸块430,设置于该芯片420的该主动面421上以电性连接至 对应的该些焊垫422,并使该些加高凸块430容置于对应的该些凸块容置孔 413内，以邻近于该些内接垫414。在本实施例中，该些加高凸块430是为 打线形成的结线凸块，可稍低于该些内接垫414。
该些扁平化凸块440，是结合至该些加高凸块430并与该些内接垫414 为电性连接。在本实施例中，该些扁平化凸块440亦为打线形成的结线凸 块，但尺寸大于该些加高凸块430，其扁平化的程度可以同时使该些扁平化 凸块440接合至该些加高凸块430与该些内接垫414。
该些对外端子450,设置于该基板410的该第二表面412上。
另外，该封胶体460,是可由压模(molding)方式形成于该基板410的 该第一表面411上与该第二表面412上，以覆盖该芯片"0的至少一部分 与该些扁平化凸块440。
因此，藉由多凸块的堆叠方式可使得位于较上层且较大面积的扁平化 凸块440能同时接合该些加高凸块430与该些内接垫414，该高频集成电路 封装构造400具有符合高频封装、轻薄短小与低制作成本的功效。
请参阅图7A至图7D所示，是依据本发明的第三具体实施例该封装构 造的制程及其中的结构截面示意图。本发明提出的上述高频集成电路封装 构造400的制造方法，其制造过程包括以下步骤
首先，如图7A所示，提供有该基板410与该芯片420,该粘晶层470 可预先印刷或贴附于该基板410的第一表面411。
如图7B所示，在粘晶制程之后，该基板410与该芯片420相互结合。此 时，该些焊垫422应对准与显露于该些凸块容置孔413内。
之后，如图7C所示，以打线方式将较小尺寸的复数个加高凸块430设 置于该芯片420的该主动面421上，并容置于对应的该些凸块容置孔413 内，以邻近于该些内4妄垫414。
之后，如图7D所示，以打线方式将较大尺寸的复数个扁平化凸块440 结合至该些加高凸块430,并使该些扁平化凸块440与该些内接垫414为电性连接，在本实施例中，该些扁平化凸块440是可具有近T形的剖面。
最后，可以形成该封胶体460与该些对外端子450。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但 凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例 所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围 内。
权利要求
1、一种高频集成电路封装构造的制造方法，其特征在于其包括以下步骤提供一基板，其是具有一第一表面、一第二表面以及复数个凸块容置孔，对应于该些凸块容置孔而设置有复数个内接垫；提供一芯片，其设置于该基板的该第一表面上，该芯片具有一朝向该基板的主动面；设置复数个加高凸块于该芯片的该主动面上并容置于对应的该些凸块容置孔内，以邻近于该些内接垫；结合复数个扁平化凸块至该些加高凸块，并使该些扁平化凸块与该些内接垫为电性连接；以及设置复数个对外端子于该基板的该第二表面。
2、 根据权利要求1所述的高频集成电路封装构造的制造方法，其特征 在于其中所述的该些内接垫是为中空的环形垫。
3、 根据权利要求1所述的高频集成电路封装构造的制造方法，其特征在于其中所述的该些扁平化凸块是由打线或是由电镀形成。
4、 根据权利要求3所述的高频集成电路封装构造的制造方法，其特征在于其中所述的该些扁平化凸块的已变形高度是在打线前的二分之一以下。
5、 根据权利要求1所述的高频集成电路封装构造的制造方法，其特征 在于其另包含形成一封胶体于该基板的该第二表面上，以包覆该些扁平化 凸块。
6、 根据权利要求5所逑的高频集成电路封装构造的制造方法，其特征 在于其中所述的封胶体更形成于该基板的该第一表面上，以覆盖该芯片的 至少一部分。
7、 根据权利要求1所述的高频集成电路封装构造的制造方法，其特征 在于其中所述的该些对外端子包含焊球。
全文摘要
本发明是关于一种高频集成电路封装构造的制造方法。其包括以下步骤提供一基板，其是具有一第一表面、一第二表面以及复数个凸块容置孔，对应于该些凸块容置孔而设置有复数个内接垫；提供一芯片，其设置于该基板的该第一表面上，该芯片具有一朝向该基板的主动面；设置复数个加高凸块于该芯片的该主动面上并容置于对应的该些凸块容置孔内，以邻近于该些内接垫；结合复数个扁平化凸块至该些加高凸块，并使该些扁平化凸块与该些内接垫为电性连接；以及设置复数个对外端子于该基板的该第二表面。因此，该些扁平化凸块是在结合至芯片凸块的同时，能够电性连接该些内接垫，而具有短电性传导路径与轻薄短小化的优点。
文档编号H01L21/60GK101447443SQ20081018041
公开日2009年6月3日 申请日期2006年8月15日 优先权日2006年8月15日
发明者刘安鸿, 李宜璋, 林勇志, 黄祥铭 申请人:南茂科技股份有限公司