制造非易失性电荷俘获存储器件的基团氧化制程的制作方法

专利名称：制造非易失性电荷俘获存储器件的基团氧化制程的制作方法
技术领域：
本发明属于半导体制造领域，特别涉及半导体器件制造领域。
背景技术：
在过去的几十年来，在集成电路中特征的縮放比例已成为日益增长的半导体产业 的推动力。在有限的半导体芯片空间上把特征尺寸縮到越来越小能增加功能单元的密 度。例如，縮小的晶体管尺寸允许将更多的存储器件集成在一个芯片，从而增加所制 造的产品容量。然而，使容量越来越大的驱动力但并非没有任何问题。优化每一个器 件的性能的必要性变得越来越重要。
通常非易失性半导体存储器使用堆垛浮栅型的场效应晶体管。在这种晶体管中， 通过对控制栅施加偏压，并将形成存储单元的衬底体区接地，电子被注入到存储单元 的浮栅中而被编程。氧化物-氮化物-氧化物(ONO)堆垛被用作半导体-氧化物-氮化 物-氧化物-半导体(SONOS)晶体管中的电荷存储层，或用作在裂栅闪存晶体管中浮 栅和控制栅的隔离层。图1为传统非易失性电荷俘获存储器件的剖面图。
参考图1，半导体器件100包括一个包含形成在硅衬底102上的传统ONO部分106 的SONOS栅堆跺104。半导体器件100进一步包含在SONOS栅堆跺104两边的源区和 漏区110，用以定义沟道区域112。 SONOS栅堆跺104包括一个形成在ONO部分106 上并与之相连的多晶硅栅层108。多晶硅栅层108被ONO部分106与硅衬底102隔离。 ONO部分106典型的包括一个隧道氧化层106A，氮化物或氧氮化物的电荷俘获层106B， 以及覆盖氮化物或氧氮化物层106B的顶端氧化层106C。
传统SONOS晶体管的一个问题是氮化物或氧氮化物层106B的数据保持性差，限 制了半导体器件的寿命和这些半导体器件利用该层泄漏电流的一些应用。


图l阐明了传统非易失性电荷俘获存储器件的剖面图。
图2为本发明具体实例的批处理设备氧化腔体的剖面图。
图3为本发明的制造非易失性电荷俘获存储器件方法的系列操作流程图。图4A为本发明的实例，描述了图3中操作302其上形成有电荷俘获层的衬底的 剖面图。
图4B根据本发明实例，描述了上面形成有电荷俘获层以及在此上面形成的阻挡 介质层的衬底的剖面图，相当于图3的操作304。
图5根据本发明实例，描述了代表制造非易失性电荷俘获存储器件方法的一系列 操作流程图。
图6A根据本发明实例，描述了衬底的剖面图，相当于图5流程图中的操作502。
图6B根据本发明实例，描述了上面形成第一介质层的衬底的剖面图，相当于图5 流程图中的操作504。
图6C根据本发明实例，描述了上面形成有电荷俘获层的衬底的剖面图，相当于 图5流程图中的操作508。
图6D根据本发明实例，描述了上面形成电荷俘获层以及在此之上形成的阻挡层 的衬底剖面图，相当于图5流程图中的操作510。
图6E根据本发明实例，描述了一个非易失性电荷俘获存储器件的剖面图。
图7A根据本发明实例，描述了包括第一和第二暴露晶面的衬底剖面图。
图7B根据本发明实例，描述了包括第一和第二暴露晶面以及在此之上形成有介 质层的衬底剖面图。
图8根据本发明实例，描述了群组设备的处理腔体排列图。
图9根据本发明实例，描述了代表制造非易失性电荷俘获存储器件方法的一系列 操作流程图。
图IOA根据本发明实例
图IOB根据本发明实例 的操作402。
图10C根据本发明实例 图4流程图中的操作406。
图IOD根据本发明实例 图4流程图中的操作408。
图IOE根据本发明实例
图11根据本发明实例， 列操作流程图。
图12A根据本发明实例 图6流程图中的操作602。
6
，描述了衬底的剖面图。
，描述了上面形成隧穿介质层衬底的剖面图，相当于图4
，描述了上面形成有电荷俘获层的衬底的剖面图，相当于
，描述了上面形成有顶端介质层的衬底的剖面图，相当于
，描述了一个非易失性电荷俘获存储器件的剖面图。 描述了代表制造非易失性电荷俘获存储器件方法的一系
，描述了上面形成有隧穿介质层的衬底的剖面图，相当于图12B根据本发明实例，描述了上面形成有电荷俘获层的富氧氮氧化硅部分的衬 底的剖面图，相当于图6流程图中的操作606。
图12C根据本发明实例，描述了上面形成有电荷俘获层的富硅氮氧化硅部分的衬 底的剖面图，相当于图6流程图中的操作610。
图12D根据本发明实例，描述了上面形成有顶端介质层的衬底的剖面图，相当于 图6流程图中的操作612。
图12E根据本发明实例，描述了一个非易失性电荷俘获存储器件的剖面图。
图13A根据本发明实例，描述了包括第一和第二暴露晶面的衬底的剖面图。
图13B根据本发明实例，描述了包括第一和第二暴露晶面以及在此之上形成有介 质层的衬底的剖面图。
具体实施例方式
在此详述制造非易失性电荷俘获存储器件的方法。在接下来的描述中，将详细的 解释大量的特定细节，以使充分全面的理解本发明。显然本发明工艺的有些熟练技术 可能并未详细描述这些特定细节。在其他情况下，熟知的工艺步骤，如图案化步骤或 湿法化学清除步骤，也没有详细描述以免对本发明产生不必要的晦解。此外，可以理 解的是，图示的不同实例举例说明但没有必要縮小范围。
在此介绍一个制造非易失性电荷俘获存储器件的方法。首先提供一个在此之上暴 露电荷俘获层的衬底。在一个实例中，通过在基团氧化工艺中暴露电荷俘获层，部分 电荷俘获层被氧化以在电荷俘获层上形成阻挡介质层。
通过基团氧化工艺的介质层形成制程，比包括水汽生长的工艺(例如湿法生长工 艺)，能提供更高质量的薄膜。此外，在没有影响制造设备可能需要的生产量(硅片 /Hr)的情况下，在批处理腔体进行的基团氧化工艺可提供高质量膜。通过在这样一个 腔体兼容的温度下实行基团氧化工艺，如温度约为600-900摄氏度范围内，衬底可容 纳的热预算和衬底上的其他特征可能在温度超过1000摄氏度的程度时也不被影响。 根据本发明的一个实例，包含将氢气(H2)和氧气(02)加入批处理腔体的基团氧化工艺
被执行来通过所暴露的衬底或薄膜中氧消耗而完成介质层的生长。在一个实例，执行 多次基团氧化工艺为非易失性电荷俘获存储器件提供隧穿介质层和阻挡介质层。这些
介质层的质量很高，哪怕是厚度减小的情况下。在一个实例，隧穿介质层和阻挡介质 层非常密集，与通过湿法氧化工艺形成的隧穿介质层或阻挡介质层相比大大减少了每 立方厘米上的氢浓度。根据本发明的另一个实例，基团氧化工艺形成的介质层受其生 产的衬底的晶向差异的影响较小。在一个实例，通过基团氧化工艺形成的介质层大大 的减低了由不同的晶面氧化率的差异引起的锐角效应。
7非易失性电荷俘获存储器件的一部分可通过在处理腔体进行基团氧化工艺制造。 根据本发明的一个实例，处理腔体为批处理腔体。图2为描述了本发明的一个实例中 批处理工具的氧化腔体的剖面图。根据图2，批处理腔体200包括运送装置204，来 承载多个半导体硅片202。在一个实例中，批处理腔体是氧化腔体。在一个特定实例 中，处理腔体是低压化学气相淀积腔体。多个半导体硅片202以这样的方式排列是为 了可以在基团氧化工艺制程中最大限度的暴露每个硅片，可以在单次的制作制程中包 含数量合理的硅片(如25片)。然而，要理解的是，本发明并不局限于批处理腔体。
在本发明的一个方面，非易失性电荷俘获存储器件的一部分通过基团氧化工艺制 造。图3描述了根据本发明实例制造非易失性电荷俘获存储器件系列操作的方法流程 图。图4A-4B描述了根据本发明一个实例制造非易失性电荷俘获存储器件一些代表性 操作的剖面图。
图4A根据本发明实例，描述了上面形成有电荷俘获层的衬底的剖面图，相当于 图3的操作302。参考图3的操作302及对照图4A，提供布置有电荷俘获层的衬底400。 在一个实例，电荷俘获层有布置在衬底400上的第一区域404A和第二区域404B。在 一个实例，介质层402设置在衬底400和电荷俘获层之间，如图4A所示。电荷俘获 层可以由一种材料组成，并具有合适用以存储电荷的厚度，因此，改变了随后形成的 栅堆垛的阈值电压。在一个实例中，电荷俘获层的区域404A在随后的工艺操作中保 持作为一个完整的电荷俘获层。然而，在另一个实例中，同样形成的电荷俘获层的区 域404B将在区域404A上的形成第二介质层的时候被消耗掉。
图4B根据本发明实例，描述了在有着电荷俘获层的衬底上形成阻挡介质层的剖 面图，相当于图3中的操作304。参考图3中的操作304及图4B，阻挡介质层406形 成在电荷俘获层404上。根据本发明的一个实例，阻挡介质层406通过将电荷俘获层 暴露在基团氧化制程中来氧化电荷俘获层的区域404B而形成。在那个实例中，原来 的电荷俘获层的区域404A在这里被标注为电荷俘获层404。
阻挡介质层406可能由一种材料组成，并有合适的厚度，以维持电荷泄漏屏障层 没有减小随后形成的非易失性电荷俘获存储器件栅堆垛容量。在一个特定实例中，区 域404B是一个厚度约为2-3nm的硅富氮氧化硅区域，被氧化形成厚度约为3. 5-4. 5nm 的阻挡介质层。在那个实例中，阻挡介质层由二氧化硅组成。
阻挡介质层406可通过基团氧化制程形成。根据本发明的一个实例，基团氧化制 程包含将氢气012)和氧气(02)加入熔炉，如图2所述的批处理处理腔体200。在一个 实例，仏和02的分压比率约为1:1。尽管如此，在一个实例，没有进行点火，因为点 火肯定会使仏和02在热分解形成蒸汽。相反，仏和02可以反应以在区域404B表面形成基团。在一个实例，基团用来消耗区域404B而提供阻挡介质层406。在一个特定实 例，基团氧化制程包括温度约为600-900摄氏度范围内用基团进行氧化，例如使用如 下基团但不局限于0H根，H02根或0根。在一个特定实例，基团氧化制程在温度约 700-800摄氏度范围内，压力约0.5-5托的范围内执行。在一个实例，第二基团氧化 制程持续时间约100-150分钟。
参考流程图300的操作306，阻挡介质层可进一步在第一处理腔体中进行的氮化 制程。根据本发明的一个实例，氮化制程包括退火阻挡介质层，其气体环境的温度约 700-800摄氏度，持续时间约5-60分钟。在一个实例，含氮的气体由下列气体组成， 但不局限于，氮气(N》， 一氧化二氮饥0)， 二氧化氮(冊2)， 一氧化氮(N0)或氨气(腿3)。 可选择地，这一氮化步骤也可能被跳过，如流程图300的操作306。
在本发明的一个方面，隧穿介质层和阻挡介质层都通过基团氧化制程形成。图5 根据本发明实例，描述了代表制造非易失性电荷俘获存储器件方法的一系列操作流程 图。图6A-6E为本发明的制造非易失性电荷俘获存储器件操作流程的具体实例操作代 表视图的剖面图。
图6A根据本发明实例，描述了衬底的剖面图，相当于图5流程图中的操作502。 参考图5流程图中的操作502和图6A，衬底600提供在处理腔体中。
衬底600可能由适合半导体器件制造的材料组成。在一个实例，衬底600是体衬
底，由可包括但不限于下列中单晶材料组成硅，锗，硅锗和ni-v族化合物半导体材
料。在另一个实例，衬底600包括有顶端外延层的体衬层。在一个特定实例，体衬层
由可包括但不局限于下列中的单晶材料组成硅，锗，硅锗和ni-v族化合物半导体材 料或石英，而顶端外延层由包括但不限于的下列中的单晶层组成硅，锗，硅锗或m
-V族化合物半导体材料。另一个实例，衬底600包括在中间隔离层上的顶端外延层， 中间隔离层在底层体衬层上。顶端外延层由包括但不限于下列中的单晶层组成硅(如
形成绝缘硅(SOI)半导体衬底)，锗，硅锗或ni-v族化合物半导体材料。隔离层由包
括不局限于下列中的材料组成二氧化硅，氮化硅或氮氧化硅。底层体衬层由包括但
不局限于下列中的单晶组成硅，锗，硅锗，in-v族化合物半导体材料或石英。衬底
600可能进一步包括掺杂杂质原子。
图6B根据本发明实例，描述了在上面形成有第一介质层的衬底的剖面图，相当 于图5流程图中的操作504。参考图5流程图中的操作504和相应的图6B，衬底600 进行第一基团氧化工艺以形成第一介质层602。
第一介质层602可以为有着合适厚度的一种材料组成，以在应用栅压下允许电荷 载流子隧穿到随后形成电荷俘获层，而在器件没有偏压的情况下维持合适的泄漏屏
9障。第一介质层602在此处作为隧穿介质层。根据本发明的一个实例，第一介质层602 通过消耗衬底600最上层表面的氧化制程形成。因此，在一个实例，第一介质层602 由衬底600的材料氧化物组成。例如，在一个实例，衬底600由硅组成，第一介质层 602则由二氧化硅组成。在一个特定实例，第一介质层602形成的厚度约为l-10nm。 在一个特殊实例，第一介质层602形成的厚度约为1. 5-2. 5mn。
第一介质层602可能通过基团氧化制程形成。根据本发明的一个实例，基团氧化 制程包含将氢气(H2)和氧气(02)加入熔炉，如图2所述的批处理处理腔体200。在一个 实例，H2和02的分压比约l:l。尽管如此，在一个实例，没有进行点火，因为点火 通常会使&和02热解形成水汽的。相反，仏和02可互相反应以在衬底600的表面形成 基团。在一个实例，基团用来消耗衬底600的最上部分来提供第一介质层602。在一 个特定实例，基团氧化制程包括用下列中的基团(但不限于)来进行氧化0H根， H02根或0根，温度约为600-900摄氏度。在一个特定实例，基团氧化制程在温度约 700-800摄氏度，压力约0.5-5托下进行。在一个实例，基团氧化制程持续时间约 100-150分钟。根据本发明的一个实例，第一介质层602形成作为高密度的低氢薄膜。
参考流程图500的操作506，在第一介质层602形成之后，但是在其他进一步工 艺进行之前，第一介质层602可进行氮化制程。在一个实例，氮化制程在形成第一介 质层502的同一处理腔体中进行，且在处理步骤之间没有从处理腔体中移动衬底600。 在一个实例，退火包括在含氮的气氛下温度约700-800摄氏度加热衬底600，持续约 5-60分钟。在一个实例，含氮的气氛由包含但不限于的下列气体组成氮气(N》，一 氧化二氮(&0)， 二氧化氮(N02)， 一氧化氮(N0)或氮气(NH》。在一个实例，氮化发 生在第一基团氧化工艺之后的处理腔体中氮或氩清除之后。可选择性地，上述氮化步 骤可被省略。
图6C根据本发明实例，描述了上面形成电荷俘获层的衬底的剖面图。相当于图5 流程图中的操作508。参考图5流程图中的操作508及对应图6C，含有第一区域604A 和第二区域604B的电荷俘获层形成在第一介质层602。在一个实例，电荷俘获层的形 成在形成第一介质层602的同一处理腔体，且没有从工艺步骤之间的处理腔体移动衬 底600。
电荷俘获层可以由一种材料组成，且有着合适厚度来存储电荷，因此，改变了随 后形成的栅堆垛的阈值电压。根据本发明的一个实例，电荷俘获层由604A和604B 两个区域组成，如图6C所示。在一个实例，电荷俘获层的区域604A会在随后的处理 操作中保持作为完整的电荷俘获层。然而，在那个实例中，形成的电荷俘获层的区域 604B会被消耗来形成区域604A上的第二介质层。含有区域604A和604B的电荷俘获层可以通过化学气相淀积法形成。根据本发明 的一个实例，电荷俘获层由下列材料组成，但不局限于这些材料氮化硅，氮氧化硅， 富氧氮氧化硅或富硅氮氧化硅。在一个实例，电荷俘获层的区域604A和604B的形成 温度范围为600-900摄氏度。在一个实例，形成电荷俘获层所用的气体包括，但不局 限于，氯硅烷(H2SiCl2)，双叔丁基氨基硅垸(BTBAS)，氨气(NH3)或一氧化二氮(N20)。 在一个实例，所形成的电荷俘获层的总厚度范围为5-15nm，区域604B占整个电荷俘 获层总厚度中约2-3nm。在那个实例，区域604A占电荷俘获层剩余的总厚度，例如区 域604A所占的电荷俘获层的部分不将在随后形成顶端或阻挡介质层的制程中被消耗。
根据本发明的另一方面，电荷俘获层可能包括多个组成区域。例如，根据本发明 的一个实例，电荷俘获层包括一个富氧部分和富硅部分，通过第一气体组成淀积富氧 的氮氧化物薄膜，随后，通过第二气体组成淀积富氧的氮氧化物薄膜。在一个实例， 电荷俘获层通过调整氨气(NH3)的流量，并引入一氧化二氮(N20)和氯硅烷(H2SiCl2)以 提供期望的气体比率来先生长富氧的氮氧化物薄膜，而后再生长富硅的氮氧化物薄 膜。在一个特定实例，富氧的氮氧化物薄膜通过引入包括N20， NH3和SiH2Cl2的混合 处理气体形成，此时保持处理腔体中气压约5-500毫托，并保持衬底600的温度约 700-850摄氏度，持续时间约2.5-20分钟。在进一步的实例，混合处理气体包括比率 约为8:1-1:8之间的N20和NH3，比率约为1:7-7:1之间的Si眼2和NH3,并可引入 的流量约为5-200sccm。在另一个特定实例，富硅的氮氧化物薄膜通过引入包括N20， NH3和SiH2Cl2的混合气体形成，同时保持腔体气压约5-500毫托，并保持衬底600温 度约700-850摄氏度，持续时间约2. 5-20分钟。在进一步的实例，处理混合气体包 括比率约为8:1-1:8的N20和NH3，比率约为1:7-7:1的SiH2CU NH3，并可引入的 流量约为5-20sccm。根据本发明的一个实例，电荷俘获层包含一个厚度约2. 5-3. 5nm 的底部富氧的氮氧化硅部分和一个厚度约9-10nrn的顶端富硅的氮氧化硅。在一个实 例，电荷俘获层的区域504B约占电荷俘获层中顶端富硅的氮氧化硅部分总厚度的 2-3nm厚度范围。因此，区域604B，为了随后消耗以形成第二介质层，可能完全由富 硅的氮氧化硅组成。
图6D根据本发明实例，描述了上面形成了第二介质层的阻挡层的衬底剖面图， 相当于图5中的操作510。参考图5中的操作510和图6D，第二介质层形成在电荷俘 获层604上。在一个实例，第二介质层606的形成制程在形成第一介质层602和电荷 俘获层的同一处理腔体中执行，且在处理步骤之间没有将衬底600从处理腔体中移开。 在一个实例，第二基团氧化制程在随着电荷俘获层淀积之后的处理腔体中氮或氩清除 之后进行。第二介质层606可以由一种材料组成，有着合适的厚度，以维持电荷泄漏屏障层 没有减小随后形成的非易失性电荷俘获存储器件栅堆垛容量。第二介质层606在本领 域中作为阻挡介质层或顶端介质层。根据本发明的一个实例，第二介质层606通过消 耗在操作508中形成的电荷俘获层的区域604B而形成，如图6C所述。因此，在一个 实例，区域604B被消耗以提供第二介质层606，而区域604A保持为电荷俘获层604。 在一个特定实例，区域604B是富硅的氮氧化硅区域，厚度约为2-3nm，并且被氧化以 形成厚度范围为3.5-4.5nm的第二介质层606。在那个实例，第二介质层606由二氧 化硅组成。根据本发明的一个实例，第二介质层606通过第二基团氧化制程形成，类 似于图4B中形成阻挡介质层406的基团氧化制程。在一个实例，参考流程图500的 操作512，随后形成第二介质层606，第二介质层606进一步进行氮化处理，类似于 流程图500中操作506所述的氮化处理。在一个特定实例，氮化处理发生在随着第二 基团氧化工艺的处理腔体氮或氩清除之后。可选择性地，上述氮化步骤可被跳过。根 据本发明的一个实例，在形成第二介质层606的制程中没有使用其他淀积法。
因此，根据本发明的一个实例，0N0堆垛包括第一介质层602，电荷俘获层604, 和在处理腔体单向形成的第二介质层606。通过在处理腔体中多片硅片单向制造这些 层，在确保高质量薄膜的情况下可能碰到高生产量的需求。在包括第一介质层602、 电荷俘获层604和第二介质层的6060N0堆垛的制造上，制造非易失性电荷俘获存储 器件可包括ONO堆垛的图案化部分。图6E为根据本发明实例的非易失性电荷俘获存 储器件的剖面图。
参考图6E，非易失性电荷俘获存储器件包括形成在衬底600上的ONO堆垛的图案 化部分。0N0堆垛包括第一介质层602，电荷俘获层604和第二介质层606。栅层608 淀积在第二介质层606上。非易失性电荷俘获存储器件进一步包括在ONO堆垛任一边 的衬底600上的源漏区域612，定义了在0N0堆垛下衬底600中的沟道区域614。 一 对介质侧墙610隔离了第一介质层602，电荷俘获层604，第二介质层606和栅层608 的侧壁。在一个特定实例，沟道区域614是P型掺杂，在另一的实例中，沟道区域614 是N型掺杂。
根据本发明的一个实例，图6所述的非易失性电荷俘获存储器件是一个SONOS型 器件。按照惯例，SONOS的全称为"半导体-氧化物-氮化物-氧化物-半导体"，其中 第一个"半导体"是指沟道区域材料，第一个"氧化物"是指隧穿介质层，"氮化物"
是指电荷俘获层，第二个"氧化物"是指顶端介质层(也可作阻挡介质层)，第二个 "半导体"是指栅层。因此，根据本发明的一个实例，第一介质层602是隧穿介质层 而第二介质层606是阻挡介质层。栅层608可以由适于在S0N0S型晶体管运行中提供偏压的任何导体或半导体材料 组成。根据本发明的一个实例，栅层608通过化学气相淀积法形成，并由掺杂的多晶 硅组成。在另一个实例，栅层608通过物理气相淀积法，由包含金属的材料组成，可 能包括但不局限于，金属氮化物，金属碳化物，金属硅化物，铪，锆，钛，钽，铝， 钌，钯，铂，钴或镍。
衬底600中的源漏区域612可以是与沟道区域614导电性相反的任何区域。例如， 根据本发明的一个实例，源漏区域612为N型掺杂区域而沟道区域614是P型掺杂区 域。在一个实例，因此，衬底600和沟道区域614是由硼掺杂的单晶硅组成，硼浓度 为lX1015-lX1019atomS/Cm3。在那个实例，源漏区域612由磷或砷掺杂区域组成，N型 掺杂剂的浓度为5X1016-5X1019atoms/cm3。在一个特定实例，源漏区域612在衬底600 下的深度为80-200 nm。根据本发明的一个实例，源漏区域612的P型掺杂区域而沟 道区域614是N型掺杂区域。
在本发明的另一方面，在氧化腔体中通过衬底上表面的基团氧化形成的介质层较 少的受到在其上生长的衬底晶向差异的影响。例如，在一个实例，大大降低了有晶面 氧化差异率引起的锐角效应。图7A根据本发明实例，描述了包括第一和第二暴露晶 面的衬底剖面图。
参考图7A，衬底700上有形成在其上的隔离区域702。衬底700可以由在图6A 中衬底600相结合的一种材料组成。隔离区域702可以由适合粘附于衬底700上的绝 缘材料组成。衬底700的暴露部分延伸至隔离区域702的上表面之上。根据本发明的 一个实例，衬底700的暴露部分有第一暴露晶面704和第二暴露晶面706。在一个实 例，第一暴露晶面704和第二暴露晶面706具有不同晶向。在一个特定实例，衬底700 由硅组成，第一暴露晶面704为〈100〉晶向，而第二暴露晶面706为〈110〉晶向。
衬底700可通过消耗(氧化)衬底700的上表面进行基团氧化制程来形成介质层。 在一个实例，通过基团氧化制程的衬底700的氧化包括用选自下列组中的基团进行氧 化OH根，H02根或0根。图7B根据本发明实例，描述了包括第一晶面704和第二 706，以及在此之上形成一个介质层的衬底700剖面图。在一个实例，介质层708的 第一部分708A形成在第一暴露晶面704上，介质层708的第二部分708B形成在第二 暴露晶面706上，参见图7B。在一个实例，介质层708第一部分708A的厚度Tl约等 同于介质层708的第二部分708B的厚度，即使第一暴露晶面704和第二暴露晶面706 晶向不同。在一个特定实例，衬底700的基团氧化进行的温度约为600-900摄氏度。 在一个特定实例，衬底700的基团氧化的温度约为700-800摄氏度，压力约0. 5-5托。因此，在此描述了一个制造非易失性电荷俘获存储器件的方法。根据本发明的一 个实例，提供了其上淀积有电荷俘获层的衬底。然后电荷俘获层的部分被氧化而在电 荷俘获层上形成阻挡介质层，通过在基团氧化制程中暴露电荷俘获层。在文本的另一方面，可能需要群组设备根据来执行基团氧化制程。相应地，在此 公开了一个制造非易失性电荷俘获存储器件的方法。衬底可先在群组设备的第一处理 腔体进行第一基团氧化制程来形成第一介质层。在一个实例，而后在群组设备第二处 理腔体中在第一介质层上淀积电荷俘获层。电荷俘获层将进行第二基团氧化制程从而 在电荷俘获层上形成第二介质层。在一个实例，第二介质层通过在群组设备的第一处 理腔体中氧化电荷俘获层的一部分而形成。在一个特定实例，群组设备是单晶片群组 设备。在群组设备的腔体中介质层的形成制程可允许介质层生长的温度高于常规批处 理腔体可以达到的温度。此外，在群组设备腔体进行的基团氧化制程作为首要的生长 介电层的途径。根据本发明的一个实例，通过执行包含将氢气012)和氧气(02)加入到 群组设备的氧化腔体的基团氧化制程，来通过暴露的衬底或薄膜的氧化消耗实现介质 层的生长。在一个实例，在群组设备的氧化腔体中进行多次基团氧化制程，为非易失 性电荷俘获存储器件提供隧穿介质层和阻挡介质层。这些介质层有很高的质量，哪怕 是厚度减小的情况下。在一个实例，隧穿介质层和阻挡介质层非常密集，与通过在批 处理腔体中形成的隧穿介质层或阻挡介质层相比，大大减少了每立方厘米上的氢浓 度。此外，在群组设备氧化腔体中形成有隧穿介质层和阻挡介质层的衬底与在批处理 腔体形成的相比，暴露于更短的温度上升率和稳定性时间。因此，根据本发明的一个 实例，通过在群组设备的氧化腔体中采用基团氧化制程大大减小了对衬底热预算的影 响。根据本发明的另一个实例，通过在群组设备的氧化腔体中进行基团氧化制程形成 的介质层更少地受其生长的衬底的晶向差异的影响。在一个实例，通过在群组设备的 氧化腔体中进行基团氧化制程形成的介质层大大的减低了不同晶面氧化率的差异而 引起的锐角效应。非易失性电荷俘获存储器件的一部分可通过群组设备制造。图8根据本发明实例， 描述了群组设备的处理腔体的排列。参考图8，群组设备800的处理腔体的排列包括 转换腔体802，第一处理腔体804，第二处理腔体806和第三处理腔体808。在一个实 例，转换腔体802的作用是从外部环境接受硅片来引入群组设备800。在一个实例， 每个处理腔体802， 804和806排列成序，使得硅片可在这些腔体和转换腔体802之 间来回传递，如图8的双向箭头所示。根据本发明的一个实例，尽管未显示，群组设 备800可以配置为硅片可以在处理腔体802， 804或806中的任意两个之间直接传递。群组设备800可以是在处理腔体804， 806和808以及转换腔体802以内以及互 相之间的隔离外部环境的任何群组设备。因此，根据本发明的一个实例， 一旦硅片进 入处理腔体802，当它被移动到腔体804， 806和808以及转换腔体802内或之间的 时候就与外部环境隔离。群组设备的一个实例为来自位于美国加州圣克拉拉的应用材 料公司(Applied Materials, Inc.)商业上可利用的Centura 平台。在一个实例中， 一旦转换腔体802接受硅片，在群组设备800中保持约小于100mTorr的真空度。根 据本发明的一个实例，群组设备800包括一个底盘(或多个底盘，如，每个腔体一个 底盘)，底盘上为平整表面，不是尖锐的表面，在处理或传递中硅片都放于底盘上。 在一个实例，把硅片平面放在底盘上，通过将硅片的平整表面搁在底盘，通过底盘加 热硅片时可以得到更快的温度上升率。在一个特定实例，群组设备800是单硅片群组 设备。处理腔体802， 804， 806可包括，但不局限于，氧化腔体，低压化学气相淀积腔 体，或其组合。例如，根据本发明的一个实例，第一处理腔体804是第一氧化腔体， 第二处理腔体806是低压化学气相淀积腔体，第三处理腔体808是第二氧化腔体。氧 化腔体的一个实例为来自应用材料公司的ISSG腔体(In-Situ Steam Generation)。 低压化学气相淀积腔体的实例来自应用材料公司的SiNgeiT腔体和一个OXYgen 腔 体。利用加热承载单晶硅的底盘来加热硅片取代了传统批处理用加热整个腔体来加热 硅片。根据本发明的一个实例，底盘被用来加热硅片以达到需要的工艺温度。因而， 能取得相对较短的温度上升时间和稳定时间。非易失性电荷俘获存储器件的一部分在群组设备制造。图9根据本发明实例，描 述了代表制造非易失性电荷俘获存储器件方法的一系列操作流程图900。图10A-10E 根据本发明实例，描述了代表非易失性电荷俘获存储器件制造制程中操作的剖面图。参考图10A，衬底1000被提供在群组设备中。在一个实例，衬底1000被提供在 如图8中所述的转换腔体802中。衬底1000可以由适合半导体器件制造的任何材料组成。在一个实例，衬底IOOO是由包括但不限于以下材料的单晶组成的体衬底硅，锗，硅锗或ni-v族化合物半导体材料。在另一个实例中，衬底层iooo包括有着顶端外延层的体层。在一个特定的实例中，体层由包括但不限于下列材料的单晶组成硅，锗，硅锗，III-V族化合物半 导体材料或石英，而顶端外延层是由包括但不限于下列中的单晶层组成硅，锗，硅锗或m-v族化合物半导体材料。在另一个实例中，衬底层iooo包括在底层体层上的 中间绝缘层上的顶端外延层。顶端外延层由单晶层组成，可能包括但不局限于硅(如形成绝缘硅(soi)半导体衬底)，锗，硅锗或in-v族化合物半导体材料。绝缘层由包括但不局限于下列材料组成二氧化硅，氮化硅或氮氧化硅。底端体层由包括但不限于下列材料的单晶组成硅，锗，硅锗，m-v族化合物半导体材料或石英。衬底层1000可进一步包括掺杂杂质原子。图10B根据本发明实例，描述了上面形成有隧穿介质层的衬底的剖面图，相当于流程图9中的操作902。参考图9的操作902及对应图IOB，衬底1000在群组设备的 第一处理腔体中进行第一基团氧化制程以形成第一介质层1002。第一介质层1002可由一种材料组成，并有着合适的厚度使器件在应用栅偏压下 允许电荷载流子隧穿进入随后形成的电荷俘获层中，而当随后形成的非易失性电荷俘 获存储器件没有偏压时维持一个合适的对漏电流的屏蔽层。根据本发明的一个实例， 第一介质层1002由消耗衬底1000的上表面的氧化制程而形成。因此，在一个实例中， 第一介质层1002由衬底材料的氧化物组成。例如，在一实例中，衬底1000由硅组成， 第一介质层1002由二氧化硅组成。在一个实例中，第一介质层1002形成的厚度范围 大约在l-10nm。在一个特别的实例中，第一介质层1002形成的厚度范围大约在 1. 5-2. 5nm。第一介质层1002可通过基团氧化制程形成。根据本发明的一个实例，基团氧化 制程包含将氢气(H2)和氧气(02)加入氧化腔体，如图8所述的氧化腔体804或808。在 一个实例，&和02的分压比约为1:50-1:5。尽管如此，在一个实例，没有进行点火， 因为点火通常用于热裂&和02形成蒸汽。相反，ft和02被允许反应来在衬底1000的 表面形成基团。在一个实例，基团用来消耗衬底1000的最上部而提供第一介质层 1002。在一个特定实例，基团氧化制程包括用下列的基团来氧化例如0H根，恥2根 或0根，但不限于。在一个特定实例，进行基团氧化制程的温度约950-1100摄氏度， 压力约5-15托。在一个实例，基团氧化制程持续时间约1-3分钟。根据本发明的一 个实例，第一介质层1002形成作为高密度、低氢含量薄膜。参考流程图900的操作904，随后形成第一介质层1002，但是在任何其他进一步 制程之前，第一介质层1002可进行氮化制程。在一个实例，氮化制程在形成第一介 质层1002的同一腔体中进行。在一个实例，第一介质层1002在第一处理腔体中退火， 退火包括在包括氮的气氛下加热衬底1000，温度范围大约为900-1100摄氏度，持续 时间为30-60秒。在一个实例中，含氮的气氛由包括但不限于的下列气体组成氮气 (N2)， 一氧化二氮(N劝，二氧化氮(N02)， 一氧化氮(N0)或氨(NH3)。在另一个实例中， 氮化制程发生在单独的处理腔体中。这一步氮化步骤可选择跳过。图10C根据本发明实例，描述了上面形成有电荷俘获层的衬底的剖面图，相当于 图9的操作906。参考流程图900的操作906及对照图10C，在群组设备的第二处理16腔体中，含有第一区域1004A和第二区域1004B的电荷俘获层形成在第一介质层1002 上。电荷俘获层可由一种材料组成，并有合适厚度来储存电荷，因此，改变随后形成的栅堆跺的阈值电压。根据本发明的一个实例，电荷俘获层如图ioc所示，由区域1004A和1004B组成。在一个实例，电荷俘获层的区域1004A在随后的制程操作中保 持作为完整的电荷俘获层。然而，在那个实例，形成作为电荷俘获层的区域1004B被 消耗来在区域1004A上形成第二介电层。在一个实例，电荷俘获层的区域1004A和 1004B形成在同一制程步骤中，且由相同材料组成。有着区域1004A和1004B的电荷俘获层由化学气相淀积工艺形成。根据本发明实 例，电荷俘获层由下列材料组成，但不仅限于，氮化硅，氮氧化硅，富氧的氮氧化硅 或富硅的氮氧化硅。在一个实例中，电荷俘获层在低压化学气相淀积腔体里形成在第 一介质层1002上，如图8所示处理腔体806相似的SiNger^低压化学气相淀积腔体。 在一个实例中，第二处理腔体为低压化学气相淀积腔体，电荷俘获层的区域1004A和 1004B形成的温度低于形成第一介质层1002的温度。在一个特定实例中，电荷俘获层 的区域1004A和1004B形成的温度范围大约为700-850摄氏度。在一个实例中，第二 处理腔体是一个低压化学气相淀积腔体，电荷俘获层通过使用包括但不仅限于下列的 气体形成氯硅垸饥SiCU， BTBAS，氨(腿3)或一氧化二氮(&0)。根据本发明的一 个实例，形成的电荷俘获层的厚度约5-15nm，且区域1004B在电荷俘获层总厚度中 占约2-3mn。在那个实例中，区域1004A占电荷俘获层的剩余总厚度，如，电荷俘获 层的一部分在随后不将被消耗来形成顶端或阻挡介质层。在本发明的另一方面，电荷俘获层可包括多个组成区域。例如，根据本发明的一 个实例，电荷俘获层包括富氧部分和富硅部分，其通过在第二处理腔体由第一组成气 体淀积一个富氧的氮氧化物薄膜，随后，在第二处理腔体中通过第二组成气体淀积一 个富硅的氮氧化物薄膜而形成。在一个实例中，电荷俘获层由调节氨气(NH》的流量， 并引入一氧化二氮(N20)和氯硅垸(SiH2Cl2)来提供预期气体比率以先生产富氧的氮氧 化物薄膜而后是富硅的氮氧化物薄膜。在一个特定的实例中，富氧的氮氧化物薄膜通 过引入包括NA冊3和SiH2Cl2的反应气体形成，而保持腔体气压在0. 5-500T，以及保 持衬底温度范围在700。C-85(rC，持续时间在2.5-20分钟。在一个进一步的实例，此 反应气体混合物包括比率在8:1-1:8的N20和NH3，比率在1:7_7:1的SiH2Cl2和NH3， 能引入的流量约5-200标准立方厘米/每分钟(sccm)。在另一个特定实例中，富硅 的氮氧化物薄膜通过引入包括NANH3和SiH2Cl2的反应气体混合物而形成，保持腔体 压力范围在0. 5 -500T,保持衬底温度范围在700°C-850°C ，持续时间约为2. 5_20分钟。在一个进一步的实例，反应气体混合物包括比率为8:1-1:8的N20和NH3，比率为 1:7-7:1的SiH2Cl2和NH3，引入流量为5-20sccm。根据本发明的一个实例，电荷俘获 层包括厚度约为2. 5-3. 5nm的底层富氧氮氧化硅部分，厚度约9_10 nm的顶层富硅的 氮氧化硅部分。在一个实例，电荷俘获层的区域1004B占电荷俘获层的顶层富硅的氮 氧化硅部分总厚度的2-3nm。因此，用于随后消耗来形成第二介质层的区域1004B， 可由整个富硅的氮氧化硅组成。图10D根据本发明实例，描述了上面形成有顶端介质层的衬底的剖面图，相当于 图9中流程图的操作908。参考流程图900的操作908及对应图10D，在群组设备的 第一处理腔体中，第二介质层1006形成在电荷俘获层1004上。第二介质层1006可有一种材料组成，并有着合适厚度来没有显著减小在非易失 性电荷俘获存储设备随后形成的栅堆跺的容量的情况下保持对电荷泄漏的屏蔽层。根 据本发明的一个实例，第二介质层1006通过消耗形成在图10C所述的操作906的电 荷俘获层的区域1004B而形成。因此在一个实例，消耗区域1004B来提供第二介质层 1006，而区域1004A保持为电荷俘获层1004。在一个特定实例，区域1004B是富硅的 氮氧化硅区域，厚度约为2-3nm，氧化来形成厚度约3. 5-4. 5nm的第二介质层1006。 在那个实例，第二介质层1006由二氧化硅组成。第二介质层1006可能通过第二基团氧化制程形成。根据本发明的一个实例，基 团氧化制程包含将氢气(H2)和氧气(02)加入氧化腔体，如图8所述的氧化腔体804或 808。在一个实例，仏和02的分压比率约1:50-1:5。尽管如此，在一个实例，没有进 行点火，因为点火通常用于热裂H2和02来形成水汽。相反，&和02可被允许来反应 在区域1004B的表面形成基团。在一个实例，基团被用来消耗1004B以提供第二介质 层1006。在一个特定实例，第二基团氧化制程包括用基团来氧化，基团包括但不局限 于0H根，H02根或0根。在一个特定实例，第二基团氧化制程的温度约950-1100摄 氏度，压力约5-15托。在一个实例，第二基团氧化制程持续时间约1-3分钟。根据 本发明的一个实例，第一介质层1002形成为高密度、低氢含量薄膜。在一个实例， 如图10D所描述的显示在流程图900，不需要额外的淀积步骤来形成完整的第二介质 层1006。根据在群组设备中硅片通过传递，第二基团氧化制程可在与形成第一介质层 1002的第一基团氧化制程相同的腔体中进行，如第一腔体，或不同的腔体，如群组设 备的第三腔体。因此，根据本发明的一个实例，提到使用第一处理腔体时是指再引入 第一处理腔体或意味着引入与第一处理腔体不同的处理腔体。参考流程图900的操作910，在形成第二介质层1006之后，但是在从群组设备中 移除衬底1000之前，第二介质层1006可进一步在第一处理腔体进行氮化制程。根据本发明的一个实例，氮化制程包括在含氮的气氛下温度范围大约为900-1100摄氏度， 持续时间范围为30-60秒的条件下退火第二介质层1006。在一个特定实例中，含氮的 气氛由下列气体组成但不仅限于，氮气(N》， 一氧化二氮(N20)， 二氧化氮(N02)， 一氧 化氮(N0)或氨(NH3)。可选择的，这一步氮化，如流程图900的操作910，可被跳过， 硅片从群组设备卸下。因此，根据本发明的一个实例，包括第一介质层1002、电荷俘获层1004和第二 介质层1006的0N0堆垛在群组设备中单程形成的。在群组设备里在单程下制造这些 层，第一介质层1002和电荷俘获层1004之间以及电荷俘获层1004和第二介质层1006 之间的原始界面被保存下来。在一个实例中，第一介质层1002，电荷俘获层1004和 第二介质层1006在没有打破群组设备里真空状态的情况下形成。在一个实例中，每 一次在不同的温度下形成来调整薄膜情况以免大量上升时间损失。而且，在群组设备 中制造这些层而不是在批处理设备中制造，可以使ONO堆垛的整体均一性得到最优化。 例如，根据本发明的一个实例，通过在群组设备制造1002、 1004和1006层，单一硅 片上堆跺层1002、 1004和1006的厚度差异性可减少了大约30%之多。在一个极佳的 实例中，1 o约为第一介质层1002厚度的1-2%范围内。在一个特定实例，群组设备是 单一硅片群组设备。基于制造包括第一介质层1002，电荷俘获层1004和第二介质层1006的0N0堆垛， 非易失性电荷俘获存储器件可制造为包括0N0堆垛的图案化部分。图10E根据本发明 实例，描述了一个非易失性电荷俘获存储器件的剖面图。根据图IOE，非易失性电荷俘获存储器件可能包括形成在衬底1000上的0N0堆垛 的图案化部分。ONO堆垛包括第一介质层1002，电荷俘获层1004和第二介质层1006。 栅层1008设置在第二介质层1006上。非易失性电荷俘获存储器件进一步包括在0N0 堆垛任一边的衬底1000里的源漏区域1012，定义了 0N0堆哚下面衬底1000中沟道区 域1014。 一对介质侧墙1010隔离了第一介质层1002、电荷俘获层1004、第二介质层 1006和栅层1008的侧壁。在一个特定的实例中，沟道区域1014是P-型掺杂，在一 个可选择地实例中，沟道区域1014是N-型掺杂。根据本发明的一个实例，如图IOE所示的非易失性电荷俘获存储器件是S0N0S型 器件。按照惯例，S0N0S全称为"半导体-氧化物-氮化物-氧化物-半导体"其中第一 个"半导体"是指沟道区域材料，第一个"氧化物"是指隧穿介质层，"氮化物"是 指电荷俘获介质层，第二个"氧化物"是指顶端介质层(也可作绝缘介质层)，第二 个"半导体"是指栅层。因此，第一介质层1002是隧穿介质层而第二介质层1006是 阻挡介质层。19栅层1008可由任何在S0N0S型晶体管运作器件适合提供偏压的导体或半导体材 料组成。根据本发明一个实例，栅层1008通过化学气相淀积制程形成，并由掺杂多 晶硅组成。在另一个实例，栅层1008通过物理气相淀积形成，由金属材料组成，该 金属材料可能包括但不局限于，金属氮化物，金属碳化物，金属硅化物，铪，锆，钛， 钽，铝，钌，钯，铂，钴或镍。在衬底1000里的源漏区域1012可以是和沟道区域1014有相反导电性的任何区 域。例如，根据本发明一个实例，源漏区域1012是N型掺杂区域而沟道区域1014是 P型掺杂区域。在一个实例中，衬底1000和沟道区域1014由掺硼的单晶硅组成，硼 浓度为lx1015-lxlO"atoms/cm3。在那个实例中，源漏区域1012由掺磷或砷的区域组 成，N型掺杂剂的浓度范围为5xlO'6-5xl(Tatoms/cm3。在一个特定实例，源漏区域1012 在衬底500的深度范围为80-200nra。根据本发明的一个相对的实例，源漏区域1012 是P型掺杂区域而沟道区域1014是N型掺杂。在本发明的另一方面，电荷俘获层可能包括多个组成区域，其中最接近隧穿介质 层的组成区域进行基团氧化制程。图11根据本发明实例，描述了代表制造非易失性 电荷俘获存储器件方法的一系列操作流程图1100。图12A-12E根据本发明实例，描述 了代表制造非易失性电荷俘获存储器件方法的一系列操作的剖面图。图12A根据本发明实例，描述了上面形成有隧穿介质层的衬底的剖面图，相当于 图11流程图中的操作1102。参考流程图1100的操作1102及对照图12A，衬底1200 被提供在群组设备的第一处理腔体中进行第一基团氧化制程以形成第一介质层1202。 衬底1200和第一介质层1202可以分别由描述在图10A和10B衬底1000和第一介质 层1002相联系的材料组成。用来形成第一介质层1202的基团氧化制程可和图IOB所 述的用来形成第一介质层1002的基团氧化制程相类似。参考流程图1100的操作1004，继第一介质层1202形成之后，但是在任何其他进 一步制程之前，第一介质层1202可进行氮化制程。氮化制程类似于流程图900操作 904所描述的氮化制程。在一个实例，氮化制程在形成第一介质层1202的同一处理腔 体中进行。在另一实例中，氮化制程发生在单独的处理腔体。可选择地，这一步氮化 可跳过。图12B根据本发明实例，描述了上面形成有电荷俘获层的富氧的氮氧化硅部分的 衬底的剖面图，相当于图11流程图的操作1106。参考流程图1100的操作1106和对 照图12B，富氧的氮氧化硅部分1204A在群组设备的第二处理腔体中形成在第一介质 层1202上。富氧的氮氧化硅部分1204A由富氧的氮氧化硅材料组成，且通过图10C 第一区域1004A相关所描述技术来形成。参考流程图1100的操作1108，根据本发明的一个实例，富氧的氮氧化硅部分 1204A在群组设备的第一处理腔体中进行第二基团氧化制程。第二基团氧化制程类似 于分别描述在图10B和10D中用来形成第一介质层1002或第二介质层1006的其中任 一个基团氧化制程。在一个实例，进行第二基团氧化制程是可行的，因为富氧的氮氧 化硅部分1204A保持在设备环境里因而保留了最原始的界面。在一个实例，第二基团 氧化制程使富氧的氮氧化硅部分1204A致密。根据在群组设备中硅片通过传递，第二 基团氧化制程可在与形成第一介质层1202的第一基团氧化制程相同的腔体中进行， 如第一腔体，或不同的腔体中进行，如第三腔体。因此，根据本发明的一个实例，提 到第一处理腔体时可以是再引入第一处理腔体或意味着引入与第一处理腔体不同的 其他腔体。
图12C根据本发明实例，描述了上面形成有电荷俘获层的富硅氮氧化硅部分的衬 底的剖面图，相当于图11流程图中的操作1110。参考流程图1100的操作1110并对 照图12C，含有第一区域1204B和第二区域1204C的富硅氮氧化硅部分在群组设备的 第二处理腔体中形成在富氧氮氧化硅部分1204A上。富硅氮氧化硅部分可能由富硅氮 氧化硅材料组成，且通过符合图10C第二区域1004B所述的技术形成。根据硅片在群 组设备中通过传递，电荷俘获层的富硅氮氧化硅的淀积可能在与淀积电荷俘获层的富 氧氮氧化硅1204A—样的腔体中进行，如第二腔体，或不同的腔体。因此，根据本发 明的一个实例，提到第二处理腔体时可以是再引入第二处理腔体或意味着引入与第二 处理腔体不同的其他腔体。
图12D根据本发明实例，描述了上面形成有顶端介质层的衬底的剖面图，相当于 图11中流程图的操作1112。参考流程图1100的操作1112并对照图12D，第二介质 层1206在群组设备的第一处理腔体中形成在电荷俘获层1204上。根据本发明的一个 实例，第二介质层1206通过第三基团氧化制程由消耗富硅氮氧化硅部分的第二区域 1204C形成。因此，在一个实例，如图12D所示，在第一介质层1202和第二介质层 1204之间的剩余电荷俘获层1204由富氧氮氧化硅部分1204A和富硅氮氧化硅部分 1204的第一区域1204B组成。用来消耗富硅氮氧化硅部分的第二区域1204C以提供第 二介质层1206的第三基团氧化制程，类似于图10D所述的用来形成第二介质层1006 的基团氧化制程。根据在群组设备中硅片通过传递，第三基团氧化制程可能在与形成 第一介质层1202的基团氧化制程相同的腔体中进行，如第一处理腔体，或不同的， 如第三处理腔体。因此，根据本发明的一个实例，提到第一处理腔体时可以是再引入 第一处理腔体或意味着引入与第一处理腔体不同的其他腔体。参考流程图1100的操作1114，继第二介质层1206形成之后，但是在从群组设备 移除衬底1200之前，第二介质层1206可能在第一处理腔体中进一步进行氮化制程。 氮化制程类似于来自流程图900的操作910所描述的氮化制程。在一个实例，氮化制 程在和形成第二介质层1206的同一腔体中进行。在另一实例中，氮化制程发生在单 独的处理腔体，这一步氮化可选择跳过。
在包括第一介质层1202，电荷俘获层1204和第二介质层1206的0N0堆垛的制造 之上，非易失性电荷俘获存储器件可能包括ONO堆垛的图案化部分制造。图12E根据 本发明实例，描述了一个非易失性电荷俘获存储器件的剖面图。
参考图12E，非易失性电荷俘获存储器件包括形成在衬底1200上的0N0堆垛的图 案化部分。0N0堆垛包括第一介质层1202，电荷俘获层1204和第二介质层1206。栅 层1208设置在第二介质层1206上。非易失性电荷俘获存储器件进一步包括在0N0堆 垛任一边位于衬底1200里的源漏区域1212，定义0N0堆垛下衬底1200里的沟道区域 1214。一对介质侧墙1210隔离了第一介质层1202，电荷俘获层1204，第二介质层1206 和栅层1208之间的侧壁。根据本发明的一个实例，电荷俘获层1204由富氧氮氧化硅 部分1204A和富硅氮氧化硅部分1204B组成，如图12E所示。在一个实例，非易失性 电荷俘获存储器件是S0N0S型器件。栅层1208，源漏区域1212和沟道区域1214可以 由符合图10E栅层1008，源漏区域1012和沟道区域1014所述特点的材料组成。
在本发明的另一方面，在氧化腔体中通过衬底上表面的基团氧化形成的介质层， 与其生长的衬底之间的晶向差异更小。例如，在一个实例，在群组设备的氧化腔体里 形成介质层显著降低了由晶面氧化率差异引起的锐角效应。图13A根据本发明实例， 描述了包括第一和第二暴露晶面的衬底的剖面图。
参考图13A，衬底1300有在此之上形成的隔离区域1302。衬底1300可以由符合 图10A衬底1000特点的材料组成。隔离区域1302可以由适合粘附于衬底1300的绝 缘材料组成。衬底1300的暴露部分延伸至隔离区域1302的上表面。根据本发明的一 个实例，衬底1300的暴露部分有第一暴露晶面1304和第二暴露晶面1306。在一个实 例，第一暴露晶面1304和第二暴露晶面1306有不同晶向。在一个特定实例，衬底1300 由硅组成，第一暴露晶面1304有〈100〉晶向，第二暴露晶面1306有〈110〉晶向。
衬底1300可在群组设备中进行基团氧化制程来通过消耗(氧化)衬底1300的上 表面形成介质层。在一个实例，通过基团氧化制程的衬底1300的氧化包括用所选自 下列组的基团氧化0H根，H02根或0根。图13B根据本发明实例，描述了包括第一 和第二晶面1304和1306以及在此之上形成一个介质层1308的衬底1300剖面图。在 一个实例，介质层1308的第一部分1308A形成在第一暴露晶面1304，介质层1308的第二部分1308B形成在第二暴露晶面1306，参见图13B。在一个实例，介质层1308 的第一部分1308A的厚度Tl约等于介质层1308的第二部分1308B的厚度T2，甚至在 第一暴露晶面1304和第二暴露晶面1306晶向不同的情况下。在一个特定实例，衬底 1300的基团氧化制程在温度约为950-1100摄氏度，压力约5-15托下进行。在一个实 例，继形成介质层1308之后，衬底1300在氧化腔体里退火，在包含氮气的气氛下， 温度约为900-1100摄氏度，保持时间为30-60秒。
如此，在此介绍了一个制造非易失性电荷俘获存储器件的方法。根据本发明实 例，对衬底进行第一基团氧化制程以在群组设备的第一处理腔体中形成第一介质层。 然后在群组设备的第二处理腔体中在第一介质层上淀积电荷俘获层。在一个实例，电 荷俘获层随后进行第二基团氧化制程，来通过在群组设备的第一处理腔体中氧化电荷 俘获层的一部分在电荷俘获层上形成第二介质层。通过在群组设备中形成氧化物-氮 化物-氧化物(0N0)堆垛的所有层，减少了在各相关层之间的界面损伤。因此，根据 本发明实例，0N0堆垛在群组设备中单向制造以保持0N0堆垛各层之间的原始界面。 在一个特定实例，群组设备是单硅片群组设备。
权利要求
1.一种制造非易失性半导体存储器的方法，其特征在于，包括提供其上布置有电荷俘获层的衬底；以及通过暴露电荷俘获层在基团氧化制程，电荷俘获层的部分氧化以在电荷俘获层上形成阻挡介质层。
2. 按照权利要求1所述的方法，其特征在于所述基团氧化制程包括用选自下列 组中的基团进行氧化0H根，H02根和0根。
3. 按照权利要求2所述的方法，其特征在于所述基团氧化制程实行的温度范围约700-800摄氏度，压力约0.5-5托。
4. 按照权利要求1所述的方法，其特征在于所述电荷俘获层包含选自下列组中 的材料氮化硅，氮氧化硅，富氧氮氧化硅和富硅氮氧化硅，所述阻挡介质层包含二 氧化硅。
5. 按照权利要求4的方法，其特征在于所述电荷俘获层包括厚度约2.5-3.5nm 的底端富氧氮氧化硅部分和厚度约9-10nm的顶端富硅氮氧化硅部分，所述氧化电荷 俘获层的部分包含氧化顶端富硅氮氧化硅的上部约2-3nm，以形成厚度约3. 5-4. 5nm 的阻挡介质层。
6. 按照权利要求1所述的方法，其特征在于，进一步包括在包含选自下列组中气体的气氛下退火阻挡介质层氮气、 一氧化二氮，二氧化 氮， 一氧化氮和氨气，退火温度范围约为700-800摄氏度。
7. 按照权利要求1所述的方法，其特征在于:所述非易失性半导体存储器是S0N0S 型器件，所述隧穿介质层设置在所述衬底和所述电荷俘获层之间。
8. —种制造非易失性半导体存储器的方法，其特征在于，包括 在处理腔体中提供衬底；在所述处理腔体中对所述衬底进行第一基团氧化制程以形成第一介质层。 在所述处理腔体中对所述衬底进行淀积制程以在第一介质层上形成电荷俘获层；以及在所述处理腔体中对所述衬底进行第二基团氧化制程，通过氧化所述电荷俘获层 的部分以在电荷俘获层上形成第二介质层。
9. 按照权利要求8所述的方法，其特征在于所述第一和第二基团氧化制程都包括用选自下列组中基团氧化0H根，H02根和0根。
10. 按照权利要求9所述的方法，其特征在于所述第一和第二基团氧化制程在温度范围约为700-800摄氏度，压力约为0. 5-5托的条件下实施。
11. 按照权利要求8所述的方法，其特征在于所述电荷俘获层包含选自下列组 中的材料氮化硅，氮氧化硅，富氧氮氧化硅和富硅氮氧化硅，所述第二介质层包含二氧化硅。
12. 按照权利要求11所述的方法，其特征在于所述电荷俘获层包括厚度约 2. 5-3. 5nm的底端富氧氮氧化硅部分和厚度约9-10nm的顶端富硅氮氧化硅部分，所述 氧化电荷俘获层的部分包含氧化顶端富硅氮氧化硅部分的顶部约2-3nm，以形成厚度 约3. 5-4. 5nm所述第二介质层。
13. 按照权利要求8所述的方法，其特征在于，进一步包括 在所述处理腔体中退火所述第二介质层，退火气氛包含选自下列组中的气体氮气， 一氧化二氮，二氧化氮， 一氧化氮和氨气，退火温度约为700-800摄氏度；以及 随后，在所述第二介质层上淀积栅层。
14. 按照权利要求8所述的方法，其特征在于所述非易失性电荷俘获存储器件 是S0N0S型器件，所述第一介质层是隧穿介质层，所述第二介质层是阻挡介质层。
15. 按照权利要求8所述的方法，其特征在于所述衬底进行淀积制程以形成电 荷俘获层，包括使用选自下列组中的气体氯硅垸，双叔丁基氨基硅烷，氨气和一氧化二氮。
16. 按照权利要求8所述的方法，其特征在于所述处理腔体是低压化学气相淀积腔体。
17. —个基团氧化的方法，包括 在处理腔体中提供衬底；在所述处理腔体中混合氢气和氧气，且不进行氢气和氧气的燃烧制程；以及 在所述处理腔体中用由氧气和氢气的混合而产生的基团来氧化衬底的一部分。
18. 按照权利要求17所述的方法，其特征在于所述氢气和氧气混合物以及氧化部分的衬底在温度约为700-800摄氏度，气压约0. 5-5托的条件下进行。
19. 按照权利要求18所述的方法，其特征在于所述氢气和氧气以约l:l的比例混合。
20.按照权利要求17所述的方法，其特征在于所述处理腔体是低压化学气相淀 积腔体。
全文摘要
本发明描述了一个制造非易失性电荷俘获存储器件的方法。该方法包括提供一个其上布置有电荷俘获层的衬底。通过暴露电荷俘获层来基团氧化制程，电荷俘获层的部分被氧化从而在电荷俘获层上形成阻挡介质层。
文档编号H01L21/336GK101558481SQ200880000820
公开日2009年10月14日 申请日期2008年5月23日 优先权日2007年5月25日
发明者克里希纳斯瓦米·库马尔 申请人:赛普拉斯半导体公司