专利名称：半导体器件及其制造方法
技术领域：
本发明涉及制造半导体器件的方法，更具体涉及具有垂直沟道的半导 体器件及其制造方法。
背景技术：
半导体器件中的沟道包括凹陷状、灯泡状和鳍状沟道以扩展沟道的尺 寸或长度。然而，虽然这样的半导体器件可具有足够的沟道长度或其它尺 寸，但是必须形成复杂图案和必须考虑单元效率。
更具体地，在具有沿垂直方向延伸的沟道以及在柱状物图案上部和下 部形成的源极区和漏极区的半导体器件中，柱状物图案可能会坍塌并随后 导致柱状物图案的倾斜。
图1A、 1B、 1C和1D说明具有垂直沟道的常规半导体器件的显微图。 参考图1A和1B，以附图标记11表示柱状物图案的坍塌。参考图1C和 1D，以附图标记12表示柱状物图案的倾斜。这种不希望的形式可能起到 作为劣化半导体器件特性的因素的作用。
发明内容
本文中公开的实施方案涉及提供制造半导体器件的方法，所述方法通 过防止柱状物图案的塌陷和倾斜可改善半导体器件特性。
一个实施方案包括半导体器件，所述半导体器件具有在衬底上形成 的多个沟槽图案；在所述沟槽图案侧壁上形成的初t极绝缘层；在所述沟槽 图案上形成的栅电极；连接(coupling)所述栅电极的线图案；和在邻近 沟槽图案侧壁的衬底的上部和下部中所形成的源极区和漏极区。根据另一个实施方案， 一种制造半导体器件的方法包括在衬底上形 成多个沟槽图案；在所述沟槽图案侧壁上形成桶f极绝缘层；在所述沟槽图 案上形成栅电极；在邻近所述沟槽图案侧壁的衬底的上部和下部中形成源 极区和漏极区；和形成连接所述栅电极的线图案。
图1A和IB说明具有塌陷柱状物图案的常规半导体器件的显微照片。 图1C和ID说明具有倾斜柱状物图案的常规半导体器件的显微照片。 图2A 2C说明具有垂直沟道的半导体器件的截面图。 图3A 3D说明制造半导体器件的方法的截面图。 图4说明图3C中显示的半导体器件的平面图。 图5说明图3D中显示的半导体器件的平面图。
具体实施例方式
本文中公开的实施方案涉及制造半导体器件的方法，所述方法采用沟 槽侧壁作为沟道区并省略柱状物图案的形成工艺，以防止可由柱状物图案 塌陷所导致的半导体器件特性劣化。
图2A~2C说明具有垂直沟道的半导体器件的截面图。图2B说明图 2A中显示的半导体器件沿着线X-X，截取的截面图。图2C说明图2A中显 示的半导体器件沿着线Y-Y，截取的截面图。
参考图2A 2C， 一种具有垂直沟道的半导体器件包括多个线图案 21、多个掩埋位线22和多个栅电极24。线图案21可称为字线。半导体器 件包括在半导体器件上部和下部中形成的多个源极区和漏极区，以形成垂 直沟道。在衬底26的上部中形成的源极区和漏极区称为上部源极和漏极 28。掩埋位线22表示在衬底26的下部中形成的源极区和漏极区。 附图标记23表示栅极绝缘层23。
线图案21是连接栅电极24而形成的导电图案并可包括多晶珪层和金 属层中的一种。
栅电极24在沟槽25上形成。栅电极24可包括多晶硅层和金属层中的一种。形成作为沟槽25的侧壁的村底26的上部和下部对应于其中将形成 垂直沟道的区域。因此，随着沟槽25深度变得更深，垂直沟道长度变得更 长。而且，沟槽25的侧壁可包括弯曲部分(flections)以增加垂直沟道长 度。因此，沟槽25可形成为多边形或圆形。
掩埋位线22与线图案21交叉，连接栅电极24的源极区和漏极区。
由于必须防止上部源极和漏极区28与线图案21之间的接触，所以通 过隔离层27将上部源极和漏极区28与线图案21隔离。隔离层27可包括 氧化物基层和氮化物基层中的一种。
上述半导体器件可通过如下所述的形成半导体器件的方法来形成。
图3A 3D说明制造半导体器件的方法的一个实施方案的截面图。图 4说明图3C中显示的半导体器件的平面图。图5说明图3D中显示的半导 体器件的平面图。
参考图3A,在衬底41上形成衬垫图案42。衬垫图案42是孔型图案。 使用衬垫图案42作为蚀刻阻挡来蚀刻衬底41以形成多个沟槽43。可对沟 槽43的侧壁另外实施蚀刻工艺，4吏得侧壁可形成为多边形或圆形。沟槽 43侧壁的垂直长度的增加引起沟道长度增加。衬垫图案42可以是衬垫氧 化物层和衬垫氮化物层的堆叠结构。
参考图3B，在沟槽43的表面轮廓上形成栅极绝缘层44。然后，在沟 槽43中填充导电层以形成栅电极45。栅电极45可包括多晶硅层和金属层 中的一种。附图标记44A表示在形成栅电极45之后残留的栅极绝缘层 44A。
当形成具有多晶珪层的栅电极45时，栅电极45可通过使用沉积工艺 或通过使用沉积和外延生长工艺二者来形成。具体地，首先实施沉积工艺 然后实施外延生长工艺，从而防止在多晶硅层中形成空隙。
采用杂质对邻近沟槽43侧壁下部的衬底41的部分来进行掺杂，以形 成第一源极和漏极46A。采用杂质对邻近沟槽43侧壁上部的衬底41的部 分来进行掺杂，以形成第二源极和漏极46B (如图4所示)。
第一源极和漏极46A用作连接相邻栅电极45的线型掩埋位线。形成 作为连接相邻栅电极45的掩埋位线的第一源极和漏极46A如图4所示。 第二源极和漏极46B也示于图4中。参考图3D，形成线图案47以和第一源极和漏极46A交叉。线图案47 连接相邻栅电极45。
线图案47传输运行电压至栅极。因此，线图案47可包括多晶硅层和 金属层中的一种。连接相邻栅电极45的线图案47如图5所示。
线图案47与第二源极和漏极46B通过衬垫图案42进行隔离。衬垫图 案42对应于图2B中所示的隔离层27。因此，形成包括垂直沟道的半导体 器件。
根据至少一个实施方案，形成沟槽43以防止柱状物图案坍塌和稳定地 形成垂直沟道。使用沟槽43的侧壁来形成垂直沟道。
因此，由于在该实施方案中不需要柱状物图案，所以可制造具有稳定 形成的垂直沟道的半导体器件。
此外，与难以增加柱状物图案长度以减少柱状物图案塌陷事件并因此 限制垂直沟道长度的常规方法相比，该实施方案中的沟槽43的深度可稳定 地延伸，并因此可增加垂直沟道的长度。
可做出各种变化和改变而不脱离由以下权利要求限定的本发明的精神 和范围。
权利要求
1.一种半导体器件，包括在衬底上形成的多个沟槽图案；在所述沟槽图案的侧壁上形成的栅极绝缘层；在所述沟槽图案上形成的栅电极；连接所述栅电极的线图案；和在邻近所述沟槽图案的所述侧壁的衬底上部和下部中形成的源极区和漏极区。
2. 根据权利要求l所述的半导体器件，其中所述沟槽图案的所述侧壁包 括弯曲部分。
3. 根据权利要求1所述的半导体器件，其中所述沟槽图案的所述侧壁形 成为多边形和圆形中的一种。
4. 根据权利要求1所述的半导体器件，其中在所述衬底的所述下部中形 成的所述源极区和漏极区是掩埋位线。
5. —种制造半导体器件的方法，包括 在衬底上形成多个沟槽图案；在所述沟槽图案侧壁上形成栅极绝缘层；在所述沟槽图案上形成栅电极；在邻近所述沟槽图案的所述侧壁的衬底上部和下部中形成源极区和漏极区；和形成连接所述栅电极的线图案。
6. 根据权利要求5所述的方法，其中所述沟槽图案的所述侧壁包括弯曲部分。
7. 根据权利要求5所述的方法，其中所述沟槽图案的所述侧壁形成为多 边形和圆形中的一种。
8. 根据权利要求5所述的方法，其中在所述衬底的所述下部中形成的所 述源极区和漏极区是掩埋位线。
9. 根据权利要求5所述的方法，其中所述栅电极通过利用包括多晶硅和 金属层中的一种的导电层填充所述沟槽来形成。
全文摘要
一种半导体器件及其制造方法，该半导体器件包括在衬底上形成的多个沟槽图案；在沟槽图案侧壁上形成的栅极绝缘层；在沟槽图案上形成的栅电极；连接栅电极的线图案；和在邻近沟槽图案侧壁的衬底上部和下部中形成的源极区和漏极区。
文档编号H01L29/78GK101552289SQ200910000358
公开日2009年10月7日 申请日期2009年1月6日 优先权日2008年4月1日
发明者姜惠阑, 金光玉 申请人:海力士半导体有限公司