专利名称：电荷俘获型非易失性存储器件及其制造方法
技术领域：
本公开内容涉及半导体器件，更具体涉及电荷俘获型非易失性存储器 件及其制造方法。
背景技术：
非易失性存储器件即使在电源切断时也保持存储数据完好，并根据数 据存储类型分为浮置栅极型器件或电荷俘获型器件。
浮置栅极型非易失性存储器件有时包括在衬底上的隧道绝缘层、浮置 栅极、介电层和控制栅极，并通过将电荷注入浮置栅极或从浮置栅抚故出 电荷来存储lt据。
当隧道绝缘层受到侵袭时，浮置栅极内部存储的电子逃逸，导致存储 数据丟失。为防止这样的数据丢失，浮置栅极型非易失性存储器件有时具 有相对厚的隧道绝缘层。然而，当隧道绝缘层厚度变得较大时，通常需要 较高的操作电压。这进而经常使得周边电路复杂并导致浮置栅极型在高集 成度方面具有限制。
相反，电荷俘获型非易失性存储器件有时包括在衬底上的隧道绝缘 层、电荷俘获层、介电层和栅电极。电荷俘获型通过在电荷俘获层的深能 级俘获位点(deep level trap site)中存储或擦除电荷iM"储数据。因此， 即使采用相对薄的隧道绝缘层，存储电荷也不会丢失。因此，在各种实施 方案中，电荷俘获型存储器件在相对低的操作电压下驱动。因此，与浮置 栅极型非易失性存储器的各种实施方案相比，在电荷俘获型非易失性存储 器的一个或更多个实施方案中，实现了半导体器件较高集成。
5在一个或更多个实施方案中，电荷俘获型非易失性存储器件配置为在 相邻晶体管之间共享电荷俘获层。在此结构下，在电荷俘获层中存储的电 荷的一部分水平移动。这种移动导致对存储数据的侵袭。
因此，在一个或更多个实施方案中，各个晶体管通过形成岛状电荷陷 阱以具有相互分离的电荷俘获层。这样的实施方案防止由电荷水平传输所 导致的对数据的侵袭。下文中，参考附图将详细描述形成电荷俘获型非易 失性存储器件的相关方法及其问题的一个或多个实施方案。
图1A 1E是显示第一实施方案的电荷俘获型非易失性存储器件制造 的各个阶段的截面图。
参考图1A，在衬底100上形成隧道绝缘层110。基于电荷隧道效应， 在此提供隧道绝缘层110作为能量阻挡层，并且隧道绝缘层110由氧化物 层形成。
随后，在隧道绝缘层110上形成电荷俘获层120。在此电荷俘获层120 实际用作用于通过存储隧穿通过隧道绝缘层110的电荷来存储数据的位 置。因此，电荷俘获层120形成为具有多个俘获位点的材料层，并且通常 由氮化物形成。
然后，在电荷俘获层120上形成介电层130。介电层130在此用作保 护层以防止电荷向上移动通过电荷俘获层120。
随后，在介电层130上依次形成用于栅电极的导电层140和硬掩模层
150。
参考图1B,在硬掩模层150上形成用于栅电极的光刻胶图案(未显示)。 形成光刻胶图案，使得栅电极适于沿第一方向和与第一方向交叉的第二方 向布置为岛状。
然后通过使用光刻胶图案作为蚀刻阻挡层，蚀刻硬掩模层150和用于 栅电极的导电层140，由此形成硬掩模图案150A和栅电极140A。
如图1C所示，在其中形成有硬掩模图案150A和栅电极140A的所得 结构上沉积用于间隔物的绝缘层。在一个或更多个实施方案中，用于间隔 物的绝缘层由氮化物形成。然后，对用于间隔物的绝缘层进行间隔物形成蚀刻(spacer-etched), 由此在硬掩模图案150A和栅电极140A的侧壁上形成间隔物160。
如图1D所示，通过使用硬掩模图案150A和间隔物160作为蚀刻阻挡 层，蚀刻介电层130,由此形成介电层图案130A。在该工艺期间，在硬掩 模图案150A和栅电极140A侧壁上形成的间隔物160有时受到部分侵袭。
如图1E所示，通过使用硬掩模图案150A和间隔物160作为蚀刻阻挡 层，蚀刻电荷俘获层120，由此形成电荷俘获层图案120A。
然而，当电荷俘获层120和间隔物160全部由氮化物形成时，在电荷 俘获层120的蚀刻工艺期间，间隔物160有时也受到侵袭。当这种情况发 生的程度足够时，栅电极140A被暴露。此外，当栅电极由钨(W)形成 时，其容易被热氧化。因此，栅电极有时在后续热处理工艺中受到侵袭。 这由附图标记A表示。在此情况下，晶体管不能操作或存储器件的一个或 更多个操作特性发生劣化。
此外，对于电荷俘获层120的蚀刻工艺，当氧化物层和氮化物层之间 的蚀刻选择比低于某一阈值时，通过电荷俘获层120的蚀刻而暴露的隧道 绝缘层110受到侵袭。尤其是，在一般的自对准接触(SAC )蚀刻中，氧 化物层的蚀刻多于氮化物层。当发生这种情况时，隧道绝缘层110和衬底 100受到侵袭。
因此，在一个或更多个实施方案中，当需要选择性地蚀刻电荷俘获层 120而不侵袭隧道绝缘层110和衬底100时，在其中氧化物层和氮化物层 的蚀刻选择比高于某一阁值的务ff下进行电荷俘获层120的蚀刻。换言之， 当蚀刻电荷俘获层120时，氮化物层的蚀刻速率增加。
然而，当提高氮化物层和氧化物层之间的蚀刻选择比时，存在以下问 题电荷俘获层图案120A的侧壁与隧道绝缘层110不形成直角性的转角， 而形成拖尾(tail)，以附图标记B表示。同时，当实施过蚀刻以除去拖尾 B时，隧道绝缘层110受到侵袭，导致对在其下的衬底100的侵袭，如附 图标记C所示。
图2A、2B和2C是显示第二实施方案的电荷俘获型非易失存储器件截 面图的照片。如图2A所示，当通过4吏用由氮化物形成的间隔物作为蚀刻阻挡层来 蚀刻电荷俘获层时，间隔物受到侵袭。这导致对栅电极的侵袭，如附图标 记A所示。
如图2B所示，在电荷俘获层的蚀刻工艺期间，当氮化物层和氧化物 层之间的蚀刻选择比增加时，在电荷俘获层图案侧壁上形成附图标记B所 示的拖尾。在一个或更多个实施方案中，拖尾B的形成可导致相邻电荷俘 获层图案之间的互连。该互连导致存储器件性能劣化。
如图2C所示，当实施过蚀刻以防止形成拖尾B时，隧道绝缘层和衬 底受到侵袭，如附图标记C所示。对衬底的这种侵袭有时称为冲孔 (punch )。所述沖孔效应在村底100上随机产生。这也导致存储器件性能 的劣化。
发明内容
根据一个或多个实施方案，提儉便用结合氧化物层和氮化物层的间隔 物来制造存储器件的方法，其能够防止在蚀刻电荷俘获层时由对间隔物的 侵袭而导致栅电极和衬底受到侵袭。
以下参考附图描述一个或更多个实施方案。然而，各个示例性的实施 方案可采取许多不同的形式，而不应该解释为限于本文中阐述的实施方
案；相反，提供这些实施方案使得4^>开内容彻底和完全，并使得本领域 技术人员理解本发明的概念。
根据一个或更多个实施方案，制造电荷俘获型非易失性存储器件的方 法包括在衬底上形成隧道绝缘层、电荷俘获层、介电层和用于栅电极的 导电层；通iti^择性地蚀刻用于栅电极的导电层形成栅电极；在栅电极侧 壁上形成包括第 一间隔物和第二间隔物的间隔物，第二间隔物由于第 一间 隔物不同的材料形成；和通过^f吏用间隔物作为蚀刻阻挡层来蚀刻介电层和 电荷俘获层。
根据一个或更多个实施方案，电荷俘获型非易失性存储器件包括衬 底；在衬底上形成的隧道绝缘层、电荷俘获层、介电层和用于栅电极的导 电层；和在栅电极侧壁上的包括第一间隔物和第二间隔物的间隔物，第二 间隔物由与第一间隔物不同的材料形成。
8根据一个或更多个实施方案，通过在栅电极側壁上形成结合氧化物层 和氮化物层的间隔物，防止由对间隔物的侵袭导致栅电极的暴露。根据一 个或更多个实施方案，在后续热处理工艺中发生的对栅电极的侵袭得到防 止，由此增加晶体管的可靠性和稳定性。
才艮据一个或更多个实施方案，在氧化物层和氮化物层之间蚀刻选择比 相对高的条件下，通过各向同性蚀刻来垂直地蚀刻电荷俘获层图案的侧
壁，由此防止拖尾形成和对衬底的^:袭。因此，才艮据一个或更多个实施方 案，存储器件特性得到改善并且存储器件制造工艺的良品率增加。
在附图中的图中，通过示例而非限制地来说明各个实施方案。
图1A~1E是显示在第一实施方案的电荷俘获型非易失性存储器件制 造的各个阶段的截面图。
图2A、2B和2C是显示第二实施方案的电荷俘获型非易失存储器件截 面图的照片。
图3A~3E是显示在第三实施方案的电荷俘获型非易失性存储器件制 造的各个阶段的截面图。
具体实施例方式
通过以下描述可理解一个或多个实施方案的其它目的和优点，并且通 过参考一个或多个实施方案，所述其它目的和优点将变得显而易见。在附 图中，相同附图标记或符号表示具有相同功能的相同组件。
图3A 3E是显示本发明的第三实施方案的电荷俘获型非易失性存储 器件制造的各个阶段的截面图。
如图3A所示，在衬底300上形成隧道绝缘层310。基于电荷的随道效 应，提供隧道绝缘层310作为能量阻挡层。在一个或更多个实施方案中， 隧道绝缘层310由氧化物层形成。在一个或更多个实施方案中，隧道绝缘 层310形成为具有约10埃~约100埃的厚度。
随后，在隧道绝缘层310上形成电荷俘获层320。在此，电荷俘获层320实际用作用于通过存储隧穿通过隧道绝缘层310的电荷M储数据的 位置。因此，电荷俘获层320由具有多个俘获位点的材料形成。在一个或 更多个实施方案中，电荷俘获层由氮化物形成。在一个或更多个实施方案 中，电荷俘获层320形成为约20埃~约100埃的厚度。
然后，在电荷俘获层320上形成介电层330。此处，介电层330用作 保护层以防止电荷向上移动通过电荷俘获层320。在一个或更多个实施方 案中，介电层330通过使用具有约10或更大高介电常数k的绝缘层形成 为约40埃~约100埃的厚度。
尤其是，在一个或更多个实施方案中，当通过使用具有相对高介电常 数的金属氧化物形成介电层330时，存储器件读和写的操作速度增加并且 数据保持特性得到改善。在一个或更多个实施方案中，介电层330更优选 由A1203、 Hf02、 Zr02、 ￥203和La203中的一种或这些化合物的组合形成。
随后，在介电层330上形成用于栅电极的导电层340。在一个或更多 个实施方案中，用于栅电极的导电层340由单层或双层形成，并且在一个 或更多个实施方案中，导电层340由WSix、 CoSix、 NiSix、多晶硅、TaN 和TiN中的一种或这些化合物的组合形成。尤其是，在一个或更多个实施 方案中，当用于栅电极的导电层340形成为双层时，在导电层的下部由多 晶硅、TaN或TiN形成约200埃~约1000埃的厚度，在导电层的上部由 WSix、 CoSix或NiSix形成约200埃~约1500埃的厚度。
然后，在用于栅电极的导电层340上形成硬掩模层350。在一个或更 多个实施方案中，通过4吏用氧化物或氮化物层形成具有约500埃~约3000 埃厚度的硬掩模层350。
如图3B所示，在硬掩模层350上形成用于栅电极的光刻胶图案(未 显示)。形成光刻胶图案，使得栅电极适于沿第一方向和与第一方向交叉的 第二方向布置为岛状。
随后，通过使用光刻胶图案作为蚀刻阻挡，蚀刻硬掩模层350和用于 栅电极的导电层340，由此形成硬掩模图案350A和栅电极340A。
如图3C所示，在具有硬掩模图案350A和栅电极340A的结构上依次 沉积用于第一间隔物的绝缘层、用于第二间隔物的绝缘层、和用于第三 间隔物的绝缘层，其中用于第二间隔物的绝缘层由与用于第一间隔物的绝 缘层不同的材料所形成，用于第三间隔物的绝缘层与用于第二间隔物的绝
10缘层不同的材料所形成。以此方式，形成用于间隔物的三重绝缘层。
在一个或更多个实施方案中，用于第一间隔物的绝缘层由氮化物形成， 用于第二间隔物的绝缘层由氧化物形成，用于第三间隔物的绝缘层由氮化
物形成。
然后，对用于间隔物的绝缘层进行间隔物形成蚀刻，由此在石更掩才莫图
案350A和栅电极340A的侧壁上形成间隔物360。此时，对由三重层形成 的用于间隔物的绝缘层进行间隔物形成蚀刻，由此产生三重层的间隔物 360，所述间隔物360包括与栅电极340A侧壁接触的第一间隔物360A、 与第一间隔物360A外壁接触的第二间隔物360B、和与第二间隔物360B 外壁接触的第三间隔物360C。
如上所述，可形成三重层的间隔物360，所述间隔物360包括由氮 化物形成的第一间隔物360A、由氧化物形成的第二间隔物360B、和由氮 化物形成的第三间隔物360C、
如图3D所示，通过4吏用石更掩模图案350A和间隔物360作为蚀刻阻挡 层，蚀刻介电层330，由此形成介电层图案330A。此时，当蚀刻介电层330 时，间隔物360可受到侵袭。
如图3E所示，通过4吏用硬4^模图案350A和间隔物360作为蚀刻阻挡 层，蚀刻电荷俘获层320，由此形成电荷俘获层图案320A。
如上所述，在一个或更多个实施方案中，当电荷俘获层320和第三间 隔物360C均由氮化物形成时，在蚀刻电荷俘获层320时第三间隔物360C 受到侵袭。然而，当蚀刻电荷俘获层320时，由氧化物形成的第二间隔物 360B没有受到侵袭。因此，没有暴露栅电极340A。这防止了对栅电极340A 的侵袭。
此外，在一个或更多个实施方案中，在其中氮化物层和氧化物层之间 蚀刻选择比相对高的条件下，即其中氮化物层的蚀刻速率高于某一阈值的 条件下，蚀刻电荷俘获层320，由此防止隧道绝缘层310和衬底300受到 侵袭。在一个或更多个实施方案中，通过使用CF4气体、CHF3气体、CH2F2 气体、CH3F气体、C4F6气体或C4F8气体，实施电荷俘获层320的蚀刻工 艺。尤其是，在一个或更多个实施方案中，通过使用具有高的F比率的蚀 刻气体诸如CH2F2气体或CH3F气体，提高氮化物层和氧化物层之间的蚀 刻i^择比。此外，以各向同性方法蚀刻电荷俘获层320,由此防止在电荷俘获层 320的侧壁上形成拖尾。
如上所述，间隔物360被称作三重层，所述三重层包括由氮化物形 成的第一间隔物360A、由氧化物形成的第二间隔物360B、和由氮化物形 成的第三间隔物360C。然而，显然一个或多个其它的实施方案可进行各种 改变。
例如，在一个或更多个实施方案中，当间隔物形成为依次包括第一、 第二和第三间隔物的三重层时，第一间隔物由氧化物形成，第二间隔物由 氮化物形成，和第三间隔物由氧化物形成。在某些这样的实施方案中，当 蚀刻介电层时，第三间隔物受到侵袭，当蚀刻电荷俘获层时，第二间隔物 受到侵袭。然而，在下部中形成的第一间隔物得到保持，从而不暴自电 极，由此防止对栅电极的侵袭。
一个或多个实施方案涉及制造电荷俘获型非易失性存储器件的方法。 根据一个或更多个实施方案，当间隔物依次地由包括第一层和第二层的双 层形成时，第一间隔物由氧化物形成，第二间隔物由氮化物形成。在某些 这样的实施方案中，当蚀刻电荷俘获层时，第二间隔物受到侵袭，但是通 过第一间隔物保护栅电极，由此防止对栅电极的侵袭。
虽然已经描述一个或多个具体的实施方案，但是本领域技术人员显而 易见地可做出各种变化和改变。
权利要求
1.一种制造电荷俘获型非易失性存储器件的方法，所述方法包括在衬底上形成隧道绝缘层、电荷俘获层、介电层和用于栅电极的导电层；通过选择性地蚀刻所述导电层形成所述栅电极；在所述栅电极侧壁上形成包括第一间隔物和第二间隔物的间隔物，所述第二间隔物由与所述第一间隔物的材料不同的材料形成；和通过使用所述间隔物作为蚀刻阻挡层，蚀刻所述介电层和所述电荷俘获层。
2. 根据权利要求l所述的方法，其中所述间隔物的形成包括 在其中形成有所述栅电极的结构上形成用于所述第一间隔物的绝缘层；在用于所述第一间隔物的绝缘层上形成用于所述第二间隔物的绝缘 层；和通过对用于所述第一间隔物和所述第二间隔物的绝缘层进行间隔物形 成蚀刻，在所述栅电极的所述侧壁上形成间隔物。
3. 根据权利要求2所述的方法，其中所述第一间隔物由氧化物层形成，所述第二间隔物由氮化物层形成。
4. 根据权利要求1所述的方法，其中所述间隔物还包括与所述第二间 隔物外壁接触并由与所述第二间隔物的材料不同的材料所形成的第三间 隔物。
5. 根据权利要求4所述的方法，其中所述间隔物通过以下步骤形成 在其中形成有所述栅电极的结构上形成用于所述第一间隔物的绝缘层；在用于所述第一间隔物的绝缘层上形成用于所述第二间隔物的绝缘层；在用于所述第二间隔物的绝缘层上形成用于所述第三间隔物的绝缘 层；和通过对用于所述第三间隔物、第二间隔物和第一间隔物的所述绝缘层 进行间隔物形成蚀刻，在所述栅电极的所述侧壁上形成间隔物。
6. 根据权利要求5所述的方法，其中所述第一间隔物由氧化物层形成，所述第二间隔物由氮化物层形成，所述第三间隔物由氧化物层形成。
7. 根据权利要求5所述的方法，其中所述第一间隔物由氮化物层形成， 所述第二间隔物由氧化物层形成，所述笫三间隔物由氮化物层形成。
8. 根据权利要求l所述的方法，其中所述电荷俘获层由氮化物层形成。
9. 根据权利要求8所述的方法，其中所述隧道绝缘层由氧化物层形成。
10. 根据权利要求8所述的方法，其中在所述氮化物和所述氧化物之间的 蚀刻选择比高于某一阈值的条件下，实施所述电荷俘获层的蚀刻。
11. 根据权利要求10所述的方法，其中通过使用选自由CH2F2气体和 CH3F气体组成的组中的气体，实施所述电荷俘获层的蚀刻。
12. 根据权利要求l所述的方法，其中所述介电层由金属氧化物形成。
13. 根据权利要求12所述的方法，其中所述介电层由选自A1203、 Hf02、 Zr02、 Y203、 La203以及它们的組合中的化合物形成。
14. 根据权利要求1所述的方法，其中用于栅电极的所述导电层由选自 WSix、 CoSix、 NiSix、多晶硅、TaN、 TiN以及它们的组合中的化合物形成。
15. —种电荷俘获型非易失性存储器件，包括 衬底；在所述村底上形成的隧道绝缘层、电荷俘获层、介电层和用于栅电极 的导电层；和在所述栅电极侧壁上的包括第一间隔物和第二间隔物的间隔物，所述 第二间隔物由与所述第一间隔物的材料不同的材料形成。
16. 根据权利要求15所述的电荷俘获型非易失性存储器件，其中所述间隔 物包括在其中形成有所述栅电极的结构上的用于所述第一间隔物的绝缘层； 在用于所述第一间隔物的绝缘层上的用于所述第二间隔物的绝缘层；和在所述栅电极的所述側壁上的间隔物。
17. 根据权利要求16所述的电荷俘获型非易失性存储器件，其中所述第一 间隔物由氧化物层形成，所述第二间隔物由氮化物层形成。
18. 根据权利要求15所述的电荷俘获型非易失性存储器件，其中所述间隔 物还包括第三间隔物，所述第三间隔物与所述第二间隔物外壁接触并由与 所述第二间隔物的材料不同的材料形成。
19. 根据权利要求18所述的电荷俘获型非易失性存储器件，其中所述间隔 物还包括在其中形成有所述栅电极的结构上的用于所述第一间隔物的绝缘层； 在用于所述第一间隔物的绝缘层上的用于所述第二间隔物的绝缘层；和在用于所述第二间隔物的绝缘层上的用于所述笫三间隔物的绝缘层。
20. 根据权利要求19所述的电荷俘获型非易失性存储器件，其中所述第一 间隔物由氧化物层形成，所述第二间隔物由氮化物层形成，所述第三间隔 物由氧化物层形成。
21. 根据权利要求19所述的电荷俘获型非易失性存储器件，其中所述笫一 间隔物由氮化物层形成，所述第二间隔物由氧化物层形成，所述第三间隔 物由氮化物层形成。
22. 根据权利要求15所述的电荷俘获型非易失性存储器件，其中所述电荷 俘获层由氮化物层形成
23. 根据权利要求22所述的电荷俘获型非易失性存储器件，其中所述隧道 绝缘层由氧化物层形成。
24. 根据权利要求15所述的电荷俘获型非易失性存储器件，其中所述介电 层由金属氧化物形成。
25. 根据权利要求24所述的电荷俘获型非易失性存储器件，其中所述介电 层由选自A1203、 Hf02、 Zr02、 Y203、 La203以及它们的组合中的化合物 形成。
26. 根据权利要求15所述的电荷俘获型非易失性存储器件，其中用于栅电 极的所述导电层由选自WSix、 CoSix、 NiSix、多晶硅、TaN、 TiN以及它 们的组合中的化合物形成。
全文摘要
一种电荷俘获型非易失性存储器件及其制造方法，所述方法包括在衬底上形成隧道绝缘层、电荷俘获层、介电层和用于栅电极的导电层；通过选择性地蚀刻用于栅电极的导电层来形成栅电极；在栅电极侧壁上形成包括第一间隔物和第二间隔物的间隔物，第二间隔物由与第一间隔物不同的材料形成；和通过使用间隔物作为蚀刻阻挡层来蚀刻介电层和电荷俘获层，由此防止在蚀刻电荷俘获层时对栅电极的侵袭，并因此增加晶体管的可靠性和稳定性。此外，在一个或更多个实施方案中，垂直地形成电荷俘获层图案的侧壁，由此防止拖尾形成和对衬底的侵袭。
文档编号H01L21/311GK101587899SQ200910000359
公开日2009年11月25日 申请日期2009年1月6日 优先权日2008年5月21日
发明者姜惠阑, 金光玉 申请人:海力士半导体有限公司