专利名称：浮栅型非易失性存储器中复合俘获层的制备方法
技术领域：
本发明涉及微电子器件及存储器技术领域，尤其涉及一种采用溅射工艺制备浮栅型非易失性存储器中复合俘获层的方法。
背景技术：
非易失性存储器，它的主要特点是在不加电的情况下也能够长期保持存储的信 息，它既有ROM的特点，又有很高的存取速度。随着多媒体应用、移动通信等对大容量、低功 耗存储的需要，非易失性存储器，特别是闪速存储器(Flash)，所占半导体器件的市场份额 变得越来越大，也越来越成为一种相当重要的存储器类型。当前市场上的非易失性存储器以闪存(Flash)为主流，但是闪存器件存在操作电 压过大、操作速度慢、耐久力不够好以及由于在器件缩小化过程中过薄的隧穿氧化层将导 致记忆时间不够长等缺点。理想的非易失性存储器应具备操作电压低、结构简单、非破坏性 读取、操作速度快、记忆时间(Retention)长、器件面积小、耐久力(Endurance)好等条件。作为对闪存技术的改进和发展，纳米晶浮栅非易失性存储器和电荷俘获型非易失 性存储器受到广泛关注，结合上述两种新型存储器优点的复合俘获浮栅非易失性存储器 (Hybird Trapping Floating-Gate NonvolatileMemory)具有很好的应用前景。其电荷存 储于俘获介质/纳米晶层/俘获介质堆叠的复合俘获层中，可以得到更大的存储窗口 ；由于 受到陷阱能级的束缚，电子不易丢失，从而能有效改善器件的保持特性；同时可以抑制过擦 现象，降低操作电压，综合改善器件性能。但是目前器件中复合俘获层的制作大多采用多次 生长的方法，制作复杂，成本高，不利于工业实现。
发明内容
(一)要解决的技术问题针对上述现有浮栅型非易失性存储器中复合俘获层的制作方法存在的不足，本发 明的主要目的在于提供一种制造工艺简单、制造成本低、器件产率高的复合俘获层的制备 方法。( 二 )技术方案为达到上述目的，本发明提供了一种制备浮栅型非易失性存储器中复合俘获层的 方法，该方法包括采用溅射工艺将多种靶材共溅射在隧穿介质层上，淀积生长俘获层介质；在溅射过程中将其他靶材掩蔽，单独溅射某一种靶材，在俘获层中形成纳米晶材 料过剩的内嵌纳米晶薄层；形成内嵌纳米晶薄层后，恢复原工艺条件继续生长俘获层材料；生长完毕，热处理形成纳米晶与俘获层堆叠的复合俘获层结构。上述方案中，该方法采用溅射工艺，通过对工艺的控制来形成复合俘获结构。上述方案中，所述的生长俘获介质层的靶材材料包括Si3N4、SiON, RuO2, NiO2,HfSiOx, HfSiON、HfAlOx, Al2O3 或 A1N。上述方案中，所述俘获层中内嵌的纳米晶薄层为Si、Al、M或Ru材料，薄层厚度为 2 4nm。上述方案中，所述单独溅射某一种靶材时，靶材为仅含纳米晶材料。上述方案中，所述生长完毕后，经适当的高温快速热退火工艺形成纳米晶与俘获 层堆叠的复合俘获层结构。上述方案中，所述适当的高温快速热退火工艺，具体工艺条件为......。
(三)有益效果从上述技术方案可以看出，本发明具有以下有益效果1、利用本发明，器件的加工工艺与传统CMOS工艺兼容。2、本发明提供的浮栅型非易失性存储器中复合俘获层的简易制作方法可以极大 的简化工艺制程，降低制作成本，为器件走向实际应用打下基础。
图1是本发明提供的制备浮栅型非易失性存储器中复合俘获层的方法流程图；图2是本发明制备的复合俘获浮栅型非易失性存储器的基本结构示意图；图3-1是在隧穿介质层上淀积俘获层的示意图；图3-2是关闭适当的前躯体以形成纳米晶材料内嵌薄层的示意图；图3-3是打开前躯体继续淀积俘获层的示意图；图3-4是快速热处理形成复合俘获结构的示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照 附图，对本发明进一步详细说明。图1是本发明提供的制备浮栅型非易失性存储器中复合俘获层的方法流程图，该 方法该方法包括步骤101 采用溅射工艺将多种靶材共溅射在隧穿介质层上，淀积生长俘获层介 质；步骤102 在溅射过程中将其他靶材掩蔽，单独溅射某一种靶材，在俘获层中形成 纳米晶材料过剩的内嵌纳米晶薄层；步骤103 形成内嵌纳米晶薄层后，恢复原工艺条件(即步骤1中的工艺条件)继 续生长俘获层材料；步骤104 生长完毕，热处理形成纳米晶与俘获层堆叠的复合俘获层结构。该方法采用溅射工艺，通过对工艺的控制来形成复合俘获结构。所述的生长俘获介质层的靶材材料包括Si3N4、SiON, RuO2, NiO2, HfSiOx, HfSiON、 HfA10x、Al2O3 或 A1N。步骤102中所述俘获层中内嵌的纳米晶薄层为Si、Al、Ni或Ru材料，薄层厚度为 2 4nm。
步骤102中所述单独溅射某一种靶材时，靶材为仅含纳米晶材料。步骤104中所述生长完毕后，经适当的高温快速热退火工艺形成纳米晶与俘获层 堆叠的复合俘获层结构。所述适当的高温快速热退火工艺，具体工艺条件为……。
图2示出了本发明制备的复合俘获浮栅型非易失性存储器的基本结构示意图。在本发明的一个实施例中，用Hf靶和Si靶在Ar气、02、N2的混合气氛中共同反应 溅射，生长HfSiON\Si纳米晶\HfSiON复合俘获层。首先用Hf靶和Si靶在Ar气、02、N2的 混合气氛中反应溅射(共溅射)生长4nm的HfSiON材料，然后关闭O2和N2,并将Hf靶掩 蔽，单独溅射Si靶，形成2nm的Si薄层，然后重新打开O2和N2,继续共溅射Hf靶和Si靶， 淀积4nm的HfSiON材料。淀积完成后，对样品进行快速热退火处理，使内嵌Si薄层形成纳 米晶，完成复合俘获层的制备。图3-1至3-4是用来说明本发明一个实施例的示意图。图3-1是说明本发明一个实施例中使用Hf靶和Si靶在Ar气、02、N2的混合气氛 中反应溅射(共溅射)生长4nm的HfSiON材料的示意图。图3-2是说明本发明一个实施例中，形成4nm的HfSiON材料后关闭O2和N2,并将 Hf靶掩蔽，单独溅射Si靶，形成2nm的Si薄层的示意图。图3-3是说明本发明一个实施例中，重新打开O2和N2,继续共溅射Hf靶和Si靶， 淀积4nm的HfSiON材料的示意图。图3-4是说明本发明一个实施例中，淀积过程结束后，对样品进行快速热退火处 理，使内嵌Si薄层形成纳米晶，完成复合俘获层的制备的示意图。由上述可知，在本发明的实施例中，制备复合俘获层只使用一种化学气相淀积设 备，而通过对制程的控制来形成复合俘获结构。这种制备方法，工艺简单、制造成本低、与传 统的硅平面CMOS工艺的兼容性非常好，便于工业应用和推广。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详 细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡 在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保 护范围之内。
权利要求
一种制备浮栅型非易失性存储器中复合俘获层的方法，其特征在于，该方法包括采用溅射工艺将多种靶材共溅射在隧穿介质层上，淀积生长俘获层介质；在溅射过程中将其他靶材掩蔽，单独溅射某一种靶材，在俘获层中形成纳米晶材料过剩的内嵌纳米晶薄层；形成内嵌纳米晶薄层后，恢复原工艺条件继续生长俘获层材料；生长完毕，热处理形成纳米晶与俘获层堆叠的复合俘获层结构。
2.根据权利要求1所述的制备浮栅型非易失性存储器中复合俘获层的方法，其特征在 于，该方法采用溅射工艺，通过对工艺的控制来形成复合俘获结构。
3.根据权利要求1所述的制备浮栅型非易失性存储器中复合俘获层的方法，其特征在 于，所述的生长俘获介质层的靶材材料包括Si3N4、Si0N、Ru02、Ni02、HfSi0x、HfSi0N、HfA10x、 Al2O3 或 A1N。
4.根据权利要求1所述的制备浮栅型非易失性存储器中复合俘获层的方法，其特征在 于，所述俘获层中内嵌的纳米晶薄层为Si、Al、Ni或Ru材料，薄层厚度为2 4nm。
5.根据权利要求1所述的制备浮栅型非易失性存储器中复合俘获层的方法，其特征在 于，所述单独溅射某一种靶材时，靶材为仅含纳米晶材料。
6.根据权利要求1所述的制备浮栅型非易失性存储器中复合俘获层的方法，其特征在 于，所述生长完毕后，经适当的高温快速热退火工艺形成纳米晶与俘获层堆叠的复合俘获 层结构。
7.根据权利要求6所述的制备浮栅型非易失性存储器中复合俘获层的方法，其特征在 于，所述适当的高温快速热退火工艺，具体工艺条件为 ......。
全文摘要
本发明公开了一种制备浮栅型非易失性存储器中复合俘获层的方法，该方法包括采用溅射工艺将多种靶材共溅射在隧穿介质层上，淀积生长俘获层介质；在溅射过程中将其他靶材掩蔽，单独溅射某一种靶材，在俘获层中形成纳米晶材料过剩的内嵌纳米晶薄层；形成内嵌纳米晶薄层后，恢复原工艺条件继续生长俘获层材料；生长完毕，热处理形成纳米晶与俘获层堆叠的复合俘获层结构。利用本发明，器件的加工工艺与传统CMOS工艺兼容，极大的简化工艺制程，降低制作成本，为器件走向实际应用打下基础。
文档编号H01L21/324GK101807521SQ20091007772
公开日2010年8月18日 申请日期2009年2月13日 优先权日2009年2月13日
发明者刘明, 刘璟, 王琴, 龙世兵 申请人:中国科学院微电子研究所