专利名称：一种阻变层和具有该阻变层的阻变存储器及制备工艺的制作方法
技术领域：
本发明涉及微电子半导体技术领域，特别是涉及一种改进过渡金属氧化物基电阻 式存储器性能的阻变层及具有该阻变层的阻变存储器制备工艺及其结构。
背景技术：
目前，半导体工业的发展正推动着存储器技术的不断进步。其中利用电阻变化的 新型非挥发性存储器，由于其高存储密度、高速度、低功耗，易于集成等优点，成为了下一代 半导体存储器的强有力竞争者。这种阻变存储器一般具有M-lKMetal-Insulator-Metal， 金属_绝缘体_金属)结构，即在两层金属电极之间加入一层具有阻变特性的介质薄膜材 料，其工作原理是利用外加电压大小不同或者电压极性不同，控制阻变材料的电阻值在高 低电阻态之间转换，以实现数据的写入和擦除。目前常见的阻变材料许多都是金属氧化物 薄膜，例如氧化铪(Hf02)，氧化钛(Ti02)，氧化锆(Zr02)，氧化镍(NiO)，氧化锌(ZnO)，氧化 钨(W205)等。研究表明，上述阻变存储器之所以能够在不同阻态之间相互转换，主要与在介质 薄膜材料内部形成的细丝导电通道有关，这些细丝导电通道的通断决定了阻变存储器的存 储单元是处于高阻态还是低阻态，因此有效控制细丝导电通道的形成是提高存储器性能的 关键。由于目前常见的阻变材料中使用的金属氧化物材料体系的性质非常复杂，利用现有 的工艺方法和技术方案制备的氧化物介质薄膜中细丝导电通道的形成具有很大的随机性， 不能够有效控制细丝导电通道的形成，由此使得所制备的阻变存储器的一致性较差，难以 满足技术应用的需求。
发明内容
本发明的目的是提供一种可有效控制阻变材料氧化物介质薄膜中细丝导电通道 的形成，从而改善金属氧化物基阻变存储器存储单元的一致性的技术方案。为达到上述目的，本发明的技术方案提供一种阻变层和具有该阻变层的阻变存储 器及制备工艺......上述技术方案具有如下优点通过在底电极上连续淀积三层金属薄膜形成合金层 以制备成阻变层，利用该阻变层实现对细丝导电通道产生的有效控制，本发明能与传统的 半导体生产工艺相兼容，工艺简单，生产成本低。
图1是本发明实施例的阻变存储器的制备工艺流程图；图2是本发明实施例的阻变存储器的结构示意图；图3是利用TEM对本发明实施例的阻变存储器的截面进行分析的示意图；图4是利用EDX对本发明实施例的阻变存储器的截面进行成分分析的示意图；图5是本发明实施例的阻变存储器与传统氧化铪结构的阻变存储器形成电压的比较示意图；图6是本发明实施例的阻变存储器与传统氧化铪结构的阻变存储器转变电压的 比较示意图；图7是本发明实施例的阻变存储器与传统氧化铪结构的阻变存储器低阻阻值的 比较示意图；图8是本发明实施例的阻变存储器与传统氧化铪结构的阻变存储器高阻阻值的 比较示意图。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施 例用于说明本发明，但不用来限制本发明的范围。如图1所示，为本发明实施例的阻变存储器的制备工艺流程图。阻变存储器的制 备工艺步骤为步骤101，在材料为硅片的衬底上热氧化一层二氧化硅(Si02)再利用物理气相淀 积的方式淀积一层金属钛(Ti)作为缓冲层，然后利用物理气相淀积的方式淀积底电极，底 电极使用阻变存储器常用的电极材料，本实施例中选择Pt。其厚度大于50纳米。步骤102，在底电极上利用物理气相淀积的方式依次淀积三层金属薄膜，其中，上 下两层金属薄膜为A1，上下层A1厚度均选择5纳米；中间层金属薄膜为现有技术中制备阻 变层的常规的金属薄膜。本实施例中选择Hf，所淀积的Hf的厚度为20纳米。步骤103，将上述三层金属薄膜在氮气或者其它惰性气体的气氛中、600°C左右的 温度范围内退火20分钟，使得上下两层的A1向中间层的Hf中扩散并相互溶解形成合金薄 膜。上述温度和退火时间成反比，即温度高则需要的时间短，温度低则需要的时间长，达到 使上下两层的A1向中间层的Hf中扩散并相互溶解的目的即可。步骤104，将经步骤S2退火后的合金薄膜在氧气的气氛中、600°C左右的温度范围 内退火氧化20分钟，使Hf、A1氧化变为A1和Hf混合的氧化物，形成阻变层。上述温度和 退火时间成反比，即温度高则需要的时间短，温度低则需要的时间长，达到使Hf、A1被氧化 的目的即可。步骤105，在上述阻变层上利用物理气相淀积的方式淀积顶电极。顶电极使用阻变 存储器常用的电极材料，这里选择TiN。其厚度大于50纳米。步骤106，利用光刻技术将所述底电极、阻变层和顶电极隔离成分立的存储单元之 后，所述底电极、阻变层，顶电极和衬底形成所述阻变存储器。步骤107，对经上述处理后形成的阻变存储器进行引线和钝化等后续工艺。上述步骤中的Pt可以用其它阻变存储器常用的电极材料，如金(Au)、氮化钛 (TiN)、钨(W)代替，A1可以用镧(La)代替，中间层金属薄膜可以用锆(Zr)代替，顶电极可 以用阻变存储器常用的电极材料，如钼(Pt)、钨(W)代替。需要说明的是，本发明实施例的阻变层的制备工艺已包含在阻变存储器的制备工 艺中，为上述步骤的步骤102至步骤104。经过上述制备工艺形成的阻变存储器包括衬底和位于衬底之上的M-I-M器件结 构，其结构示意图如图2所示，包括四层结构，由下到上依次为衬底201、底电极202、阻变极203和顶电极204，阻变极203包括中间层金属氧化物薄膜Hf02层和上下两层A1层金属薄 膜。上述四层结构均以物理气相淀积的方式相连接。需要说明的是，本发明实施例的阻变 层的结构已包含在阻变存储器的结构中，具体见图2。本发明的阻变存储器工作时，先在顶电极和底电极之间施加一个较大的形成电 压，如5V，使M-I-M器件器件进入低阻态。然后再分别施加正向和负向的脉冲电压，如2V， 使M-I-M器件在高阻态和低阻态两个阻态之间转变，使用很小的脉冲电压，如0. 5V，读取通 过存储单元的电流值，以确定M-I-M器件处于哪一个状态。上述脉冲电压可以由连续的直 流扫描电压代替。由于A1原子具有很强的扩散能力，很容易扩散到Hf中形成Hf与A1混合的合金 层，图3和图4中分别用TEM(Transmission ElectronMicroscope，透射电子显微镜)和 EDX(Energy Dispersive X-RaySpectrometer，X射线能量散射谱)对本发明实施例的阻变 电阻器的底电极、阻变层和顶电极进行测量的结果证明了这一点。如图3所示，为TEM截 面图，显示上述底电极、阻变层和顶电极的厚度，上面最亮的区域为顶电极TiN，中间是阻变 层，下面最暗的区域是底电极Pt。如图3所示，“1”点对应图4的坐标原点，红色垂直线表 示EDX扫描的区域和方向，即对应右图的横坐标轴。因此图中表示图4为从顶电极向底电 极的方向扫描。“20nm”及相应的红色水平线类似地图中的比例尺，表示图3中红色水平线 相应的长度对应实际的20nm。如图4所示，EDX谱线中纵坐标值的大小对应相应元素在该 区域的浓度，从图中可以看出，在小于5nm的区域，Ti的含量占了绝大部分，说明这个区域 是TiN，表明该区域为顶电极；在> lOnm的区域，Hf的含量明显增加，说明这个区域是Hf02， 表明该区域为阻变层，但是在这个区域A1的含量也很高，说明A1已经扩散，并与Hf相互溶 解。而在利用本发明的工艺制备的阻变层中，细丝导电通道主要沿阻变层内的A1原 子附近形成，这样就实现了对细丝导电通道产生有效控制，从而可有效改善阻变存储器的 一致性。图5至图8示出了采用本发明的工艺制备的阻变存储器与现有技术制备的传统氧 化铪结构阻变存储器的阻变特性比较。如图5至图8所示，其中，y表示平均值，Vf表示形 成电压，P (Vf)表示形成电压的平均值，o表示标准差，o (Vf)表示形成电压的标准差，是 对图5中的形成电压的定量统计描述；Vset表示设定电压，y (Vset)表示set电压的平均 值，o (VSJ表示转变电压的标准差；Rm表示低阻态阻值，RHKS表示高阻态阻值，o (Rlrs) / u (Rles)表示低阻态阻值的标准差与低阻态阻值的平均值之比，o (Rhk)/p (Rhes)表示高阻 态阻值的标准差与高阻态阻值的平均值之比。从图5至图8的数据可以直接看出，采用A1和Hf混合的氧化物(即图5至图8 中的Al:Hf02)组成阻变层的阻变存储器(简称Hf-Al器件)与相对纯Hf组成阻变层的阻 变存储器(简称纯Hf器件)相比，前者的电压、电阻的离散性均减小了，即阻变存储器的阻 变特性的一致性提高了。具体来说，以图7为例，实心圆点对应Hf-Al器件在每次转变后的 低阻态阻值，空心方点对应纯Hf器件低阻态阻值，纵坐标表示阻值小于该点横坐标对应阻 值的数量占总数的百分比。可以看出Hf-Al器件的阻值都集中在200欧左右，而纯Hf器件 阻值从200欧到3000欧都有分布，说明离散性很大。由以上实施例可以看出，本发明实施例通过采用在连续淀积三层金属经过制备形 成阻变层，使细丝导电通道主要沿阻变层内的A1原子附近形成，实现了对细丝导电通道产生有效控制，从而有效改善了阻变存储器的一致性。 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人 员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰 也应视为本发明的保护范围。
权利要求
一种阻变层的制备工艺，其特征在于，包括如下步骤S1，在底电极上依次淀积三层金属薄膜，其中，上下两层为铝或镧，中间层为制备所述阻变层的常规金属薄膜；S2，将所述三层金属薄膜在惰性气体的气氛中进行退火处理，使得上下两层金属薄膜向中间层金属薄膜中扩散并相互溶解形成合金薄膜；S3，将经步骤S2退火后的合金薄膜在氧气的气氛中内进行退火处理，使合金薄膜被氧化形成金属氧化物薄膜，所形成的金属氧化物薄膜构成阻变存储器的阻变层。
2.如权利要求1所述的阻变层的制备工艺，其特征在于，所述中间层为铪或锆。
3.如权利要求1所述的阻变层的制备工艺，其特征在于，所述上下两层厚度均为3纳米 至7纳米，所述中间层厚度为10纳米至30纳米。
4.如权利要求3所述的阻变层的制备工艺，其特征在于，所述退火处理的温度为500°C 至800°C，进行5至30分钟。
5.如权利要求2所述的阻变层的制备工艺，其特征在于，所述上下两层为铝，中间层为TP o
6.如权利要求5所述的阻变层的制备工艺，其特征在于，所述上下两层厚度均为5纳 米，所述中间层厚度为20纳米。
7.如权利要求6所述的阻变层的制备工艺，其特征在于，所述退火在600°C的温度条件 下进行20分钟。
8.如权利要求1所述的阻变层的制备工艺，其特征在于，所述步骤S1中的淀积方式为 物理气相淀积。
9.一种利用权利要求1至8之任一所述的阻变层的制备工艺制备的阻变层。
10.一种阻变存储器的制备工艺，其特征在于，所述制备工艺包括如下步骤 A1，在一个衬底上淀积底电极；A2，通过如权利要求1至8之任一所述的阻变层的制备工艺制得阻变层； A3，在所述阻变层上淀积顶电极；A4，利用光刻技术将所述底电极、阻变层和顶电极隔离成分立的存储单元之后，所述底 电极、阻变层，顶电极和衬底形成所述阻变存储器。
11.如权利要求10所述的阻变存储器的制备工艺，其特征在于，在所述步骤A4之后还 包括对所述阻变存储器进行引线和钝化的步骤。
12.一种利用权利要求10所述的阻变存储器的制备工艺制备的阻变存储器。
13.如权利要求12所述的阻变存储器，其特征在于，将所述阻变存储器进行引线和钝化。
全文摘要
本发明涉及微电子半导体技术领域，公开了一种阻变层和具有该阻变层的阻变存储器及制备工艺。通过在阻变存储器的底电极上连续淀积三层金属薄膜形成合金层，然后形成阻变层的工艺方法，实现了对阻变层中细丝导电通道产生的有效控制，从而改善了阻变存储器的一致性。本发明能与传统的半导体生产工艺相兼容，工艺简单，生产成本低。
文档编号H01L45/00GK101872837SQ200910082890
公开日2010年10月27日 申请日期2009年4月22日 优先权日2009年4月22日
发明者余诗孟, 刘力锋, 刘晓彦, 孙兵, 康晋锋, 韩汝琦, 高滨 申请人:北京大学